


LM1117-Q1 18V、1A、車載用、固定出力リニア電圧レギュレータ

1 特長

- 車載アプリケーション用に AEC-Q100 認定済み:
 - 温度グレード 1:-40°C～+125°C, T_A
 - 接合部温度:-40°C～+150°C, T_J
- 入力電圧範囲 (V_{IN}):
 - 絶対最大値: 20V
 - 動作範囲: 2.5V ~ 18V
- 出力電圧範囲 (V_{OUT}):
 - 1.2V、3.3V、5V、12V 固定
 - ご要望に応じて、0.8V ~ 13.0V (固定、100mV ステップ) をご用意いたします
- 出力電流: 最大 1A
- 小さい静止電流 (I_Q): 65μA (標準値)
- $\pm 1\%$ の出力精度
- 高 PSRR:
 - 1kHz 時に 60dB
 - 1MHz 時に 40dB
- 内部ソフトスタート時間: 500μs (標準値)
- フォールドバック電流制限および過熱保護
- 1μF のセラミック出力コンデンサで安定動作
- パッケージ:
 - SOT-223 (DCY), $R_{θJA} = 95.4^{\circ}\text{C}/\text{W}$
 - TO-252 (KVU), $R_{θJA} = 67.2^{\circ}\text{C}/\text{W}$

2 アプリケーション

- オンボードチャージャ
- トラクションインバータ
- 2輪車と3輪車のトラクションドライブ
- DC/DCコンバータシステム



22μF の C_{OUT} を使用した場合のスタートアップおよび突入電流

3 説明

LM1117-Q1 は、車載アプリケーション用の AEC-Q100 認定済みリニア電圧レギュレータです。このデバイスは、従来の x1117 レギュレータと比較して性能が向上しており、より厳密な出力精度と低い静止電流 (I_Q) によりスタンバイ消費電力を最小限に抑えます。

LM1117-Q1 の入力電圧範囲は、2.5V ~ 18V (絶対最大定格 20V) です。本デバイスは、1.2V、3.3V、5V および 12V の固定出力電圧で供給されます。

LM1117-Q1 の広帯域の PSRR 特性 (標準値) は、1kHz で 60dB、1MHz で 40dB を超え、上流の DC/DC コンバータのスイッチング周波数を減衰して、レギュレータ後のフィルタ処理を最小化できます。


さらに、LM1117-Q1 は、起動時の突入電流を減らすために内部ソフトスタート機能を備えているため、入力容量の必要性を最小化することで設計のスペースとコストを節約できます。LM1117-Q1 は、過負荷電流フォルトまたは短絡発生時のデバイスの消費電力を削減するフォールドバック電流制限機能を備えています。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
LM1117-Q1	DCY (SOT-223, 4)	6.5mm × 7mm
	KVU (TO-252, 3)	6.6mm × 10.11mm

(1) 詳細については、[メカニカル、パッケージ、および注文情報](#)をご覧ください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンを含みます。



代表的なアプリケーション回路



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあり、TIでは翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	7 アプリケーションと実装	14
2 アプリケーション	1	7.1 アプリケーション情報	14
3 説明	1	7.2 代表的なアプリケーション	16
4 ピン構成および機能	3	7.3 設計のベスト プラクティス	18
5 仕様	4	7.4 電源に関する推奨事項	18
5.1 絶対最大定格	4	7.5 レイアウト	19
5.2 ESD 定格	4	8 デバイスおよびドキュメントのサポート	20
5.3 推奨動作条件	4	8.1 デバイス サポート	20
5.4 熱に関する情報	5	8.2 ドキュメントのサポート	20
5.5 電気的特性	5	8.3 ドキュメントの更新通知を受け取る方法	20
5.6 代表的特性	6	8.4 サポート・リソース	20
6 詳細説明	10	8.5 商標	20
6.1 概要	10	8.6 静電気放電に関する注意事項	20
6.2 機能ブロック図	10	8.7 用語集	21
6.3 機能説明	10	9 改訂履歴	21
6.4 デバイスの機能モード	13	10 メカニカル、パッケージ、および注文情報	21

4 ピン構成および機能




図 4-1. DCY パッケージ、4 ピン SOT-223 (上面図)




図 4-2. KVU パッケージ、3 ピン TO-252 (上面図)

表 4-1. ピンの機能

ピン				説明
名称	DCY	KVU	機能	
GND	1	1	—	グランドピン
OUT	2、タブ	2、タブ	O	出力ピン。推奨動作条件表に示されている推奨コンデンサ値を使用し表ます。出力コンデンサは、デバイスの OUT ピンと GND ピンにできる限り近づけて配置してください。
IN	3	3	I	入力ピン。推奨動作条件表に示されている推奨コンデンサ値を使用し表ます。入力コンデンサは、デバイスの IN ピンと GND ピンにできる限り近づけて配置してください。

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
電圧 ⁽²⁾	V _{IN}	-0.3	20	V
	V _{OUT} ⁽³⁾	-0.3	V _{IN} + 0.3	
電流	最大出力電流	内部的に制限		A
電源	消費電力	パッケージ制限 ⁽⁴⁾		W
温度	動作時の接合部温度、(T _J)	-50	150	°C
	保存 (T _{stg})	-65	150	

- (1) 「絶対最大定格」の範囲を超える動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件、または「推奨動作条件」に示された値を超える他のいかなる条件下においても、本デバイスが正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。
- (2) すべて GND に対する電圧
- (3) V_{IN} + 0.3V または 20V (どちらか小さい方)。
- (4) 詳細については、「[熱に関する情報](#)」表を参照してください。

5.2 ESD 定格

			値	単位
V _(ESD)	静電放電	人体モデル (HBM)、AEC Q100-002 に準拠、すべてのピン ⁽¹⁾	±3000	V
		荷電デバイス モデル (CDM)、AEC Q100-011 準拠	コーナー ピン (1 および 3) その他のピン	
			±1000 ±1000	

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V _{IN}	入力電圧	2.5	18		V
V _{OUT}	出力電圧	0.8	13.0		
I _{OUT}	出力電流 (2.5V ≤ V _{IN} < 3V)	0	0.8		A
I _{OUT}	出力電流 (V _{IN} ≥ 3V)	0	1		
C _{OUT ESR}	出力コンデンサの ESR	2	500		mΩ
C _{OUT}	出力コンデンサ ⁽¹⁾	1	2.2	220	μF
C _{IN}	入力コンデンサ ⁽²⁾		1		
T _J	接合部温度	-40	150		°C

- (1) 安定させるために、最低 0.47μF の実効出力キャパシタンスが必要です。
- (2) LDO の安定性のために、入力コンデンサは必要ありません。ただし、ソース抵抗とインダクタンスの影響を打ち消すために、最小実効値が 0.47μF の入力容量を推奨します。ソース抵抗とインダクタンスは、場合によって、特に負荷過渡現象がある場合には、リンギングや発振などシステムレベルの不安定性の症状を引き起こす可能性があります。

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		LM1117-Q1		単位
		DCY (SOT-223)	KVU (TO-252)	
		4 ピン	4 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	95.4	67.2	°C/W
$R_{\theta JC(\text{top})}$	接合部からケース(上面)への熱抵抗	55.6	71.8	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	33.7	45.5	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	13.9	31.6	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	33.4	45.4	°C/W
$R_{\theta JC(\text{bot})}$	接合部からケース(底面)への熱抵抗	該当なし	40.5	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体およびICパッケージの熱評価基準』アプリケーションノートを参照してください。

5.5 電気的特性

$T_J = -40^\circ\text{C} \sim 150^\circ\text{C}$, $V_{IN} = V_{OUT(\text{nom})} + 1.5\text{V}$ または $V_{IN} = 2.5\text{V}$ (どちらか大きい方), $I_{OUT} = 10\text{mA}$, $C_{IN} = 1.0\mu\text{F}$ および $C_{OUT} = 1.0\mu\text{F}$ に適用されます (特に記述のない限り)。標準値はすべて $T_J = 25^\circ\text{C}$ の値です。

パラメータ	テスト条件	最小値	標準値	最大値	単位
V_{OUT}	公称出力精度	$T_J = 25^\circ\text{C}$	-1	1	%
V_{OUT}	温度に対する出力精度	$V_{IN} \geq 3.0\text{V}$, $V_{OUT(\text{NOM})} \leq 9.0\text{V}$, $1\text{mA} \leq I_{OUT} \leq 1\text{A}$	-1.75	1.75	%
		$V_{OUT(\text{NOM})} > 9.0\text{V}$, $1\text{mA} \leq I_{OUT} \leq 1\text{A}$	-1.75	1.75	
$\Delta V_{OUT(\Delta VIN)}$	ラインレギュレーション ⁽¹⁾	$V_{OUT(\text{NOM})} \leq 9.0\text{V}$, $V_{OUT(\text{NOM})} + 1.5\text{V} \leq V_{IN} \leq 18\text{V}$, $I_{OUT} = 10\text{mA}$	0.02	%/ V	
		$V_{OUT(\text{NOM})} > 9.0\text{V}$, $V_{OUT(\text{NOM})} + 1.5\text{V} \leq V_{IN} \leq 18\text{V}$, $I_{OUT} = 10\text{mA}$	13.5		mV
$\Delta V_{OUT(\Delta IOUT)}$	ロードレギュレーション	$1\text{mA} \leq I_{OUT} \leq 1\text{A}$, $V_{IN} \geq 3.0\text{V}$	0.1	0.75	%/ A
V_{DO}	ドロップアウト電圧 ⁽²⁾	$V_{IN} = 3.0\text{V}$, $I_{OUT} = 1\text{A}$	0.9	1.7	V
I_{CL}	出力電流制限	$V_{OUT} = 0.9 \times V_{OUT(\text{NOM})}$, $V_{IN} = V_{OUT(\text{nom})} + 1.5\text{V}$ 、または $V_{IN} = 4.3\text{V}$ (どちらか大きい方)	1.1	1.6	A
I_{SC}	回路短絡時の電流制限	$V_{OUT} = 0\text{V}$	150	250	350
I_Q	静止時電流	$I_{OUT} = 0\text{mA}$	65	110	μA
$I_{PULLDOWN}$	出力プルダウン電流 ⁽³⁾	$V_{IN} = 1.8\text{V}$, $V_{OUT} = 2.5\text{V}$	0.7	1.1	mA
PSRR	電源除去比	$V_{IN} = 3.3\text{V}$, $V_{OUT} = 1.8\text{V}$, $I_{OUT} = 300\text{mA}$, $f = 120\text{Hz}$	70		dB
V_n	出力ノイズ電圧	$BW = 10\text{Hz} \sim 100\text{kHz}$, $V_{IN} = 3.3\text{V}$, $V_{OUT} = 0.8\text{V}$, $I_{OUT} = 100\text{mA}$	60		μV_{RMS}
V_{UVLO+}	UVLOスレッショルド立ち上がり	V_{IN} 立ち上がり	2.2	2.4	V
$V_{UVLO(HYS)}$	UVLOヒステリシス		130		mV
V_{UVLO-}	UVLOスレッショルド立ち下がり	V_{IN} 立ち下がり	1.9		V
$T_{SD(shutdown)}$	サーマルシャットダウン温度	温度上昇	180		°C
$T_{SD(reset)}$	サーマルシャットダウンリセット温度	温度低下	160		°C

(1) ラインレギュレーションは、 $V_{IN} = V_{OUT(\text{NOM})} + 1.5\text{V}$ または 2.5V (どちらか大きい方) で測定します。

(2) V_{DO} は、固定出力デバイスで $V_{IN} = 95\% \times V_{OUT(\text{nom})}$ の条件下で測定されます。 $V_{OUT} < 2.5\text{V}$ のとき、固定出力デバイスについて、 V_{DO} は測定されていません。

(3) $I_{PULLDOWN}$ は、 $V_{IN} = 1.8\text{V}$ (UVLO立ち下がりスレッショルド未満、LDOがディスエーブル状態のとき) で、 V_{OUT} に 2.5V を外部から印加した状態で測定されます。

5.6 代表的特性

動作温度 $T_J = 25^\circ\text{C}$ 、 $V_{IN} = V_{OUT(\text{NOM})} + 1.5\text{V}$ または 2.5V (どちらか大きい方)、 $I_{OUT} = 10\text{mA}$ 、 $C_{IN} = 1.0\mu\text{F}$ 、 $C_{OUT} = 1.0\mu\text{F}$ (特に記述のない限り)




図 5-1. V_{OUT} の精度と I_{OUT} との関係




図 5-2. V_{OUT} の精度と V_{IN} との関係




図 5-3. I_Q と温度の関係




図 5-4. I_Q が最小 V_{IN} 未満に増加




図 5-5. I_{GND} と I_{OUT} との関係






図 5-6. I_{OUT} 過渡電流 (0mA~100mA)

5.6 代表的特性 (続き)

動作温度 $T_J = 25^\circ\text{C}$ 、 $V_{IN} = V_{OUT(NOM)} + 1.5\text{V}$ または 2.5V (どちらか大きい方)、 $I_{OUT} = 10\text{mA}$ 、 $C_{IN} = 1.0\mu\text{F}$ 、 $C_{OUT} = 1.0\mu\text{F}$ (特に記述のない限り)




$V_{IN} = 5\text{V}$, $V_{OUT} = 3.3\text{V}$, ランプ レート = $0.5\text{A}/\mu\text{s}$



$V_{IN} = 5\text{V}$, $V_{OUT} = 3.3\text{V}$, ランプ レート = $0.8\text{A}/\mu\text{s}$


図 5-7. I_{OUT} 過渡電流 (1mA~1A)

図 5-8. I_{OUT} 過渡電流 (250mA~850mA)



$V_{IN} = 5\text{V}$, $V_{OUT} = 3.3\text{V}$, $I_{OUT} = 1\text{A}$, V_{IN} ランプ レート = $0.6\text{A}/\mu\text{s}$

図 5-9. ドロップアウト時の V_{IN} の過渡変化 : 4V ~ 13V



$V_{OUT} = 3.3\text{V}$, $I_{OUT} = 33\mu\text{A}$, V_{IN} ランプ レート = $1.6\text{V}/\mu\text{s}$

図 5-10. V_{IN} の過渡変化 : 5V ~ 16V




図 5-11. V_{DO} vs V_{IN}




図 5-12. V_{DO} vs V_{IN}

5.6 代表的特性 (続き)

動作温度 $T_J = 25^\circ\text{C}$ 、 $V_{IN} = V_{OUT(NOM)} + 1.5\text{V}$ または 2.5V (どちらか大きい方)、 $I_{OUT} = 10\text{mA}$ 、 $C_{IN} = 1.0\mu\text{F}$ 、 $C_{OUT} = 1.0\mu\text{F}$ (特に記述のない限り)




図 5-13. UVLO スレッショルドと温度との関係




図 5-14. V_{DO} vs I_{OUT}




図 5-15. フォールドバック電流制限と温度との関係




図 5-16. フォールドバック電流制限と温度との関係




図 5-17. PSRR と I_{OUT} との関係





図 5-18. PSRR と V_{IN} との関係

5.6 代表的特性 (続き)

動作温度 $T_J = 25^\circ\text{C}$ 、 $V_{IN} = V_{OUT(NOM)} + 1.5\text{V}$ または 2.5V (どちらか大きい方)、 $I_{OUT} = 10\text{mA}$ 、 $C_{IN} = 1.0\mu\text{F}$ 、 $C_{OUT} = 1.0\mu\text{F}$ (特に記述のない限り)




6 詳細説明

6.1 概要

LM1117-Q1 は、AEC-Q100 認定済み、低静止電流、高 PSRR のリニア レギュレータで、最大 1A の負荷電流を供給できます。スタンバイ時やアクティブ時の消費電力に対する要件がますます厳しくなっている HEV/EV およびパワートレインシステムの大電流車載アプリケーション向けに設計されています。

本デバイスにはフォールドバック電流制限、サーマル シャットダウン、内部出力プルダウン、低電圧誤動作防止 (UVLO) 機能が内蔵されています。このデバイスは、ラインおよび負荷過渡性能に優れています。LM1117-Q1 は低ノイズで、非常に優れた PSRR を達成します。デバイスの動作時周囲温度範囲は、 $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ です。

6.2 機能ブロック図



6.3 機能説明

6.3.1 ドロップアウト電圧

ドロップアウト電圧 (V_{DO}) は、パストランジスタが完全にオンとなる定格出力電流 (I_{RATED})において、入力電圧から出力電圧を引いた値 ($V_{IN} - V_{OUT}$) として定義されます。 I_{RATED} は、[推奨動作条件](#) 表に記載されている最大 I_{OUT} です。パストランジスタは、抵抗領域すなわち動作の三極管領域で動作し、スイッチとして機能します。ドロップアウト電圧は、出力電圧がレギュレーションのままであると予想される、プログラムされた公称出力電圧よりも大きな最小入力電圧を間接的に指定します。入力電圧が公称出力レギュレーションよりも低下すると、出力電圧も同様に低下します。

CMOS レギュレータの場合、ドロップアウト電圧はパストランジスタのドレイン ソース間オン抵抗 ($R_{DS(ON)}$) によって決まります。したがって、リニア レギュレータが定格電流よりも低い値で動作する場合、その電流に対するドロップアウト電圧はそれに応じてスケーリングされます。以下の式を使用して、デバイスの $R_{DS(ON)}$ を計算します。

$$R_{DS(ON)} = \frac{V_{DO}}{I_{RATED}} \quad (1)$$

6.3.2 フォールドバック電流制限

このデバイスには、内部に電流制限回路があり、過渡的な高負荷電流障害または短絡イベントの時にレギュレータを保護します。電流制限は、ブリックウォール フォールドバック方式です。フォールドバック電圧 ($V_{FOLDBACK}$) では、電流制限はブリックウォール方式からフォールドバック方式に遷移します。出力電圧が $V_{FOLDBACK}$ を上回った際の高負荷電流障害では、ブリックウォール方式により、出力電流が電流制限 (I_{CL}) に制限されます。電圧が $V_{FOLDBACK}$ を下回ると、フォールドバック電流制限が有効になり、出力電圧が GND に近付くと電流を小さくします。出力が短絡したとき、デバイスは短絡電流制限 (I_{SC}) と呼ばれる標準的な電流を供給します。 I_{CL} と I_{SC} は、「[電気的特性](#)」表に記載されています。

このデバイスでは、 $V_{FOLDBACK} = 50\% \times V_{OUT(nom)}$ です。

デバイスが電流制限されている場合、出力電圧はレギュレートされません。電流制限イベントが発生すると、消費電力の増加によりデバイスが発熱し始めます。デバイスがブリックウォール電流制限にある場合、パストランジスタは電力 $[(V_{IN} - V_{OUT}) \times I_{CL}]$ を消費します。デバイスの出力が短絡され、出力が $V_{FOLDBACK}$ を下回ると、パストランジスタは電力 $[(V_{IN} - V_{OUT}) \times I_{SC}]$ を消費します。サーマルシャットダウンがトリガされると、デバイスはオフになります。デバイスの温度が下がると、内蔵のサーマルシャットダウン回路によってデバイスがオンに戻ります。出力電流フォルト状態が継続すると、デバイスは電流制限とサーマルシャットダウンを繰り返します。電流制限の詳細については、「[制限の把握](#)」アプリケーションノートを参照してください。

図 6-1 は、フォールドバック電流制限の図を示しています。




図 6-1. フォールドバック電流制限

6.3.3 低電圧誤動作防止 (UVLO)

このデバイスは、入力電圧を監視する独立した低電圧ロックアウト (UVLO) 回路を備えており、出力電圧のオンおよびオフを制御された一定の動作で行えるようにします。ターンオン中に入力電圧が降下した場合にデバイスがオフにならないように、UVLO には、[電気的特性](#) 表に規定されているヒステリシスがあります。

6.3.4 出力プルダウン

このデバイスには、出力プルダウン回路が搭載されています。グランドへの V_{OUT} プルダウンシンク能力を、[電気的特性](#) の表に示します。この出力プルダウンは次の条件で有効になります。

- デバイスは無効です

- $1.0V < V_{IN} < V_{UVLO}$

このデバイスの出力プルダウン電流は 0.9mA (標準値) です。

入力電源が低下した後で、大きな出力キャパシタンスを放電する場合には、出力プルダウン回路に依存しないでください。入力電源が低下した場合、出力から入力に逆電流が流れ、この逆電流がデバイスに損傷を引き起します。詳細については、[逆電流](#) セクションを参照してください。

6.3.5 サーマル シャットダウン

デバイスには、パストランジスタの接合部温度 (T_J) が $T_{SD(shutdown)}$ (標準値) まで上昇したときにデバイスを無効化するサーマル シャットダウン保護回路が内蔵されています。サーマル シャットダウン ヒステリシスにより、温度が $T_{SD(reset)}$ (標準値) まで低下するとデバイスがリセットされます (オンになります)。

半導体ダイの熱時定数はかなり短いです。このため、サーマル シャットダウンに達した時点で、消費電力が低下するまで、デバイスはオンとオフを繰り返します。スタートアップ時の消費電力は、デバイス両端での大きな $V_{IN} - V_{OUT}$ 電圧降下が発生するか、大きな突入電流で大容量の出力コンデンサを充電することにより高くなります。条件によっては、サーマル シャットダウン保護機能により、起動が完了する前にデバイスが無効化されることがあります。

信頼性の高い動作を実現するには、接合部温度を [推奨動作条件](#) 表に記載された最大値に制限します。この最大温度を超えて動作すると、デバイスは動作仕様を超えます。本デバイスの内蔵保護回路は熱過負荷状態から保護するように設計されていますが、この回路は適切なヒートシンクの代わりとなるものではありません。デバイスをサーマル シャットダウン状態、または推奨される最大接合部温度を上回る状態で使用し続けると、長期的な信頼性が低下します。

6.4 デバイスの機能モード

表 6-1 に、各種の動作モードにつながる条件を示します。パラメータ値については、[電気的特性](#) の表を参照してください。

表 6-1. デバイスの機能モードの比較

動作モード	パラメータ		
	V_{IN}	I_{OUT}	T_J
通常動作	$V_{IN} > V_{OUT(nom)} + V_{DO}$ および $V_{IN} > V_{IN(min)}$	$I_{OUT} < I_{OUT(max)}$	$T_J < T_{SD(shutdown)}$
ドロップアウト動作	$V_{IN(min)} < V_{IN} < V_{OUT(nom)} + V_{DO}$	$I_{OUT} < I_{OUT(max)}$	$T_J < T_{SD(shutdown)}$
ディスエーブル (条件が真の場合、デバイスはディスエーブル)	$V_{IN} < V_{UVLO}$	該当なし	$T_J > T_{SD(shutdown)}$

6.4.1 通常動作

デバイスは、以下の条件が満たされたとき、公称出力電圧へのレギュレートを行います。

- 入力電圧が、公称出力電圧とドロップアウト電圧の和 ($V_{OUT(nom)} + V_{DO}$) よりも大きい
- 出力電流が、電流制限より小さい ($I_{OUT} < I_{CL}$)
- デバイスの接合部温度がサーマル シャットダウンの温度を下回っている ($T_J < T_{SD}$)

6.4.2 ドロップアウト動作

入力電圧が、公称出力電圧と規定ドロップアウト電圧の和よりも小さいが、通常動作の他の条件がすべて満たされているとき、デバイスはドロップアウト モードで動作します。このモードでは、出力電圧は入力電圧に追従します。このモードでは、パストランジスタがオーム領域または三極管領域にあり、スイッチとして機能するため、デバイスの過渡性能が大幅に低下します。ドロップアウト中にライン過渡または負荷過渡事象が生じると、大きな出力電圧の偏差が発生します。

デバイスが定的なドロップアウト状態にあるとき（起動中ではないが、通常のレギュレーション状態になった直後に、デバイスがドロップアウト状態 ($V_{IN} < V_{OUT(NOM)} + V_{DO}$) になったときとして定義される）、パストランジスタはオーム領域または三極管領域に駆動されます。入力電圧が公称出力電圧とドロップアウト電圧 ($V_{OUT(NOM)} + V_{DO}$) を加えた値以上に戻ると、デバイスがパストランジスタをリニア領域にプルバックする間に、出力電圧が短時間オーバーシュートすることができます。

6.4.3 ディセーブル

V_{IN} が UVLO 電圧よりも低くなるか、デバイスの接合部温度がサーマル シャットダウン スレッショルドを超えると、デバイスの出力はディセーブルになります。UVLO 電圧スレッショルドとサーマル シャットダウンの詳細については、[電気的特性](#) の表を参照してください。ディセーブルになると、パストランジスタはオフになり、内部回路がシャットダウンします。また、出力電圧からグランドへの内部放電回路により、出力電圧がグランドへ積極的に放電されます。

7 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

7.1.1 推奨されるコンデンサの種類

このデバイスは、入出力に低等価直列抵抗 (ESR) のセラミック コンデンサを使用することで安定するように設計されています。積層セラミック コンデンサは、この種のアプリケーションの業界標準になっており、推奨されますが、適切な判断のもとに使用する必要があります。X7R、X5R、C0G 定格の誘電体を採用したセラミックコンデンサは、温度範囲全体にわたって比較的良好な容量安定性が得られます。しかし、Y5V 定格のコンデンサは、容量に大きな変動があるため推奨しません。

選択したセラミック コンデンサの種類にかかわらず、実効静電容量は動作電圧と温度によって変化します。一般に、実効静電容量は 50% 程度減少すると予想されます。「[推奨動作条件](#)」表に推奨される入力および出力コンデンサは、公称値の約 50% の実効静電容量を表しています。

7.1.2 入出力コンデンサの要件

安定性のために入力コンデンサは必要ではありませんが、アナログ設計では IN と GND の間にコンデンサを接続するのが適切です。このコンデンサは、リアクティブな入力ソースに対抗し、過渡応答、入力リップル、PSRR を改善します。ソース インピーダンスが 0.5Ω を超える場合は、入力コンデンサをお勧めします。立ち上がり時間の短い大きな負荷またはライン過渡事象が予想される場合、またはデバイスが入力電源から数インチの場所に配置される場合は、より大きな値のコンデンサが必要になります。

出力コンデンサを使用することで、デバイスの動的性能が向上します。安定性のために、「[推奨動作条件](#)」表に記載されている範囲内の出力コンデンサを使用します。

7.1.3 逆電流

過度な逆電流がある場合、デバイスが損傷することになります。逆電流は、通常の導通チャネルではなく、パストランジスタの固有ボディダイオードを通って流れます。この電流が大きくなると、デバイスの長期的な信頼性が低下します。

このセクションでは、逆電流が発生する可能性のある条件について概説します。これらの条件はすべて、 $V_{OUT} \leq V_{IN} + 0.3V$ の絶対最大定格を超える可能性があります。

- デバイスが大きな C_{OUT} を持ち、負荷電流がほとんどまたはまったくない状態で入力電源が破損した場合
- 入力電源が確立されていない場合、出力はバイアスされる
- 出力は入力電源よりも高くバイアスされる

アプリケーションで逆電流が予期される場合は、デバイスを保護するために外部保護を推奨します。逆電流はデバイス内で制限されないため、拡張された逆電圧動作が予期される場合は、外部制限が必要です。

図 7-1 に、デバイスを保護するための 1 つのアプローチを示します。




図 7-1. ショットキー ダイオードを使用した逆電流保護の回路例

7.1.4 消費電力 (P_D)

回路の信頼性を確保するには、デバイスの消費電力、プリント基板 (PCB) 上の回路の位置、およびサーマルプレーンの適切なサイズを考慮する必要があります。レギュレータの周囲の PCB 領域には、熱ストレスを増大させるその他の発熱デバイスが、ほとんどまたはまったくないようになります。

1 次近似では、レギュレータの消費電力は、入力と出力の電圧差と負荷条件に依存します。次の式を使用して、消費電力 (P_D) を計算します。

$$P_D = (V_{IN} - V_{OUT}) \times I_{OUT} \quad (2)$$

注

システム電圧レールを適切に選択することで、消費電力を最小限に抑えることができるため、より高い効率を実現できます。消費電力を最小限にするには、適切な出力レギュレーションに必要な最小の入力電圧を使用します。

サーマルパッドを備えたデバイスの場合、デバイスパッケージの主な熱伝導経路は、サーマルパッドを通じて PCB へと接続されます。サーマルパッドをデバイスの下の銅パッド領域に半田付けします。このパッド領域には、放熱性を高めるために、追加の銅プレーンに熱を伝導するメッキされたビアの配列を設ける必要があります。

最大消費電力により、デバイスの最大許容周囲温度 (T_A) が決まります。以下の式によれば、消費電力と接合部温度は、PCB とデバイスパッケージを組み合わせた接合部から周囲への熱抵抗 ($R_{\theta JA}$)、および周囲空気の温度 (T_A) に最も関連します。

$$T_J = T_A + (R_{\theta JA} \times P_D) \quad (3)$$

熱抵抗 ($R_{\theta JA}$) は、特定の PCB 設計に組み込まれている熱拡散能力に大きく依存するため、合計の銅箔面積、銅箔の重量、およびプレーンの位置によって変化します。[サーマルシャットダウン](#) 表に記載されている接合部から周囲への熱抵抗は、JEDEC 標準の PCB および銅箔の拡散領域によって決定され、パッケージの熱性能の相対的な基準として使用されます。この熱抵抗は、パッケージの熱性能の相対的な測定値として使用されます。PCB 基板レイアウト最適化により、[サーマルシャットダウン](#) 表の値に比べて $R_{\theta JA}$ が 35% ~ 55% 改善されています。詳細については、『[基板レイアウトが LDO の熱性能に及ぼす影響に関する実証的分析](#)』アプリケーションノートを参照してください。

7.1.5 推定接合部温度

現在、JEDEC 規格では、典型的なプリント回路基板アプリケーションで回路内にあるリニア レギュレータの接合部温度を推定するために、**psi** (Ψ) の熱指標を使用することを推奨しています。これらの指標は熱抵抗パラメータではなく、接合部温度を推定するための実用的かつ相対的な方法を提供します。これらの **psi** 指標は、熱拡散に利用できる銅箔面積に大きく依存しないことが判明しています。「[サーマル シャットダウン](#)」表には、主要な熱指標である、接合部から上面への特性パラメータ (Ψ_{JT}) と接合部から基板への特性パラメータ (Ψ_{JB}) がリストされています。これらのパラメータは、接合部温度 (T_J) を計算するための 2 つの方法を提供します。接合部から上面への特性パラメータ (Ψ_{JT}) とデバイスパッケージの中央上部の温度 (T_T) を使用して、接合部温度を計算します。接合部から基板への特性パラメータ (Ψ_{JB}) とデバイスパッケージから 1mm の PCB 表面温度 (T_B) を使用して、接合部温度を計算します。

$$T_J = T_T + \Psi_{JT} \times P_D \quad (4)$$

ここで

- P_D は、消費電力
- T_T は、デバイスパッケージの中央上部の温度

$$T_J = T_B + \Psi_{JB} \times P_D \quad (5)$$

ここで

- T_B は、デバイスパッケージから 1mm の位置で、パッケージのエッジの中心で測定された PCB 表面温度

熱指標とその使用方法の詳細については、『[半導体および IC パッケージの熱指標](#)』アプリケーションノートを参照してください。

7.2 代表的なアプリケーション

LM1117-Q1 は AEC-Q100 認定済み、低静止電流のリニア レギュレータで、大電流の車載アプリケーション用に設計されています。ほとんどの標準的な大電流リニア レギュレータとは異なり、LM1117-Q1 は静止時電流が大幅に減少します。このデバイスは、ラインおよび負荷過渡性能に優れています。このデバイスはノイズが小さく、非常に優れた PSRR を発揮します。この結果、LM1117-Q1 は、非常に敏感な電源レールを必要とする大電流の車載アプリケーション向けに設計されています。

このレギュレータは、電流制限と過熱保護の両方を備えています。デバイスの動作時周囲温度範囲は、−40°C ~ +125°C です。

図 7-2 に、本デバイスの代表的なアプリケーション回路を示します。




図 7-2. 代表的なアプリケーション回路

7.2.1 設計要件

この設計例では、表 7-1 に記載されているパラメータを入力パラメータとして使用します。

表 7-1. 設計パラメータ

パラメータ	設計要件
入力電圧	12V
出力電圧	3.3V
出力電流	100mA


7.2.2 詳細な設計手順


この設計例では、3.3V 固定バージョンの LM111733QxxxRQ1 を選択しており、標準 12V 入力電源から電力を供給されます。ドロップアウト電圧 (V_{DO}) は、この設計のすべての負荷および温度条件下でデバイスを安定化させるために、3.3V 出力電圧オプションの LM1117-Q1 ドロップアウト電圧仕様内に維持されます。優れた負荷過渡応答を実現するために、 $1.0\mu\text{F}$ 出力コンデンサを使用することを推奨します。入力コンデンサはオプションで、回路の入力インピーダンスを低減し、過渡応答を改善するために使用されます。

他のレギュレータと同様に、出力コンデンサのサイズを大きくすると、オーバーシュートおよびアンダーシュートの大きさが減少します。

7.2.3 アプリケーション曲線


動作温度 $T_J = 25^\circ\text{C}$ 、 $V_{IN} = V_{OUT(NOM)} + 1.5\text{V}$ または 2.5V (どちらか大きい方)、 $I_{OUT} = 10\text{mA}$ 、 $C_{IN} = 1.0\mu\text{F}$ 、 $C_{OUT} = 1.0\mu\text{F}$ (特に記述のない限り)。






$V_{IN} = 5V, V_{OUT} = 3.3V, \text{ランプ レート} = 0.5A/\mu s$

図 7-5. I_{OUT} 過渡電流 (1mA～1A)




$V_{IN} = 5V, V_{OUT} = 3.3V, \text{ランプ レート} = 0.8A/\mu s$

図 7-6. I_{OUT} 過渡電流 (250mA～850mA)



$V_{IN} = 5V, V_{OUT} = 3.3V, I_{OUT} = 1A, V_{IN}$ ランプ レート = $0.6A/\mu s$

図 7-7. ドロップアウト時の V_{IN} の過渡変化 : 4V ~ 13V



$V_{OUT} = 3.3V, I_{OUT} = 33\mu A, V_{IN} = \text{ランプ レート} = 1.6V/\mu s$

図 7-8. V_{IN} の過渡変化 : 5V ~ 16V

7.3 設計のベスト プラクティス

入力および出力コンデンサは、本デバイスのできるだけ近くに配置します。

セラミック出力コンデンサを使用します。

デバイスの絶対最大定格を超過してはなりません。

7.4 電源に関する推奨事項

低出力インピーダンスの電源を、デバイスの入力ピンに直接接続します。入力電源と入力ピンの間の誘導性インピーダンスにより、スタートアップ時または負荷過渡イベント時に、入力ピンに大きな電圧変動が発生します。

7.5 レイアウト

7.5.1 レイアウトのガイドライン

入力および出力コンデンサは、本デバイスピンのできるだけ近くに配置します。PSRR、出力ノイズ、過渡応答などの特性ACパフォーマンスを向上させるために、基板設計では V_{IN} と V_{OUT} に別々のグランドプレーンを設け、各グランドプレーンをデバイスのグランドピンのみで接続することをお勧めします。また、出力コンデンサのグランド接続をデバイスのGNDピンに接続します。ESRコンデンサの値が大きいと、PSRR性能が低下します。

7.5.2 レイアウト例




図 7-9. DCY (SOT-223) パッケージのレイアウト例




図 7-10. KVU (TO-252) パッケージのレイアウト例

8 デバイスおよびドキュメントのサポート

8.1 デバイス サポート

8.1.1 デバイスの命名規則

表 8-1. 利用可能なオプション

製品 ⁽¹⁾ ⁽²⁾	説明
LM1117 xxQyyyz Q1	<p>xx は公称出力電圧です。次に例を示します。1.2V の場合は 12、3.3V の場合は 33、5.0V の場合は 50、12.0V の場合は 12V0 です。</p> <p>Q は、AEC-Q100 規格のグレード 1 に準拠したデバイスであることを表すものです。</p> <p>yy はパッケージ指定子です。次に例を示します。SOT-223 の DCY、TO-252 の KVU。</p> <p>Z はパッケージ数量です。R はリールです。</p> <p>Q1 は、デバイスが車載グレード (AEC-Q100) であることを示します。</p>

- (1) 最新のパッケージと発注情報については、このデータシートの末尾にあるパッケージ・オプションの付録を参照するか、www.ti.com にあるデバイスの製品フォルダをご覧ください。
- (2) このデバイスはご要求に応じて、固定出力電圧を 100mV 刻みで出荷時にプログラム可能です。

8.2 ドキュメントのサポート

8.2.1 関連資料

関連資料については、以下を参照してください。

- テキサス インスツルメンツ、『[TLV767-Q1 車載用可変出力および固定出力 1A リニア電圧レギュレータ](#)』データシート
- テキサス インスツルメンツ、『[TLV766-Q1 車載用可変出力および固定出力 500mA リニア電圧レギュレータ](#)』データシート
- テキサス インスツルメンツ、『[LM1117 800mA 低ドロップアウトリニアレギュレータデータシート](#)』
- テキサス インスツルメンツ、『[制限について](#)』アプリケーション ノート
- テキサス インスツルメンツ、『[熱性能に対する基板レイアウトの影響に関する実証的分析](#)』アプリケーション ノートを参照してください。

8.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

8.5 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

8.6 静電気放電に関する注意事項

この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.7 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (December 2024) to Revision A (June 2025)	Page
• ドキュメントのステータスを「事前情報」から「量産データ」に変更	1

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
LM111712QKVURQ1	Active	Production	TO-252 (KRU) 3	2500 LARGE T&R	Yes	SN	Level-3-260C-168 HR	-40 to 125	LM111712
LM111712V0QKVURQ1	Active	Production	TO-252 (KRU) 3	2500 LARGE T&R	Yes	SN	Level-3-260C-168 HR	-40 to 125	M1117120
LM111733QKVURQ1	Active	Production	TO-252 (KRU) 3	2500 LARGE T&R	Yes	SN	Level-3-260C-168 HR	-40 to 125	LM111733
LM111750QKVURQ1	Active	Production	TO-252 (KRU) 3	2500 LARGE T&R	Yes	SN	Level-3-260C-168 HR	-40 to 125	LM111750
PLM1117120QDCYRQ1	Active	Preproduction	SOT-223 (DCY) 4	2500 LARGE T&R	-	Call TI	Call TI	-40 to 125	
PLM1117120QDCYRQ1.A	Active	Preproduction	SOT-223 (DCY) 4	2500 LARGE T&R	-	Call TI	Call TI	-40 to 125	
PLM111733QDCYRQ1	Active	Preproduction	SOT-223 (DCY) 4	2500 LARGE T&R	-	Call TI	Call TI	-40 to 125	
PLM111733QDCYRQ1.A	Active	Preproduction	SOT-223 (DCY) 4	2500 LARGE T&R	-	Call TI	Call TI	-40 to 125	

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF LM1117-Q1 :


- Catalog : [LM1117](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product


TAPE AND REEL INFORMATION

A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE

*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
LM111712QKVURQ1	TO-252	KVU	3	2500	330.0	16.4	6.9	10.5	2.7	8.0	16.0	Q2
LM111712V0QKVURQ1	TO-252	KVU	3	2500	330.0	16.4	6.9	10.5	2.7	8.0	16.0	Q2
LM111733QKVURQ1	TO-252	KVU	3	2500	330.0	16.4	6.9	10.5	2.7	8.0	16.0	Q2
LM111750QKVURQ1	TO-252	KVU	3	2500	330.0	16.4	6.9	10.5	2.7	8.0	16.0	Q2


TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
LM111712QKVURQ1	TO-252	KVU	3	2500	340.0	340.0	38.0
LM111712V0QKVURQ1	TO-252	KVU	3	2500	340.0	340.0	38.0
LM111733QKVURQ1	TO-252	KVU	3	2500	340.0	340.0	38.0
LM111750QKVURQ1	TO-252	KVU	3	2500	340.0	340.0	38.0

DCY (R-PDSO-G4)

PLASTIC SMALL-OUTLINE



NOTES:

- A. All linear dimensions are in millimeters (inches).
- B. This drawing is subject to change without notice.
- C. Body dimensions do not include mold flash or protrusion.
- D. Falls within JEDEC TO-261 Variation AA.


4202506/B 06/2002

LAND PATTERN DATA



DCY (R-PDSO-G4)

PLASTIC SMALL OUTLINE


Example Board Layout



Example Stencil Design
0.125 Thick Stencil
(Note D)



Example, non-solder mask defined pad.
(Preferred)



Example, solder mask defined pad.

4210278/C 07/13

NOTES:


- A. All linear dimensions are in millimeters.
- B. This drawing is subject to change without notice.
- C. Publication IPC-7351 is recommended for alternate designs.
- D. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil recommendations. Refer to IPC 7525 for stencil design considerations.

GENERIC PACKAGE VIEW

KVU 3

TO-252 - 2.52 mm max height

TRANSISTOR OUTLINE



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4205521-2/E




PACKAGE OUTLINE

KVU0003A

TO-252 - 2.52 mm max height

TO-252



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. Shape may vary per different assembly sites.
 4. Reference JEDEC registration TO-252.

EXAMPLE BOARD LAYOUT


KVU0003A

TO-252 - 2.52 mm max height

TO-252



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:6X



4218915/A 02/2017

NOTES: (continued)


5. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002(www.ti.com/lit/slm002) and SLMA004 (www.ti.com/lit/slma004).
6. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

KVU0003A

TO-252 - 2.52 mm max height

TO-252



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
65% PRINTED SOLDER COVERAGE BY AREA
SCALE:8X

4218915/A 02/2017

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月