

## SNx4HC08 クワッド 2 入力 AND ゲート

### 1 特長

- バッファ付き入力
- 広い動作電圧範囲: 2V~6V
- 広い動作温度範囲:  
-40°C ~ +85°C
- 最大 10 個の LSTTL 負荷ファンアウトに対応
- LSTTL ロジック IC に比べて消費電力を大幅削減

### 2 アプリケーション

- パワー・グッド信号の結合
- デジタル信号のイネーブル

### 3 概要

このデバイスには、4 つの独立した 2 入力 AND ゲートが内蔵されています。各ゲートはブール関数  $Y = A \bullet B$  を正論理で実行します。


#### 製品情報

部品番号	パッケージ <sup>(1)</sup>	パッケージ サイズ <sup>(1)</sup>	本体サイズ <sup>(1)</sup>
SN74HC08	D (SOIC, 14)	8.65 mm × 6mm	8.65mm × 3.90mm
	DB (SSOP, 14)	6.2 mm × 7.8mm	6.2mm × 5.30mm
	N (PDIP, 14)	19.3 mm × 9.4mm	19.30mm × 6.40mm
	NS (SOP, 14)	10.2 mm × 7.8mm	10.20mm × 5.30mm
	PW (TSSOP, 14)	5 mm × 6.4mm	5.00mm × 4.40mm
SN54HC08	FK (LCCC, 20)	8.90mm × 8.90mm	8.90mm × 8.90mm
	J (CDIP, 14)	19.55 mm × 7.9mm	19.55 mm × 6.7mm
	W (CFP, 14)	9.21 mm × 9mm	9.21mm × 6.3mm

(1) 詳細については、[セクション 11](#) を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。

(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。



機能的なピン配置




このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

## 目次


1 特長.....	1	7.1 概要.....	9
2 アプリケーション.....	1	7.2 機能ブロック図.....	9
3 概要.....	1	7.3 機能説明.....	9
4 ピン構成および機能.....	3	7.4 デバイスの機能モード.....	10
ピンの機能.....	3	8 アプリケーションと実装.....	11
5 仕様.....	4	8.1 アプリケーション情報.....	11
5.1 絶対最大定格.....	4	8.2 代表的なアプリケーション.....	11
5.2 ESD 定格.....	4	8.3 電源に関する推奨事項.....	12
5.3 推奨動作条件.....	4	8.4 レイアウト.....	13
5.4 熱に関する情報.....	5	9 デバイスおよびドキュメントのサポート.....	14
5.5 電気的特性 - 74.....	5	9.1 ドキュメントのサポート.....	14
5.6 電気的特性 - 54.....	6	9.2 サポート・リソース.....	14
5.7 スイッチング特性 - 74.....	6	9.3 商標.....	14
5.8 スイッチング特性 - 54.....	6	9.4 静電気放電に関する注意事項.....	14
5.9 動作特性.....	7	9.5 用語集.....	14
5.10 代表的特性.....	7	10 改訂履歴.....	14
6 パラメータ測定情報.....	8	11 メカニカル、パッケージ、および注文情報.....	14
7 詳細説明.....	9		

## 4 ピン構成および機能



D、DB、N、PW、J、W パッケージ

14 ピン SOIC、SSOP、PDIP、TSSOP、CDIP、CFP  
上面図



FK パッケージ

20 ピン LCCC  
上面図

## ピンの機能

名称	ピン		I/O	説明
	D、DB、N、 NS、PW、 J、または W	FK		
1A	1	2	入力	チャネル 1、入力 A
1B	2	3	入力	チャネル 1、入力 B
1Y	3	4	出力	チャネル 1、出力 Y
2A	4	6	入力	チャネル 2、入力 A
2B	5	8	入力	チャネル 2、入力 B
2Y	6	9	出力	チャネル 2、出力 Y
GND	7	10	—	グランド
3Y	8	12	出力	チャネル 3、出力 Y
3A	9	13	入力	チャネル 3、入力 A
3B	10	14	入力	チャネル 3、入力 B
4Y	11	16	出力	チャネル 4、出力 Y
4A	12	18	入力	チャネル 4、入力 A
4B	13	19	入力	チャネル 4、入力 B
V <sub>CC</sub>	14	20	—	正の電源
NC		1、5、7、11、15、 17	—	内部接続なし

## 5 仕様

### 5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) <sup>(1)</sup>

			最小値	最大値	単位
V <sub>CC</sub>	電源電圧		-0.5	7	V
I <sub>IK</sub>	入力クランプ電流 <sup>(2)</sup>	V <sub>I</sub> < 0 または V <sub>I</sub> > V <sub>CC</sub>		±20	mA
I <sub>OK</sub>	出力クランプ電流 <sup>(2)</sup>	V <sub>O</sub> < 0		±20	mA
I <sub>O</sub>	連続出力電流	V <sub>O</sub> = 0 ~ V <sub>CC</sub>		±25	mA
	V <sub>CC</sub> または GND を通過する連続電流			±50	mA
T <sub>J</sub>	接合部温度 <sup>(3)</sup>			150	°C
T <sub>stg</sub>	保存温度		-60	150	°C

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについての話で、絶対最大定格において、またはこのデータシートの「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。
- (3) 設計により保証。

### 5.2 ESD 定格

			値	単位
V <sub>(ESD)</sub>	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>	±2000	V
		デバイス帶電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠 <sup>(2)</sup>	±1000	

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

### 5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り) <sup>(1)</sup>

			最小値	公称値	最大値	単位
V <sub>CC</sub>	電源電圧		2	5	6	V
V <sub>IH</sub>	High レベル入力電圧	V <sub>CC</sub> = 2 V	1.5			V
		V <sub>CC</sub> = 4.5 V	3.15			
		V <sub>CC</sub> = 6 V	4.2			
V <sub>IL</sub>	Low レベル入力電圧	V <sub>CC</sub> = 2 V		0.5		V
		V <sub>CC</sub> = 4.5 V		1.35		
		V <sub>CC</sub> = 6 V		1.8		
V <sub>I</sub>	入力電圧		0	V <sub>CC</sub>		V
V <sub>O</sub>	出力電圧		0	V <sub>CC</sub>		V
Δt/Δv	入力遷移の立ち上がりおよび立ち下がりレート	V <sub>CC</sub> = 2 V		1000		ns
		V <sub>CC</sub> = 4.5 V		500		
		V <sub>CC</sub> = 6 V		400		
T <sub>A</sub>	自由空気での動作温度	SN54HC08	-55	125		°C
		SN74HC08	-55	125		

1. デバイスが適切に動作するように、デバイスの未使用の入力はすべて、V<sub>CC</sub> または GND に固定する必要があります。『低速またはフローティング CMOS 入力の影響』() を参照してください。

## 5.4 熱に関する情報

熱評価基準 <sup>(1)</sup>		SN74HC08					単位
		D (SOIC)	DB (SSOP)	N (CFP)	NS (SO)	PW (TSSOP)	
		14 ピン	14 ピン	14 ピン	14 ピン	14 ピン	
R <sub>θJA</sub>	接合部から周囲への熱抵抗	133.6	113.1	66.0	122.6	151.7	°C/W
R <sub>θ</sub> JC(top)	接合部からケース(上面)への熱抵抗	89	62.8	53.7	81.8	79.4	°C/W
R <sub>θJB</sub>	接合部から基板への熱抵抗	89.5	63.4	45.7	83.8	94.7	°C/W
Ψ <sub>JT</sub>	接合部から上面への特性パラメータ	45.5	22.3	33.3	45.4	25.2	°C/W
Ψ <sub>JB</sub>	接合部から基板への特性パラメータ	89.1	62.7	45.5	83.4	94.1	°C/W
R <sub>θ</sub> JC(bot)	接合部からケース(底面)への熱抵抗	該当なし	該当なし	該当なし	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

## 5.5 電気的特性 - 74

自由空気での動作温度範囲内、T<sub>A</sub> = 25°Cで測定した代表値(特に記述のない限り)。

パラメータ	テスト条件	V <sub>CC</sub>	自由気流での動作温度 (T <sub>A</sub> )						単位	
			25°C			-40°C ~ 85°C				
			最小値	標準値	最大値	最小値	標準値	最大値		
V <sub>OH</sub>	High レベル出力電圧	V <sub>I</sub> = V <sub>IH</sub> または V <sub>IL</sub>	I <sub>OH</sub> = -20 μA	2 V	1.9 1.998	1.9	1.9	1.9	V	
				4.5 V	4.4 4.499	4.4	4.4	4.4		
				6 V	5.9 5.999	5.9	5.9	5.9		
		V <sub>I</sub> = V <sub>IH</sub> または V <sub>IL</sub>	I <sub>OH</sub> = -4mA	4.5 V	3.98 4.3	3.84	3.7	3.7		
			I <sub>OH</sub> = -5.2mA	6 V	5.48 5.8	5.34	5.2	5.2		
V <sub>OL</sub>	Low レベル出力電圧	V <sub>I</sub> = V <sub>IH</sub> または V <sub>IL</sub>	I <sub>OL</sub> = 20μA	2 V	0.002 0.1	0.1	0.1	0.1	V	
				4.5 V	0.001 0.1	0.1	0.1	0.1		
				6 V	0.001 0.1	0.1	0.1	0.1		
		I <sub>OL</sub> = 4mA	4.5 V	0.17 0.26	0.33	0.33	0.4	0.4		
			6 V	0.15 0.26	0.33	0.33	0.4	0.4		
I <sub>I</sub>	入力リーク電流	V <sub>I</sub> = V <sub>CC</sub> または 0	6 V	±0.1	±1	±1	±1	±1	μA	
I <sub>CC</sub>	電源電流	V <sub>I</sub> = V <sub>CC</sub> または 0	I <sub>O</sub> = 0	6 V	2	20	40	40	μA	
C <sub>i</sub>	入力容量		2V~6V	3 10	10	10	10	10	pF	

## 5.6 電気的特性 - 54

自由空気での動作温度範囲内、TA = 25°C で測定した代表値 (特に記述のない限り)。

パラメータ	テスト条件	V <sub>CC</sub>	自由気流での動作温度 (T <sub>A</sub> )						単位		
			25°C			-40°C ~ 85°C			-55°C ~ 125°C		
			最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	
V <sub>OH</sub>	High レベル出力電圧	V <sub>I</sub> = V <sub>IH</sub> または V <sub>IL</sub>	I <sub>OH</sub> = -20 μA	2 V	1.9	1.998	1.9		1.9		V
				4.5 V	4.4	4.499	4.4		4.4		
				6 V	5.9	5.999	5.9		5.9		
			I <sub>OH</sub> = -4mA	4.5 V	3.98	4.3	3.84		3.7		
			I <sub>OH</sub> = -5.2mA	6 V	5.48	5.8	5.34		5.2		
V <sub>OL</sub>	Low レベル出力電圧	V <sub>I</sub> = V <sub>IL</sub> または V <sub>OL</sub>	I <sub>OL</sub> = 20μA	2 V	0.002	0.1	0.1		0.1		V
				4.5 V	0.001	0.1	0.1		0.1		
				6 V	0.001	0.1	0.1		0.1		
			I <sub>OL</sub> = 4mA	4.5 V	0.17	0.26	0.33		0.4		
I <sub>I</sub>	入力リーク電流	V <sub>I</sub> = V <sub>CC</sub> または 0	6 V		±0.1		±1		±1	μA	
	I <sub>CC</sub>	電源電流	V <sub>I</sub> = V <sub>CC</sub> または 0	I <sub>O</sub> = 0	6 V	2	20		40	μA	
C <sub>i</sub>	入力容量		2V~6V		3	10	10		10	pF	

## 5.7 スイッチング特性 - 74

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	送信元	送信先	V <sub>CC</sub>	自由気流での動作温度 (T <sub>A</sub> )						単位	
				25°C			-40°C ~ 85°C				
				最小値	標準値	最大値	最小値	標準値	最大値		
t <sub>pd</sub>	伝搬遅延	A または B	Y	2 V	50	100	125		150	ns	
				4.5 V	10	20	25		30		
				6 V	8	17	24		25		
t <sub>t</sub>	遷移時間		Y	2 V	38	75	95		110	ns	
				4.5 V	8	15	19		22		
				6 V	6	13	16		19		

## 5.8 スイッチング特性 - 54

自由空気での動作温度範囲内、TA = 25°C で測定した代表値 (特に記述のない限り)。

パラメータ	送信元	送信先	V <sub>CC</sub>	自由気流での動作温度 (T <sub>A</sub> )						単位	
				25°C			-40°C ~ 85°C				
				最小値	標準値	最大値	最小値	標準値	最大値		
t <sub>pd</sub>	伝搬遅延	A または B	Y	2 V	50	100	125		150	ns	
				4.5 V	10	20	25		30		
				6 V	8	17	24		25		

自由空気での動作温度範囲内、 $T_A = 25^\circ\text{C}$  で測定した代表値(特に記述のない限り)。

パラメータ		送信元	送信先	$V_{CC}$	自由気流での動作温度 ( $T_A$ )						単位	
					25°C			-40°C ~ 85°C				
					最小値	標準値	最大値	最小値	標準値	最大値		
$t_{\text{t}}$	遷移時間	Y		2 V	38	75		95		110	ns	
				4.5 V		8	15		19		22	
				6 V		6	13		16		19	

## 5.9 動作特性

自由空気での動作温度範囲内、 $T_A = 25^\circ\text{C}$  で測定した代表値(特に記述のない限り)。

パラメータ		テスト条件	$V_{CC}$	最小値	標準値	最大値	単位
$C_{pd}$	ゲートあたりの電力散逸容量	無負荷	2V~6V		20		pF

## 5.10 代表的特性

$T_A = 25^\circ\text{C}$




図 5-1. High 状態での標準出力電圧 (V<sub>OH</sub>)





図 5-2. Low 状態での標準出力電圧 (V<sub>OL</sub>)


## 6 パラメータ測定情報

- 波形間の位相関係は、任意に選択されています。すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR  $\leq 1\text{MHz}$ ,  $Z_O = 50\Omega$ ,  $t_f < 6\text{ns}$ 。
- 出力は一度に1つずつ測定され、測定するたびに入力が1回遷移します。




A.  $C_L = 50\text{pF}$  にはプローブと治具の容量が含まれます。

図 6-1. 負荷回路



A.  $t_f$  は、 $t_r$  および  $t_f$  の大きい方です。

図 6-2. 電圧波形の遷移時間



A.  $t_{PLH}$  と  $t_{PHL}$  との間の最大値が  $t_{pd}$  に使用されます。


図 6-3. 電圧波形、伝搬遅延

## 7 詳細説明

### 7.1 概要

このデバイスには、4つの独立した2入力ANDゲートが内蔵されています。各ゲートはブール関数  $Y = A \bullet B$  を正論理で実行します。

### 7.2 機能ブロック図



### 7.3 機能説明

#### 7.3.1 平衡化されたCMOS プッシュプル出力

バランスのとれた出力により、このデバイスは同程度の電流をシンクおよびソースすることができます。このデバイスの駆動能力により、軽負荷に高速エッジが生成されるため、リングングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「[絶対最大定格](#)」で定義されている電気的および熱的制限を常に順守してください。

SN74HC08 は、データシートの仕様をすべて満たしながら、高インピーダンス CMOS 入力に接続された「[スイッチング特性 - 74](#)」に示す最大負荷以下の合計容量の負荷を駆動できます。これより大きな容量性負荷を印加することができますが、示されている負荷の値を超えることは推奨しません。より大きな容量性負荷が必要な場合は、[絶対最大定格](#)に記載されている値に出力電流を制限するため、出力とコンデンサの間に直列抵抗を追加することを推奨します。

#### 7.3.2 標準 CMOS 入力

標準 CMOS 入力は高インピーダンスであり、通常は「[電気的特性 - 74](#)」に示されている入力容量と並列の入力からグラントへの抵抗としてモデル化されます。ワーストケースの抵抗は「[絶対最大定格](#)」に示されている最大入力電圧と、「[電気的特性-74](#)」に示されている最大入力リーケージ電流からオームの法則 ( $R = V / I$ ) を使用して計算します。

過剰な消費電流と発振を避けるため、入力に印加する信号は、「[推奨動作条件](#)」の  $\Delta t / \Delta V$  で定義される高速なエッジレートを持つ必要があります。低速またはノイズの多い入力信号が必要な場合は、シミュットトリガ入力を備えたデバイスを使用して、標準 CMOS 入力の前に入力信号をコンディショニングする必要があります。

### 7.3.3 クランプダイオード構造

図 7-1 に示すように、このデバイスの入力と出力には正と負の両方のクランプダイオードが備わっています。

#### 注意

「絶対最大定格」表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。推奨入力と推奨出力のクランプ電流の定格を順守しても、入力と出力の電圧定格を超えることがあります。




図 7-1. 各入力と出力に対するクランプダイオードの電気的配置

### 7.4 デバイスの機能モード

表 7-1. 機能表

入力		出力
A	B	Y
H	H	H
L	X	L
X	L	L

## 8 アプリケーションと実装

### 注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 8.1 アプリケーション情報

このアプリケーションでは、3 つの 2 入力 AND ゲートを使って、4 入力 AND ゲート機能 (図 8-1 を参照) を作成します。4 番目のゲートは、システム内の別のアプリケーションで使用することも、入力を接地してチャネルを未使用のままにすることもできます。

このデバイスを使用して、モーター コントローラの RESET ピンを直接制御します。コントローラがイネーブルになるには 4 つの入力信号がすべて High である必要があります、いずれか 1 つの信号が Low になるとディセーブルになります。4 入力 AND ゲート機能で 4 つの個別のリセット信号を 1 つのアクティブ Low リセット信号に結合します。

### 8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーション回路図

#### 8.2.1 設計要件

##### 8.2.1.1 電源に関する考慮事項

目的の電源電圧が「[推奨動作条件](#)」で規定されている範囲内であることを確認します。「[電気的特性- 74](#)」に記載されているように、電源電圧によって本デバイスの電気的特性が決定されます。

電源は、SN74HC08 のすべての出力によってソースされる総電流と「[電気的特性 - 74](#)」に記載された消費電流 ( $I_{CC}$ ) の最大値との合計に等しい電流をソースできる必要があります。ロジック デバイスは、それぞれ電源ピンとグランドピンで供給される電流と同じ量の電流のみをソースまたはシンクできます。「[絶対最大定格](#)」に記載されている GND または  $V_{CC}$  を流れる最大合計電流を超えないようにしてください。

総消費電力は、「[CMOS の消費電力と  \$C\_{pd}\$  の計算](#)」に記載されている情報を使用して計算できます。

温度上昇は、「[標準リニアおよびロジック \(SLL\) パッケージおよびデバイスの熱特性](#)」に記載されている情報を使用して計算できます。

#### 注意

「[絶対最大定格](#)」に記載された最大接合部温度  $T_J(max)$  は、本デバイスの損傷を防止するための追加の制限値です。「[絶対最大定格](#)」に記載されたすべての制限値を必ず満たすようにしてください。これらの制限値は、デバイスへの損傷を防ぐために規定されています。

### 8.2.1.2 入力に関する考慮事項

未使用の入力は、 $V_{CC}$  またはグランドに終端させる必要があります。入力がまったく使われていない場合は、未使用の入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が **High** の場合にはプルアップ抵抗、デフォルト状態が **Low** の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、SN74HC08 へのリーク電流（「[電気的特性 - 74](#)」で規定）、および必要な入力遷移レートによって抵抗のサイズが制限されます。こうした要因により  $10k\Omega$  の抵抗値がしばしば使用されます。

SN74HC08 には標準 CMOS 入力があるため、入力信号のエッジ レートを低速にすることはできません。入力エッジ レートが低速の場合、発振や有害な貫通電流が発生する可能性があります。推奨レートは、「[推奨動作条件](#)」で規定されています。

このデバイスの入力に関する詳細情報については、「[セクション 7.3](#)」セクションを参照してください。

### 8.2.1.3 出力に関する考慮事項

正の電源電圧を使用して、出力 **High** 電圧を生成します。出力から電流を引き出すと、「[電気的特性- 74](#)」における  $V_{OH}$  の仕様で規定されているように出力電圧が低下します。同様に、グランド電圧を使用して、出力 **Low** 電圧を生成します。出力に電流をシンクすると、「[電気的特性- 74](#)」における  $V_{OL}$  の仕様により規定されているように出力電圧が上昇します。

未使用の出力はフローティングのままにできます。出力を  $V_{CC}$  またはグランドに直接接続しないようしてください。

このデバイスの出力に関する詳細情報については、「[セクション 7.3](#)」セクションを参照してください。

### 8.2.2 詳細な設計手順

1.  $V_{CC}$  と **GND** の間にデカップリング コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ  $V_{CC}$  ピンと **GND** ピンの両方に電気的に近づけて配置する必要があります。セクション 8.4 にレイアウトの例を示します。
2. 出力の容量性負荷が  $70pF$  以下であることを確認します。これは厳密な制限ではありませんが、性能が最適化されます。これは、SN74HC08 から受信デバイスへのパターンを短い適切なサイズにすることで実現できます。
3. 出力の抵抗性負荷を  $(V_{CC}/I_o(\max))\Omega$  より大きくします。これにより、**絶対最大定格** の出力電流の最大値を上回らないようにします。ほとんどの CMOS 入力は、 $M\Omega$  単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
4. 熱の問題がロジック ゲートで懸念されることはありませんが、消費電力と熱の上昇はアプリケーション レポート『[CMOS の消費電力と Cpd の計算](#)』の手順を使用して計算できます。

### 8.2.3 アプリケーション曲線




図 8-2. 代表的なアプリケーションのタイミング図

## 8.3 電源に関する推奨事項

電源には、「[推奨動作条件](#)」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電力障害を防止するため、各  $V_{CC}$  端子にバイパス コンデンサを配置する必要があります。このデバイスには  $0.1\mu F$  のコンデンサを推奨します。複数のバイパス コンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、 $0.1\mu F$  と  $1\mu F$  のコンデンサは並列に使用されます。図 8-3 に示すように、バイパス コンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

## 8.4 レイアウト

### 8.4.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジック デバイスを使用する場合、入力をフローティングのままにしてはなりません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません（たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用する場合）。このような未使用の入力ピンを未接続のままにすることはできません。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタル ロジック デバイスの未使用入力はすべて、入力電圧の仕様で定義されるロジック High またはロジック Low 電圧に接続して、それらがフローティングにならないようにする必要があります。特定の未使用入力に適用する必要があるロジック レベルは、デバイスの機能によって異なります。一般に入力は、GND または V<sub>CC</sub> のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。

### 8.4.2 レイアウト例




図 8-3. SN74HC08 のレイアウト例

## 9 デバイスおよびドキュメントのサポート

### 9.1 ドキュメントのサポート

#### 9.1.1 関連資料

関連資料については、以下を参照してください。

- 『HCMOS 設計上の考慮事項』
- 『CMOS の消費電力と CPD の計算』
- 『ロジック設計』

### 9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

### 9.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 9.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 9.5 用語集

#### テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

## 10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

#### Changes from Revision I (September 2021) to Revision J (February 2025)

Page

- |  |   |
|--|---|
| • SN74HC08 の動作温度を 125°C に更新し、「推奨動作条件」表、「電気的特性」表、「スイッチング特性」表のそれぞれの値も更新..... | 1 |
| • 製品情報の表にパッケージ サイズを追加.....   | 1 |

#### Changes from Revision H (April 2021) to Revision I (September 2021)

Page

- |                                     |   |
|-------------------------------------|---|
| • 先頭ページのピン配置画像からシミュット トリガ入力を削除..... | 1 |
|-------------------------------------|---|

## 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](http://ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
5962-8404701VCA	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-8404701VC A SNV54HC08J
5962-8404701VCA.A	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-8404701VC A SNV54HC08J
5962-8404701VDA	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-8404701VD A SNV54HC08W
5962-8404701VDA.A	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-8404701VD A SNV54HC08W
84047012A	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	84047012A SNJ54HC 08FK
8404701CA	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8404701CA SNJ54HC08J
8404701DA	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8404701DA SNJ54HC08W
JM38510/65203B2A	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65203B2A
JM38510/65203B2A.A	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65203B2A
JM38510/65203BCA	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65203BCA
JM38510/65203BCA.A	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65203BCA
JM38510/65203BDA	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65203BDA
JM38510/65203BDA.A	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65203BDA
M38510/65203B2A	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65203B2A

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
M38510/65203BCA	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65203BCA
M38510/65203BDA	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510/ 65203BDA
<b>SN54HC08J</b>	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SN54HC08J
SN54HC08J.A	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SN54HC08J
<b>SN74HC08D</b>	Obsolete	Production	SOIC (D)   14	-	-	Call TI	Call TI	-40 to 85	HC08
<b>SN74HC08DBR</b>	Active	Production	SSOP (DB)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC08
SN74HC08DBR.A	Active	Production	SSOP (DB)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC08
<b>SN74HC08DR</b>	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 85	HC08
SN74HC08DR.A	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC08
<b>SN74HC08DRG4</b>	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HC08
SN74HC08DRG4.A	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC08
<b>SN74HC08DT</b>	Obsolete	Production	SOIC (D)   14	-	-	Call TI	Call TI	-40 to 85	HC08
<b>SN74HC08N</b>	Active	Production	PDIP (N)   14	25   TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	SN74HC08N
SN74HC08N.A	Active	Production	PDIP (N)   14	25   TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	SN74HC08N
SN74HC08NE4	Active	Production	PDIP (N)   14	25   TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	SN74HC08N
<b>SN74HC08NSR</b>	Active	Production	SOP (NS)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC08
SN74HC08NSR.A	Active	Production	SOP (NS)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC08
<b>SN74HC08PW</b>	Obsolete	Production	TSSOP (PW)   14	-	-	Call TI	Call TI	-40 to 85	HC08
<b>SN74HC08PWR</b>	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 85	HC08
SN74HC08PWR.A	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC08
<b>SN74HC08PWRG4</b>	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC08
SN74HC08PWRG4.A	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HC08
<b>SN74HC08PWT</b>	Obsolete	Production	TSSOP (PW)   14	-	-	Call TI	Call TI	-40 to 85	HC08
<b>SNJ54HC08FK</b>	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	84047012A SNJ54HC 08FK
SNJ54HC08FK.A	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	84047012A SNJ54HC 08FK

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">SNJ54HC08J</a>	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8404701CA SNJ54HC08J
SNJ54HC08J.A	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8404701CA SNJ54HC08J
<a href="#">SNJ54HC08W</a>	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8404701DA SNJ54HC08W
SNJ54HC08W.A	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	8404701DA SNJ54HC08W

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF SN54HC08, SN54HC08-SP, SN74HC08 :**


- Catalog : [SN74HC08](#), [SN54HC08](#)
- Automotive : [SN74HC08-Q1](#), [SN74HC08-Q1](#)
- Military : [SN54HC08](#)
- Space : [SN54HC08-SP](#)

**NOTE: Qualified Version Definitions:**

- Catalog - TI's standard catalog product
- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Military - QML certified for Military and Defense Applications
- Space - Radiation tolerant, ceramic packaging and qualified for use in Space-based application


**TAPE AND REEL INFORMATION**

A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74HC08DBR	SSOP	DB	14	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
SN74HC08DR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
SN74HC08DRG4	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
SN74HC08NSR	SOP	NS	14	2000	330.0	16.4	8.45	10.55	2.5	12.0	16.2	Q1
SN74HC08PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74HC08PWRG4	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74HC08PWREG4	TSSOP	PW	14	2000	330.0	12.4	6.9	5.3	1.6	8.0	12.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74HC08DBR	SSOP	DB	14	2000	353.0	353.0	32.0
SN74HC08DR	SOIC	D	14	2500	340.5	336.1	32.0
SN74HC08DRG4	SOIC	D	14	2500	340.5	336.1	32.0
SN74HC08NSR	SOP	NS	14	2000	353.0	353.0	32.0
SN74HC08PWR	TSSOP	PW	14	2000	356.0	356.0	35.0
SN74HC08PWRG4	TSSOP	PW	14	2000	353.0	353.0	32.0
SN74HC08PWRG4	TSSOP	PW	14	2000	367.0	367.0	35.0

**TUBE**


\*All dimensions are nominal


Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T ( $\mu$ m)	B (mm)
5962-8404701VDA	W	CFP	14	25	506.98	26.16	6220	NA
5962-8404701VDA.A	W	CFP	14	25	506.98	26.16	6220	NA
84047012A	FK	LCCC	20	55	506.98	12.06	2030	NA
8404701DA	W	CFP	14	25	506.98	26.16	6220	NA
JM38510/65203B2A	FK	LCCC	20	55	506.98	12.06	2030	NA
JM38510/65203B2A.A	FK	LCCC	20	55	506.98	12.06	2030	NA
JM38510/65203BDA	W	CFP	14	25	506.98	26.16	6220	NA
JM38510/65203BDA.A	W	CFP	14	25	506.98	26.16	6220	NA
M38510/65203B2A	FK	LCCC	20	55	506.98	12.06	2030	NA
M38510/65203BDA	W	CFP	14	25	506.98	26.16	6220	NA
SN74HC08N	N	PDIP	14	25	506	13.97	11230	4.32
SN74HC08N	N	PDIP	14	25	506	13.97	11230	4.32
SN74HC08N.A	N	PDIP	14	25	506	13.97	11230	4.32
SN74HC08N.A	N	PDIP	14	25	506	13.97	11230	4.32
SN74HC08NE4	N	PDIP	14	25	506	13.97	11230	4.32
SN74HC08NE4	N	PDIP	14	25	506	13.97	11230	4.32
SNJ54HC08FK	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54HC08FK.A	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54HC08W	W	CFP	14	25	506.98	26.16	6220	NA
SNJ54HC08W.A	W	CFP	14	25	506.98	26.16	6220	NA

# PACKAGE OUTLINE

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:


- All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
- Reference JEDEC registration MS-012, variation AB.

# EXAMPLE BOARD LAYOUT



D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE  
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:8X

4220718/A 09/2016

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## MECHANICAL DATA

**NS (R-PDSO-G\*\*)**

**14-PINS SHOWN**

**PLASTIC SMALL-OUTLINE PACKAGE**




- NOTES: A. All linear dimensions are in millimeters.  
 B. This drawing is subject to change without notice.  
 C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.

## MECHANICAL DATA

W (R-GDFP-F14)

CERAMIC DUAL FLATPACK




4040180-2/F 04/14

- NOTES:
- A. All linear dimensions are in inches (millimeters).
  - B. This drawing is subject to change without notice.
  - C. This package can be hermetically sealed with a ceramic lid using glass frit.
  - D. Index point is provided on cap for terminal identification only.
  - E. Falls within MIL STD 1835 GDFP1-F14

# PACKAGE OUTLINE

## SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



### NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-150.

# EXAMPLE BOARD LAYOUT


DB0014A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220762/A 05/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DB0014A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220762/A 05/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

# GENERIC PACKAGE VIEW


**FK 20**

**LCCC - 2.03 mm max height**

**8.89 x 8.89, 1.27 mm pitch**

**LEADLESS CERAMIC CHIP CARRIER**

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.




4229370VA\

# GENERIC PACKAGE VIEW

J 14

**CDIP - 5.08 mm max height**


CERAMIC DUAL IN LINE PACKAGE



Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.

4040083-5/G


J0014A



# PACKAGE OUTLINE

## CDIP - 5.08 mm max height

CERAMIC DUAL IN LINE PACKAGE



4214771/A 05/2017

### NOTES:


1. All controlling linear dimensions are in inches. Dimensions in brackets are in millimeters. Any dimension in brackets or parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package is hermetically sealed with a ceramic lid using glass frit.
4. Index point is provided on cap for terminal identification only and on press ceramic glass frit seal only.
5. Falls within MIL-STD-1835 and GDIP1-T14.

# EXAMPLE BOARD LAYOUT


J0014A

CDIP - 5.08 mm max height

CERAMIC DUAL IN LINE PACKAGE



LAND PATTERN EXAMPLE  
NON-SOLDER MASK DEFINED  
SCALE: 5X




4214771/A 05/2017

## N (R-PDIP-T\*\*)


16 PINS SHOWN

## PLASTIC DUAL-IN-LINE PACKAGE




# PACKAGE OUTLINE

PW0014A



TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220202/B 12/2023

## NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT


PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月