

SNx4AHC74 クリアとプリセット搭載、デュアル・ポジティブ・エッジ・トリガ D タイプ・フリップ・フロップ

1 特長

- 2V~5.5V の V_{CC} で動作
- JESD 17 準拠で 250mA 超のラッチアップ性能
- JESD 22 を上回る ESD 保護
 - 2000V、人体モデル (A114-A)
 - 200V、マシン モデル (A115-A)
 - 1000V、デバイス帯電モデル (C101)

2 アプリケーション

- メンタリ・スイッチからトグル・スイッチへの変換
- コントローラ・リセット時の信号保持
- 低速エッジレート信号の入力
- ノイズの多い環境での動作
- クロック信号の 2 分割

3 概要


SNx4AHC74 デュアル ポジティブ エッジ トリガ デバイスは、D タイプ フリップ フロップです。

プリセット (\overline{PRE}) またはクリア (\overline{CLR}) 入力を Low レベルにすると、その他の入力レベルに関係なく、出力がセットまたはリセットされます。ここで、 \overline{PRE} および \overline{CLR} が非アクティブ (High) の場合、セットアップ時間の要件を満たすデータ (D) 入力のデータは、クロック パルスの正方向エッジで出力に転送されます。クロックのトリガは電圧レベルで発生し、クロック パルスの立ち上がり時間とは直接関係しません。ホールド時間が経過した後、D 入力のデータは、出力のレベルに影響を及ぼさずに変更できます。

製品情報

部品番号	定格	パッケージ (1)
SN54AHC74	軍事	FK (LCCC, 20)
		J (CDIP, 14)
		W (CFP, 14)
SN74AHC74	商用	D (SOIC, 14)
		DB (SSOP, 14)
		DGV (TWSOP, 14)
		N (PDIP, 14)
		NS (SO, 14)
		PW (TSSOP, 14)
		RGY (VQFN, 14)
		BQA (WQFN, 14)

(1) 詳細については、[セクション 11](#) を参照してください。



論理図 (正論理)



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	7.1 概要	10
2 アプリケーション	1	7.2 機能ブロック図	10
3 概要	1	7.3 デバイスの機能モード	10
4 ピン構成および機能	3	8 アプリケーションと実装	11
5 仕様	5	8.1 アプリケーション情報	11
5.1 絶対最大定格	5	8.2 代表的なアプリケーション	11
5.2 ESD 定格	5	8.3 電源に関する推奨事項	13
5.3 推奨動作条件	5	8.4 レイアウト	14
5.4 熱に関する情報 — SN74AHC74	6	9 デバイスおよびドキュメントのサポート	15
5.5 電気的特性	6	9.1 ドキュメントのサポート	15
5.6 タイミング要件 — $V_{CC} = 3.3V \pm 0.3V$	6	9.2 ドキュメントの更新通知を受け取る方法	15
5.7 タイミング要件 — $V_{CC} = 5V \pm 0.5V$	7	9.3 サポート・リソース	15
5.8 スイッチング特性 — $V_{CC} = 3.3V \pm 0.5V$	7	9.4 商標	15
5.9 スイッチング特性 — $V_{CC} = 5V \pm 0.5V$	7	9.5 静電気放電に関する注意事項	15
5.10 ノイズ特性	8	9.6 用語集	15
5.11 動作特性	8	10 改訂履歴	15
6 パラメータ測定情報	9	11 メカニカル、パッケージ、および注文情報	16
7 詳細説明	10		

4 ピン構成および機能




図 4-1. SN54AHC74 J または W パッケージ、14 ピン CDIP または CFP (上面図)




図 4-2. SN74AHC74 D、DB、DGV、N、NS、または PW パッケージ、14 ピン SOIC、SSOP、TVSOP、PDIP、SO、または TSSOP (上面図)





図 4-3. SN74AHC74 RGY または BQA パッケージ、14 ピン VQFN または WQFN (露出サーマル・パッド付き)
(上面図)



NC – No internal connection

NC - 内部接続なし

図 4-4. SN54AHC74 FK パッケージ、20 ピン LCCC (上面図)

表 4-1. ピンの機能

ピン					種類 ⁽¹⁾	説明
名称	CDIP または CFP	SOIC、SSOP、TVSOP、PDIP、SO、または TSSOP	VQFN、WQFN	LCCC		
1CLK	3	3	3	4	I	チャネル 1 のクロック、立ち上がりエッジがトリガされます
1 CLR	1	1	1	2	I	チャネル 1 のクリア、アクティブ Low
1D	2	2	2	3	I	チャネル 1 のデータ
1 PRE	4	4	4	6	I	チャネル 1 のプリセット、アクティブ Low
1Q	5	5	5	8	O	チャネル 1 の出力
1 Q	6	6	6	9	O	チャネル 1 の反転出力
2CLK	11	11	11	16	I	チャネル 2 のクロック、立ち上がりエッジがトリガされます
2 CLR	13	13	13	19	I	チャネル 2 のクリア、アクティブ Low
2D	12	12	12	18	I	チャネル 2 のデータ
2 PRE	10	10	10	14	I	チャネル 2 のプリセット、アクティブ Low
2Q	9	9	9	13	O	チャネル 2 の出力
2 Q	8	8	8	12	O	チャネル 2 の反転出力
GND	7	7	7	10	—	グラウンド
NC	—	—	—	1、5、7、11、15、17	—	内部接続なし
V _{CC}	14	14	14	20	—	正電源
サーマル・パッド					—	サーマル・パッド

(1) I = 入力、O = 出力

5 仕様

5.1 絶対最大定格

自由空気での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
V_{CC}	電源電圧	-0.5	7	V
V_I ⁽²⁾	入力電圧	-0.5	7	V
V_O ⁽²⁾	出力電圧	-0.5	$V_{CC} + 0.5$	V
I_{IK}	入力クランプ電流 ($V_I < 0$)	-20		mA
I_{OK}	出力クランプ電流 ($V_O < 0$ または $V_O > V_{CC}$)	-20	20	mA
I_O	連続出力電流 ($V_O = 0 \sim V_{CC}$)	-25	25	mA
	V_{CC} または GND を通過する連続電流	-50	50	mA
T_{stg}	保存温度	-65	150	°C

(1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示してあり、このような条件や、「推奨動作条件」に記載されている条件を超える条件でデバイスが機能するということを意味するわけではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。

(2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

5.2 ESD 定格

		値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	± 2000
		デバイス帶電モデル (CDM)、JEDEC 仕様 JESD22-C101 準拠 ⁽²⁾	± 1000

(1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。

(2) JEDEC のドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		SN54AHC74	SN74AHC74	単位
		最小値	最大値	
V_{CC}	電源電圧	2	5.5	V
V_{IH}	High レベル入力電圧	$V_{CC} = 2V$	1.5	1.5
		$V_{CC} = 3V$	2.1	2.1
		$V_{CC} = 5.5V$	3.85	3.85
V_{IL}	Low レベル入力電圧	$V_{CC} = 2V$	0.5	0.5
		$V_{CC} = 3V$	0.9	0.9
		$V_{CC} = 5.5V$	1.65	1.65
V_I	入力電圧	0	5.5	V
V_O	出力電圧	0	V_{CC}	V
I_{OH}	High レベル出力電流	$V_{CC} = 2V$	-50	μA
		$V_{CC} = 3.3V \pm 0.3V$	-4	-4
		$V_{CC} = 5V \pm 0.5V$	-8	-8
I_{OL}	Low レベル出力電流	$V_{CC} = 2V$	50	μA
		$V_{CC} = 3.3V \pm 0.3V$	4	4
		$V_{CC} = 5V \pm 0.5V$	8	8
$\Delta t/\Delta v$	入力遷移の立ち上がりレートまたは立ち下がりレート	$V_{CC} = 3.3V \pm 0.3V$	100	ns/V
		$V_{CC} = 5V \pm 0.5V$	20	20

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

				SN54AHC74		SN74AHC74		単位
		最小値	最大値	最小値	最大値			
T _A	自由気流での動作温度	-55	125	-40	125			°C

- (1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、V_{CC} または GND に固定する必要があります。『低速またはフローティング CMOS 入力の影響』、SCBA004 を参照してください。

5.4 热に関する情報 — SN74AHC74

热評価基準 ⁽¹⁾		SNx4AHC74								単位
		D (SOIC)	DB (SSOP)	DGV (TSSOP)	N (PDIP)	NS (SO)	PW (TSSOP)	RGY (VQFN)	BQA (WQFN)	
		14 ピン	14 ピン	14 ピン	14 ピン	14 ピン	14 ピン	14 ピン	14 ピン	
R _{θJA}	接合部から周囲への熱抵抗	124.5	96	127	80	76	147.7	87.1	88.3	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

5.5 電気的特性

自由気流での推奨動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V _{CC}	T _A = 25°C			-55°C～+125°C SN54AHC74		-40°C～+85°C SN74AHC74		-40°C～+125°C SN74AHC74		単位
			最小値	代表値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
V _{OH}	I _{OH} = -50μA	2V	1.9	2	1.9	1.9	1.9	1.9	1.9	1.9	1.9	V
		3V	2.9	3	2.9	2.9	2.9	2.9	2.9	2.9	2.9	
		4.5V	4.4	4.5	4.4	4.4	4.4	4.4	4.4	4.4	4.4	
	I _{OH} = -4mA	3V	2.58		2.48	2.48	2.48	2.48	2.48	2.48	2.48	
	I _{OH} = -8mA	4.5V	3.94		3.8	3.8	3.8	3.8	3.8	3.8	3.8	
V _{OL}	I _{OL} = 50μA	2V		0.1	0.1	0.1	0.1	0.1	0.1	0.1	0.1	V
		3V		0.1	0.1	0.1	0.1	0.1	0.1	0.1	0.1	
		4.5V		0.1	0.1	0.1	0.1	0.1	0.1	0.1	0.1	
	I _{OL} = 4mA	3V		0.36	0.5	0.44	0.44	0.44	0.44	0.44	0.44	
	I _{OH} = 8mA	4.5V		0.36	0.5	0.44	0.44	0.44	0.44	0.44	0.44	
I _I	V _I = 5.5V または GND	0V～5.5V		±0.1		±1 ⁽¹⁾		±1		±1	μA	
I _{CC}	V _I = V _{CC} または GND、I _O = 0	5.5V		2	20	20	20	20	20	20	μA	
C _i	V _I = V _{CC} または GND	5V	2	10		10		10		10	pF	

- (1) MIL-PRF-38535 に準拠した製品では、このパラメータについては、V_{CC} = 0V で出荷時のテストは行っていません。

5.6 タイミング要件 — V_{CC} = 3.3V ± 0.3V

自由気流での推奨動作温度範囲内 (特に記述のない限り)

			T _A = 25°C			SN54AHC74		-40°C～+85°C SN74AHC74		-40°C～+125°C SN74AHC74		単位
			最小値	最大値		最小値	最大値	最小値	最大値	最小値	最大値	
t _w	パルス幅	PRE または CLR Low	6	7		7	7	7	7	7	7	ns
		CLK	6	7		7	7	7	7	7	7	
t _{su}	CLK ↑ 前のセットアップ時間	データ	6	7		7	7	7	7	7	7	ns
		PRE または CLR が非アクティブ	5	5		5	5	5	5	5	5	
t _h	ホールド時間、CLK ↑ 後のデータ		0.5	0.5		0.5	0.5	0.5	0.5	0.5	0.5	ns

5.7 タイミング要件 — $V_{CC} = 5V \pm 0.5V$

自由気流での推奨動作温度範囲内 (特に記述のない限り)

			$T_A = 25^\circ C$		SN54AHC74		$-40^\circ C \sim +85^\circ C$ SN74AHC74		$-40^\circ C \sim +125^\circ C$ SN74AHC74		単位
			最小値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
t_w	パルス幅	\overline{PRE} または \overline{CLR} Low	5		5		5		5		ns
		CLK	5		5		5		5		
t_{su}	$CLK \uparrow$ 前のセットアップ時間	データ	5		5		5		5		ns
		\overline{PRE} または \overline{CLR} が非アクティブ	3		3		3		3		
t_h	ホールド時間、 $CLK \uparrow$ 後のデータ		0.5		0.5		0.5		0.5		ns

5.8 スイッチング特性 — $V_{CC} = 3.3V \pm 0.5V$

自由気流での推奨動作温度範囲内 (特に記述のない限り)

パラメータ	始点 (入力)	終点 (出力)	負荷 容量	$T_A = 25^\circ C$		SN54AHC74		$-40^\circ C \sim +85^\circ C$ SN74AHC74		$-40^\circ C \sim +125^\circ C$ SN74AHC74		単位	
				最小値	代表値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
f_{max}			$C_L = 15pF$	80 ⁽¹⁾	125 ⁽¹⁾		70 ⁽¹⁾		70		70		MHz
			$C_L = 50pF$	50	75		45		45		45		
t_{PLH}	\overline{PRE} または \overline{CLR}	Q または \overline{Q}	$C_L = 15pF$	7.6 ⁽¹⁾	12.3 ⁽¹⁾		1 ⁽¹⁾	14.5 ⁽¹⁾	1	14.5	1	14.5	ns
t_{PHL}				7.6	12.3		1 ⁽¹⁾	14.5 ⁽¹⁾	1	14.5	1	14.5	
t_{PLH}	CLK	Q または \overline{Q}	$C_L = 15pF$	6.7	11.9		1 ⁽¹⁾	14 ⁽¹⁾	1	14	1	14	ns
t_{PHL}				6.7	11.9		1 ⁽¹⁾	14 ⁽¹⁾	1	14	1	14	
t_{PLH}	\overline{PRE} または \overline{CLR}	Q または \overline{Q}	$C_L = 50pF$	10.1	15.8		1	18	1	18	1	18	ns
t_{PHL}				10.1	15.8		1	18	1	18	1	18	
t_{PLH}	CLK	Q または \overline{Q}	$C_L = 50pF$	9.2	15.4		1	17.5	1	17.5	1	17.5	ns
t_{PHL}				9.2	15.4		1	17.5	1	17.5	1	17.5	

(1) MIL-PRF-38535 に準拠した製品では、このパラメータについては、出荷時のテストは行っていません。

5.9 スイッチング特性 — $V_{CC} = 5V \pm 0.5V$

自由気流での推奨動作温度範囲内 (特に記述のない限り)

パラメータ	始点 (入力)	終点 (出力)	負荷 容量	$T_A = 25^\circ C$		SN54AHC74		$-40^\circ C \sim +85^\circ C$ SN74AHC74		$-40^\circ C \sim +125^\circ C$ SN74AHC74		単位	
				最小値	代表値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
f_{max}			$C_L = 15pF$	130 ⁽¹⁾	170 ⁽¹⁾		110 ⁽¹⁾		110		110		MHz
			$C_L = 50pF$	90	115		75		75		75		
t_{PLH}	\overline{PRE} または \overline{CLR}	Q または \overline{Q}	$C_L = 15pF$	4.8 ⁽¹⁾	7.7 ⁽¹⁾		1 ⁽¹⁾	9 ⁽¹⁾	1	9	1	9	ns
t_{PHL}				4.8 ⁽¹⁾	7.7 ⁽¹⁾		1 ⁽¹⁾	9 ⁽¹⁾	1	9	1	9	
t_{PLH}	CLK	Q または \overline{Q}	$C_L = 15pF$	4.6 ⁽¹⁾	7.3 ⁽¹⁾		1 ⁽¹⁾	8.5 ⁽¹⁾	1	8.5	1	8.5	ns
t_{PHL}				4.6 ⁽¹⁾	7.3 ⁽¹⁾		1 ⁽¹⁾	8.5 ⁽¹⁾	1	8.5	1	8.5	
t_{PLH}	\overline{PRE} または \overline{CLR}	Q または \overline{Q}	$C_L = 50pF$	6.3	9.7		1	11	1	11	1	11	ns
t_{PHL}				6.3	9.7		1	11	1	11	1	11	
t_{PLH}	CLK	Q または \overline{Q}	$C_L = 50pF$	6.1	9.3		1	10.5	1	10.5	1	10.5	ns
t_{PHL}				6.1	9.3		1	10.5	1	10.5	1	10.5	

(1) MIL-PRF-38535 に準拠した製品では、このパラメータについては、出荷時のテストは行っていません。

5.10 ノイズ特性

$V_{CC} = 5V$ 、 $C_L = 50pF$ 、 $T_A = 25^\circ C$ ([\(1\)](#) を参照)

	パラメータ	SN74AHCT74		単位
		最小値	最大値	
$V_{OL(P)}$	低ノイズ出力、最大動的 V_{OL}	0.8		V
$V_{OL(V)}$	低ノイズ出力、最小動的 V_{OL}	-0.8		V
$V_{OH(V)}$	低ノイズ出力、最小動的 V_{OH}	4.7		V
$V_{IH(D)}$	High レベル動的入力電圧	3.5		V
$V_{IL(D)}$	Low レベル動的入力電圧	1.5		V


(1) 特性は表面実装パッケージ専用です。

5.11 動作特性

$V_{CC} = 5V$ 、 $T_A = 25^\circ C$

パラメータ	テスト条件	標準値	単位
C_{pd} 消費電力キャパシタンス	無負荷、 $f = 1MHz$	32	pF

6 パラメータ測定情報



- NOTES:
- C_L includes probe and jig capacitance.
 - Waveform 1 is for an output with internal conditions such that the output is low except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high except when disabled by the output control.
 - All input pulses are supplied by generators having the following characteristics: PRR ≤ 1 MHz, $Z_O = 50 \Omega$, $t_r \leq 3$ ns, $t_f \leq 3$ ns.
 - The outputs are measured one at a time with one input transition per measurement.
 - All parameters and waveforms are not applicable to all devices.

図 6-1. 負荷回路および電圧波形

7 詳細説明

7.1 概要

SNx4AHC74 デュアル・ポジティブ・エッジ・トリガ・デバイスは、D タイプ・フリップ・フロップです。

その他の入力のレベルに関係なく、プリセット ($\overline{\text{PRE}}$) 入力を Low レベルになると出力は High になり、クリア ($\overline{\text{CLR}}$) 入力を Low レベルになると出力は Low になります。 $\overline{\text{PRE}}$ と $\overline{\text{CLR}}$ が非アクティブ (High) の場合、セットアップ時間の要件を満たすデータ (D) 入力のデータは、クロック・パルスの正方向エッジで出力に転送されます。クロックのトリガは電圧レベルで発生し、クロック・パルスの立ち上がり時間とは直接関係しません。ホールド時間が経過した後、D 入力のデータは、出力のレベルに影響を及ぼさずに変更できます。

7.2 機能ブロック図




図 7-1. SNx4AHC74 の 1 チャネルの論理図 (正論理)

7.3 デバイスの機能モード

表 7-1 に、各入出力の機能表を示します。

表 7-1. 機能表 (各フリップ・フロップ)

入力				出力	
PRE	CLR	CLK	D	Q	\overline{Q}
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H ⁽¹⁾	H ⁽¹⁾
H	H	↑	H	H	L
H	H	↑	L	L	H
H	H	L	X	Q_0	\overline{Q}_0

- (1) この構成は不安定です。つまり、 $\overline{\text{PRE}}$ または $\overline{\text{CLR}}$ が非アクティブ (High) レベルに戻ったときに持続しません。

8 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

トグル スイッチは通常、大きく、機械的に複雑で、比較的高価です。代わりにモメンタリ スイッチを使用することをお勧めします。これらのスイッチは小型で、機械的に単純で、コストが低いからです。一部のシステムではトグル スイッチの機能が必要ですが、スペースまたはコストの制約があり、代わりにモメンタリ スイッチを使用する必要があります。外部シュミット・トリガ・バッファを使用して、(CLK) および (D) 入力へのノイズの多い入力を除去します。

SNx4AHC74 のデータ入力 (D) が反転出力 (\bar{Q}) に接続されている場合、各クロック・パルスにより出力 (Q) の値がトグルします。モメンタリ・スイッチをデバウンスし、クロック入力 (CLK) に直接接続して出力を切り替えることができます。

8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーションのブロック図

8.2.1 設計要件

8.2.1.1 入力に関する考慮事項

入力信号は、ロジック Low と見なされるには $V_{IL(max)}$ を超え、ロジック High と見なされるには $V_{IH(min)}$ を超える必要があります。「絶対最大定格」に記載されている最大入力電圧範囲を超えないようにしてください。

未使用の入力は、 V_{CC} またはグランドに終端する必要があります。入力が完全に使用されていない場合は、未使用の入力を直接終端できます。または、入力が常にではなく時々使用される場合、プルアップ抵抗またはプルダウン抵抗に接続できます。デフォルト状態の High にはプルアップ抵抗が、デフォルト状態の Low にはプルダウン抵抗が使用されます。コントローラの駆動電流、SNx4AHC74 へのリーク電流（「電気的特性」で規定）、および要求される入力遷移レートによって、抵抗のサイズが制限されます。これらの要因により、多くの場合、 $10\text{k}\Omega$ の抵抗値が使用されます。

SNx4AHC74 には CMOS 入力があるため、「推奨動作条件」表に定義されているように、正しく動作するには高速な入力遷移が必要です。入力遷移が遅いと、発振が発生し、消費電力が増加し、デバイスの信頼性が低下する可能性があります。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

8.2.1.2 出力に関する考慮事項

正の電源電圧を使用して、出力 High 電圧を生成します。出力から電流を引き出すと、「電気的特性」の V_{OH} 仕様で規定されたように出力電圧が低下します。グランド電圧を使用して、出力 Low 電圧を生成します。出力に電流をシンクすると、「電気的特性」の V_{OL} 仕様で規定されたように出力電圧が上昇します。

逆の状態になる可能性のあるプッシュプル出力は、非常に短い時間であっても、決して直接接続はしないでください。これは、過電流やデバイスへの損傷を引き起こす可能性があります。

同じ入力信号を持つ同一デバイス内の 2 つのチャネルを並列に接続することにより、出力駆動の強度を高めることができます。

未使用的出力はフローティングのままにできます。出力を V_{CC} またはグランドに直接接続しないようにしてください。

本デバイスの出力の詳細については、「機能説明」セクションを参照してください。

8.2.1.3 電源に関する考慮事項

目的の電源電圧が、「推奨動作条件」に規定されている範囲内であることを確認します。電源電圧は、「電気的特性」セクションに記載されているように、デバイスの電気的特性を設定します。

正電圧電源は、SNx4AHC74 のすべての出力でソースされる合計電流と等しい電流、「電気的特性」に記載されている最大静的電源電流 I_{CC} 、およびスイッチングに必要な過渡電流をソースできる必要があります。ロジック・デバイスは、正の電源から供給される電流のみをソースできます。「絶対最大定格」に記載されている V_{CC} を流れる最大合計電流を超えないようにしてください。

グランドは、SNx4AHC74 のすべての出力でシンクされる合計電流と等しい電流、「電気的特性」に記載されている最大電源電流 I_{CC} 、およびスイッチングに必要な過渡電流をシンクできる必要があります。ロジック・デバイスは、グランド接続にシンクできる電流のみをシンクできます。「絶対最大定格」に記載されている GND を流れる最大合計電流を超えないようにしてください。

SNx4AHC74 は、データシートのすべての仕様を満たしながら、合計容量が 50pF 以下の負荷を駆動できます。より大きな容量性負荷を印加することができますが、50pF を超えることはお勧めしません。

SNx4AHC74 は、合計抵抗が $R_L \geq V_O / I_O$ で記述され、出力電圧および電流が「電気的特性」表に定義されている負荷を V_{OH} および V_{OL} で駆動できます。High 状態で出力する場合、式の出力電圧は、測定された出力電圧と V_{CC} ピンの電源電圧との差として定義されます。

総消費電力は、『CMOS の消費電力と CPD の計算』アプリケーション・ノートに記載されている情報を使用して計算できます。

熱上昇は、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』アプリケーション・ノートに記載されている情報を使用して計算できます。

注意

「絶対最大定格」に記載されている最大接合部温度 $T_{J(max)}$ は、デバイスの損傷を防止するための追加の制限です。「絶対最大定格」に記載されている値に違反しないでください。これらの制限値は、デバイスの損傷を防止するために規定されています。

8.2.2 詳細な設計手順

1. V_{CC} から GND の間にデカップリング・コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ V_{CC} ピンと GND ピンの両方に電気的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
2. 出力の容量性負荷は、必ず 50pF 以下になるようにします。これは厳密な制限ではありませんが、設計上、性能が最適化されます。これは、SNx4AHC74 から 1 つ以上の受信デバイスへのトレースを短い適切なサイズにすることで実現できます。
3. 出力の抵抗性負荷を $(V_{CC}/I_{O(\max)})\Omega$ より大きくします。これを行うと、「絶対最大定格」の最大出力電流に違反するのを防ぐことができます。ほとんどの CMOS 入力には抵抗性負荷 (測定単位は $\text{M}\Omega$) があります。これは、前述の計算された最小値よりもはるかに大きな値になります。
4. 熱の問題がロジック・ゲートで懸念されることはほとんどありませんが、消費電力と温度上昇は、アプリケーション・レポート『CMOS 消費電力と Cpd の計算』に記載された手順を使って計算できます。

8.2.3 アプリケーション曲線

図 8-2 に、ボタンを 1 回押すとバウンスし、出力が複数回トグルする例を示します。これにより、目的のアプリケーションで問題が発生します。図 8-3 では、デバウンス回路を追加しボタンを 4 回押しています。これにより、不要なトグルが修正され、適切なトグル・スイッチ動作が可能になります。




図 8-2. RC デバウンスのない回路応答
 $V_{in} := \text{CLK}$ 入力、 $V_{out} := Q$ 出力

図 8-3. RC デバウンスのある回路応答 $V_{in} := \text{CLK}$ 入力、 $V_{out} := Q$ 出力

8.3 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電力障害を防止するため、各 V_{CC} 端子に適切なバイパス・コンデンサを配置する必要があります。このデバイスには $0.1\mu\text{F}$ のコンデンサを推奨します。複数のバイパス・コンデンサを並列に配置して、異なる周波数のノイズを除去することができます。一般的に、 $0.1\mu\text{F}$ と $1\mu\text{F}$ のコンデンサは並列に使用されます。以下のレイアウト例に示すように、バイパス・コンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジック・デバイスを使用する場合、入力をフローティングのままにしてはいけません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません（たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用したり、4 つのバッファ・ゲートのうち 3 つのみを使用したりする場合）。このような未使用の入力ピンを未接続のままにしてはいけません。外部接続では電圧が未定義であるため、動作状態が未定義になります。デジタル・ロジック・デバイスの未使用入力はすべて、入力電圧の仕様で定義されるロジック High またはロジック Low 電圧に接続して、それらがフローティングにならないようにする必要があります。特定の未使用入力に適用する必要があるロジック・レベルは、デバイスの機能によって異なります。一般に、入力は GND または V_{CC} に接続され、ロジック機能にとって適切な、または利便性の高い方に接続されます。

8.4.1.1 レイアウト例




図 8-4. SNx4AHC74 のレイアウト例

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- ・ テキサス・インスツルメンツ、『CMOS の消費電力と Cpd の計算』
- ・ テキサス・インスツルメンツ、『低速またはフローティング CMOS 入力の影響』
- ・ テキサス・インスツルメンツ、『標準リニア / ロジック (SLL) パッケージおよびデバイスの熱特性』

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision M (October 2023) to Revision N (February 2024)	Page
• R _{θJA} の値を更新: R _{GY} = 47~87.1、値はすべて°C/W.....	6

Changes from Revision L (June 2023) to Revision M (October 2023)	Page
• R _{θJA} の値を更新: D = 86~124.5, PW = 113~147.7、値はすべて°C/W.....	6

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスについて利用可能な最新のデータです。このデータは予告なく変更されることがあります、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用している場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
5962-9686001Q2A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001Q2A SNJ54AHC74FK
5962-9686001QCA	Active	Production	CDIP (J) 14	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001QC A SNJ54AHC74J
5962-9686001QDA	Active	Production	CFP (W) 14	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001QD A SNJ54AHC74W
SN74AHC74BQAR	Active	Production	WQFN (BQA) 14	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74BQAR.A	Active	Production	WQFN (BQA) 14	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74D	Obsolete	Production	SOIC (D) 14	-	-	Call TI	Call TI	-40 to 125	AHC74
SN74AHC74DBR	Active	Production	SSOP (DB) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74DBR.A	Active	Production	SSOP (DB) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74DGVR	Active	Production	TVSOP (DGV) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74DGVR.A	Active	Production	TVSOP (DGV) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74DR	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74DR.A	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74DRG4	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74DRG4.A	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74N	Active	Production	PDIP (N) 14	25 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	SN74AHC74N
SN74AHC74N.A	Active	Production	PDIP (N) 14	25 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	SN74AHC74N
SN74AHC74NSR	Active	Production	SOP (NS) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74NSR.A	Active	Production	SOP (NS) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74
SN74AHC74PW	Obsolete	Production	TSSOP (PW) 14	-	-	Call TI	Call TI	-40 to 125	HA74
SN74AHC74PWR	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74PWR.A	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74RGYR	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74RGYR.A	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74
SN74AHC74RGYRG4	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SNJ54AHC74FK	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001Q2A SNJ54AHC74FK
SNJ54AHC74FK.A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001Q2A SNJ54AHC74FK
SNJ54AHC74J	Active	Production	CDIP (J) 14	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001QC A SNJ54AHC74J
SNJ54AHC74J.A	Active	Production	CDIP (J) 14	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001QC A SNJ54AHC74J
SNJ54AHC74W	Active	Production	CFP (W) 14	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001QD A SNJ54AHC74W
SNJ54AHC74W.A	Active	Production	CFP (W) 14	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9686001QD A SNJ54AHC74W

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN54AHC74, SN74AHC74 :


- Catalog : [SN74AHC74](#)
- Enhanced Product : [SN74AHC74-EP](#), [SN74AHC74-EP](#)
- Military : [SN54AHC74](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Enhanced Product - Supports Defense, Aerospace and Medical Applications
- Military - QML certified for Military and Defense Applications


TAPE AND REEL INFORMATION

A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AHC74BQAR	WQFN	BQA	14	3000	180.0	12.4	2.8	3.3	1.1	4.0	12.0	Q1
SN74AHC74DBR	SSOP	DB	14	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
SN74AHC74DGVR	TVSOP	DGV	14	2000	330.0	12.4	6.8	4.0	1.6	8.0	12.0	Q1
SN74AHC74DRG4	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
SN74AHC74NSR	SOP	NS	14	2000	330.0	16.4	8.1	10.4	2.5	12.0	16.0	Q1
SN74AHC74PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC74RGYR	VQFN	RGY	14	3000	330.0	12.4	3.75	3.75	1.15	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AHC74BQAR	WQFN	BQA	14	3000	210.0	185.0	35.0
SN74AHC74DBR	SSOP	DB	14	2000	353.0	353.0	32.0
SN74AHC74DGVR	TVSOP	DGV	14	2000	353.0	353.0	32.0
SN74AHC74DRG4	SOIC	D	14	2500	353.0	353.0	32.0
SN74AHC74NSR	SOP	NS	14	2000	353.0	353.0	32.0
SN74AHC74PWR	TSSOP	PW	14	2000	353.0	353.0	32.0
SN74AHC74RGYR	VQFN	RGY	14	3000	360.0	360.0	36.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μ m)	B (mm)
5962-9686001Q2A	FK	LCCC	20	55	506.98	12.06	2030	NA
5962-9686001QDA	W	CFP	14	25	506.98	26.16	6220	NA
SN74AHC74N	N	PDIP	14	25	506	13.97	11230	4.32
SN74AHC74N	N	PDIP	14	25	506	13.97	11230	4.32
SN74AHC74N.A	N	PDIP	14	25	506	13.97	11230	4.32
SN74AHC74N.A	N	PDIP	14	25	506	13.97	11230	4.32
SNJ54AHC74FK	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54AHC74FK.A	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54AHC74W	W	CFP	14	25	506.98	26.16	6220	NA
SNJ54AHC74W.A	W	CFP	14	25	506.98	26.16	6220	NA

GENERIC PACKAGE VIEW


FK 20

LCCC - 2.03 mm max height

8.89 x 8.89, 1.27 mm pitch

LEADLESS CERAMIC CHIP CARRIER

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4229370VA\

GENERIC PACKAGE VIEW

J 14

CDIP - 5.08 mm max height


CERAMIC DUAL IN LINE PACKAGE



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4040083-5/G


J0014A



PACKAGE OUTLINE

CDIP - 5.08 mm max height

CERAMIC DUAL IN LINE PACKAGE



4214771/A 05/2017

NOTES:


- All controlling linear dimensions are in inches. Dimensions in brackets are in millimeters. Any dimension in brackets or parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This package is hermetically sealed with a ceramic lid using glass frit.
- Index point is provided on cap for terminal identification only and on press ceramic glass frit seal only.
- Falls within MIL-STD-1835 and GDIP1-T14.

EXAMPLE BOARD LAYOUT



J0014A

CDIP - 5.08 mm max height

CERAMIC DUAL IN LINE PACKAGE



LAND PATTERN EXAMPLE
NON-SOLDER MASK DEFINED
SCALE: 5X




4214771/A 05/2017

N (R-PDIP-T**)

16 PINS SHOWN

PLASTIC DUAL-IN-LINE PACKAGE



NOTES: A. All linear dimensions are in inches (millimeters).
B. This drawing is subject to change without notice.

C. Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).

D. The 20 pin end lead shoulder width is a vendor option, either half or full width.


PACKAGE OUTLINE

PW0014A



TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT


PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


RGY 14

VQFN - 1 mm max height

3.5 x 3.5, 0.5 mm pitch


PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4231541/A


RGY0014A



PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4219040/A 09/2015

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RGY0014A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4219040/A 09/2015

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

RGY0014A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
80% PRINTED SOLDER COVERAGE BY AREA
SCALE:20X

4219040/A 09/2015

NOTES: (continued)


5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGE OUTLINE

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:


- All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
- Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT



D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


BQA 14

WQFN - 0.8 mm max height

2.5 x 3, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4227145/A

PACKAGE OUTLINE

WQFN - 0.8 mm max height

PLASTIC QUAD FLAT PACK-NO LEAD



4224636/A 11/2018

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


BQA0014A

WQFN - 0.8 mm max height

PLASTIC QUAD FLAT PACK-NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



4224636/A 11/2018

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

BQA0014A

WQFN - 0.8 mm max height

PLASTIC QUAD FLAT PACK-NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
88% PRINTED COVERAGE BY AREA
SCALE: 20X

4224636/A 11/2018

NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

MECHANICAL DATA

NS (R-PDSO-G)**

14-PINS SHOWN

PLASTIC SMALL-OUTLINE PACKAGE




- NOTES: A. All linear dimensions are in millimeters.
 B. This drawing is subject to change without notice.
 C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.

MECHANICAL DATA

W (R-GDFP-F14)

CERAMIC DUAL FLATPACK




4040180-2/F 04/14

- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. This package can be hermetically sealed with a ceramic lid using glass frit.
 - D. Index point is provided on cap for terminal identification only.
 - E. Falls within MIL STD 1835 GDFP1-F14

DGV (R-PDSO-G**)

PLASTIC SMALL-OUTLINE

24 PINS SHOWN




- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15 per side.
 - D. Falls within JEDEC: 24/48 Pins – MO-153
14/16/20/56 Pins – MO-194

PACKAGE OUTLINE

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-150.

EXAMPLE BOARD LAYOUT


DB0014A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220762/A 05/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DB0014A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220762/A 05/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適したTI製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているTI製品を使用するアプリケーションの開発の目的でのみ、TIはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TIや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TIおよびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。

TIの製品は、[TIの販売条件](#)、[TIの総合的な品質ガイドライン](#)、[ti.com](#)またはTI製品などに関連して提供される他の適用条件に従い提供されます。TIがこれらのリソースを提供することは、適用されるTIの保証または他の保証の放棄の拡大や変更を意味するものではありません。TIがカスタム、またはカスタマー仕様として明示的に指定していない限り、TIの製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TIはそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025年10月