

# SN74CBTLV3257-Q1 低電圧 4 ビット 1/2 FET マルチプレクサ / デマルチプレクサ

## 1 特長

- 2 つのポート間を  $5\Omega$  スイッチで接続
- データ I/O ポートのレールツーレールスイッチング
- $I_{off}$  により部分的パワーダウンモード動作をサポート
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 を超える ESD 保護
  - 2000V、人体モデル (A114-A)
  - 200V、マシンモデル (A115-A)

## 2 アプリケーション

- アナログおよびデジタルの多重化 / 多重分離
- 診断および監視
- ゾーンアーキテクチャ
- 車体制御モジュール
- バッテリ管理システム (BMS)
- HVAC (エアコン) 制御モジュール
- ADAS
- オンボードチャージャ (OBC) とワイヤレス充電
- 車載用ヘッドユニット
- テレマティクス

## 3 説明

SN74CBTLV3257-Q1 デバイスは、4 ビットの 1/2 高速 FET マルチプレクサ / デマルチプレクサです。スイッチのオン状態の抵抗が低いため、最小の伝播遅延で接続が可能です。

セレクト (S) 入力はデータフローを制御します。出力インエーブル ( $\overline{OE}$ ) 入力が High になると、FET マルチプレクサ / デマルチプレクサは無効化されます。

このデバイスは、 $I_{off}$  を使用する部分的パワーダウンアプリケーション用の動作が完全に規定されています。 $I_{off}$  機能により、電源オフ時に損傷を引き起こすような電流がデバイスに逆流しないことが保証されます。デバイスは、電源オフ時は絶縁されています。


パワーアップ時またはパワーダウン時にハイインピーダンス状態を確保するため、 $\overline{OE}$  はプルアップ抵抗経由で  $V_{CC}$  に結線してください。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

### パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ(2)
SN74CBTLV3257-Q1	DYY (SOT、16)	4.2mm × 2.0mm
	PW (TSSOP、16)	5.0mm × 4.4mm
	BQB (TSSOP、16)	3.5mm × 2.5mm

(1) 詳細については、[セクション 11](#) を参照してください。

(2) パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



概略回路図 (各 FET スイッチ)



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあります。TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

English Data Sheet: [SLVSKY5](#)

## 目次

1 特長.....	1	7.3 機能説明.....	9
2 アプリケーション.....	1	7.4 デバイスの機能モード.....	9
3 説明.....	1	8 アプリケーションと実装.....	11
4 ピン構成および機能.....	3	8.1 アプリケーション情報.....	11
4.1 ピン構成および機能.....	3	8.2 代表的なアプリケーション.....	11
5 仕様.....	5	8.3 電源に関する推奨事項.....	12
5.1 絶対最大定格.....	5	8.4 レイアウト.....	12
5.2 ESD 定格.....	5	9 デバイスおよびドキュメントのサポート.....	14
5.3 推奨動作条件.....	5	9.1 ドキュメントのサポート.....	14
5.4 熱に関する情報.....	5	9.2 ドキュメントの更新通知を受け取る方法.....	14
5.5 電気的特性.....	6	9.3 サポート・リソース.....	14
5.6 スイッチング特性.....	6	9.4 商標.....	14
5.7 代表的特性.....	7	9.5 静電気放電に関する注意事項.....	14
6 パラメータ測定情報.....	8	9.6 用語集.....	14
7 詳細説明.....	9	10 改訂履歴.....	14
7.1 概要.....	9	11 メカニカル、パッケージ、および注文情報.....	14
7.2 機能ブロック図.....	9	11.1 メカニカル データ.....	15

## 4 ピン構成および機能




図 4-1. DYY および PW パッケージ 16 ピン SOT-23-THIN および TSSOP (上面図)




図 4-2. BQB パッケージ 16 ピン WQFN (上面図)

## 4.1 ピン構成および機能

表 4-1. ピンの機能

ピン		I/O	説明
名称	番号		
S	1	I/O	選択
1B1	2	I/O	チャネル 1 入力 / 出力 1
1B2	3	I/O	チャネル 1 入力 / 出力 2
1A	4	I/O	チャネル 1 出力 / 入力共通
2B1	5	I/O	チャネル 2 入力 / 出力 1
2B2	6	I/O	チャネル 2 入力 / 出力 2
2A	7	I/O	チャネル 2 出力 / 入力共通
GND	8	—	グラウンド
3A	9	I/O	チャネル 3 出力 / 入力共通
3B2	10	I/O	チャネル 3 入力 / 出力 2
3B1	11	I/O	チャネル 3 入力 / 出力 1
4A	12	I/O	チャネル 4 出力 / 入力共通
4B2	13	I/O	チャネル 4 入力 / 出力 2
4B1	14	I	チャネル 4 入力 / 出力 1
OE	15	I/O	出力イネーブル、アクティブ Low
V <sub>CC</sub>	16	—	電源

## 5 仕様

### 5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)<sup>(1)</sup>

			最小値	最大値	単位
V <sub>CC</sub>	電源電圧		-0.5	4.6	V
V <sub>I</sub>	入力電圧 <sup>(2)</sup>		-0.5	4.6	V
	連続チャネル電流			128	mA
I <sub>IK</sub>	入力クランプ電流	V <sub>I/O</sub> < 0		-50	mA
T <sub>J</sub>	接合部温度			150	°C
T <sub>stg</sub>	保存温度		-65	150	°C

- (1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。
- (2) 入力と出力のクランプ電流の定格を順守しても、入力と出力の負電圧の定格を超えることがあります。

### 5.2 ESD 定格

			値	単位
V <sub>(ESD)</sub>	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>	2000	V

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

### 5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)<sup>(1)</sup>

			最小値	最大値	単位
V <sub>CC</sub>	電源電圧		2.3	3.6	V
V <sub>IH</sub>	High レベル制御入力電圧	V <sub>CC</sub> = 2.3V~2.7V	1.7		V
		V <sub>CC</sub> = 2.7V~3.6V	2		
V <sub>IL</sub>	Low レベル制御入力電圧	V <sub>CC</sub> = 2.3V~2.7V		0.7	V
		V <sub>CC</sub> = 2.7V~3.6V		0.8	
T <sub>A</sub>	外気温度での動作時		-40	125	°C

- (1) デバイスが適切に動作するように、デバイスの未使用の制御入力はすべて、V<sub>CC</sub> または GND に固定する必要があります。『[低速またはフローティング CMOS 入力の影響](#)』を参照してください。

### 5.4 热に関する情報

熱評価基準 <sup>(1)</sup>		SN74CBTLV3257-Q1			単位
		PW (TSSOP)	BQB (WQFN)	DYY (SOT)	
		16 ピン	16 ピン	16 ピン	
R <sub>θJA</sub>	接合部から周囲への熱抵抗	129.1	88.11	129.9	°C/W
R <sub>θJC(top)</sub>	接合部からケース (上面) への熱抵抗	67.0	58.34	78.4	°C/W
R <sub>θJB</sub>	接合部から基板への熱抵抗	87.1	17.01	73.3	°C/W
Ψ <sub>JT</sub>	接合部から上面への特性パラメータ	14.5	58.27	17.2	°C/W
Ψ <sub>JB</sub>	接合部から基板への特性パラメータ	86.3	85.06	72.4	°C/W
R <sub>θJC(bot)</sub>	接合部からケース (底面) への熱抵抗	該当なし	37.54	該当なし	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

## 5.5 電気的特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件			最小値	標準値 (1)	最大値	単位
V <sub>IK</sub>		V <sub>CC</sub> = 3V、	I <sub>I</sub> = -18mA				-1.2	V
I <sub>I</sub>		V <sub>CC</sub> = 3.6V、	V <sub>I</sub> = V <sub>CC</sub> または GND				±1	μA
I <sub>off</sub>		V <sub>CC</sub> = 0、	V <sub>I</sub> または V <sub>O</sub> = 0~3.6V				15	μA
I <sub>CC</sub>		V <sub>CC</sub> = 3.6V、	I <sub>O</sub> = 0、	V <sub>I</sub> = V <sub>CC</sub> または GND			10	μA
ΔI <sub>CC</sub> (2)	制御入力	V <sub>CC</sub> = 3.6V、	3V の单一入力、	他の入力は V <sub>CC</sub> または GND			300	μA
C <sub>i</sub>		V <sub>I</sub> = 3V または 0				3		pF
C <sub>io(OFF)</sub>	A ポート	V <sub>O</sub> = 3V または 0、	OE = V <sub>CC</sub>			10.5		pF
	B ポート					5.5		
r <sub>on</sub> (3)	V <sub>CC</sub> = 2.3V、 V <sub>CC</sub> = 2.5V の標準値	V <sub>I</sub> = 0	I <sub>I</sub> = 64mA		5	8	Ω	
			I <sub>I</sub> = 24mA		5	8		
		V <sub>I</sub> = 1.7V	I <sub>I</sub> = 15mA		27	40		
	V <sub>CC</sub> = 3V	V <sub>I</sub> = 0	I <sub>I</sub> = 64mA		5	7		
			I <sub>I</sub> = 24mA		5	7		
		V <sub>I</sub> = 2.4V	I <sub>I</sub> = 15mA		10	15		

(1) すべての標準値は、V<sub>CC</sub> = 3.3V (特に記述のない限り)、T<sub>A</sub> = 25°C における値です。

(2) これは、V<sub>CC</sub> や GND ではなく、規定電圧レベルにおける各入力の電源電流の増加量です。

(3) スイッチを流れる電流における A 端子と B 端子の間の電圧降下によって測定されます。オン状態の抵抗は、A 端子または B 端子のうち電圧が低い方によって決まります。


## 5.6 スイッチング特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)、(図 6-1 を参照)


パラメータ	始点 (入力)	終点 (出力)	V <sub>CC</sub> = 2.5 ± 0.2V		V <sub>CC</sub> = 3.3V ± 0.3V		単位
			最小値	最大値	最小値	最大値	
t <sub>pd</sub>	A または B (1)	B または A		0.15		0.25	ns
	S	A または B	1.8	6.1	1.8	5.3	
t <sub>en</sub>	S	A または B	1.7	6.1	1.7	5.3	ns
t <sub>dis</sub>	S	A または B	1	4.8	1	4.5	ns
t <sub>en</sub>	OE	A または B	1.9	5.6	2	5	ns
t <sub>dis</sub>	OE	A または B	1	5.5	1.6	5.5	ns

(1) 伝播遅延は、理想的な電圧源 (出力インピーダンスゼロ) で駆動した場合に、スイッチの典型的なオン状態の抵抗と指定された負荷容量の RC 時定数から算出されます。

## 5.7 代表的特性







## 6 パラメータ測定情報



TEST	S1
t <sub>PLH</sub> /t <sub>PHL</sub>	Open
t <sub>PLZ</sub> /t <sub>PZL</sub>	2 × V <sub>CC</sub>
t <sub>PHZ</sub> /t <sub>PZH</sub>	GND

V <sub>CC</sub>	C <sub>L</sub>	R <sub>L</sub>	V <sub>Δ</sub>
2.5 V ± 0.2 V	30 pF	500 Ω	0.15 V
3.3 V ± 0.3 V	50 pF	500 Ω	0.3 V



- NOTES:
- A.  $C_L$  includes probe and jig capacitance.
  - B. Waveform 1 is for an output with internal conditions such that the output is low except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high except when disabled by the output control.
  - C. All input pulses are supplied by generators having the following characteristics: PRR ≤ 10 MHz,  $Z_O = 50 \Omega$ ,  $t_r \leq 2 \text{ ns}$ ,  $t_f \leq 2 \text{ ns}$ .
  - D. The outputs are measured one at a time with one transition per measurement.
  - E.  $t_{PLZ}$  and  $t_{PHZ}$  are the same as  $t_{dis}$ .
  - F.  $t_{PZL}$  and  $t_{PZH}$  are the same as  $t_{en}$ .
  - G.  $t_{PLH}$  and  $t_{PHL}$  are the same as  $t_{pd}$ .
  - H. All parameters and waveforms are not applicable to all devices.

図 6-1. 負荷回路および電圧波形

## 7 詳細説明

### 7.1 概要


SN74CBTLV3257-Q1 デバイスは、4 ビットの 1/2 高速 FET マルチプレクサおよびデマルチプレクサです。スイッチの ON 状態の抵抗が低いため、最小の伝播遅延で接続が可能です。

セレクト (S) 入力はデータフローを制御します。出力イネーブル ( $\overline{OE}$ ) 入力が High の場合、FET マルチプレクサおよびデマルチプレクサは無効化されます。

このデバイスは、 $I_{off}$  を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。 $I_{off}$  機能により、電源オフ時に損傷を引き起こすような電流がデバイスに逆流しないことが保証されます。デバイスは、電源オフ時は絶縁されています。

電源投入または電源切断時に高インピーダンス状態を確保するため、 $\overline{OE}$  はプルアップ抵抗経由で  $V_{CC}$  に接続する必要があります。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

### 7.2 機能ブロック図



### 7.3 機能説明

SN74CBTLV3257-Q1 は、ポート間に  $5\Omega$  のスイッチ接続があり、スイッチ両端における信号損失を小さくできます。データ I/O でのレールツーレール スイッチングにより、完全な電圧スイング出力が可能です。 $I_{off}$  では部分的パワーダウン モード動作をサポートしているため、チップの電源がオンになっていないときの出力ポート電圧からチップを保護します。JESD 78、Class II 準拠で 100 mA 超のラッチアップ性能。

### 7.4 デバイスの機能モード

表 7-1 に、SN74CBTLV3257-Q1 の機能モードを表示します。

表 7-1. 機能表

入力		機能
$\overline{OE}$	S	
L	L	A ポート = B1 ポート
L	H	A ポート = B2 ポート

表 7-1. 機能表 (続き)

入力		機能
OE	S	
H	X	切断

## 8 アプリケーションと実装

### 注

以下のアプリケーション セクションにある情報は、TI の製品仕様に含まれるものではなく、TI はその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 8.1 アプリケーション情報

SN74CBTLV3257-Q1 は、2:1 構成で最大 4 チャンネルを同時に多重化および逆多重化する用途に使用できます。ここに示すアプリケーションは、2 つのデバイス間で多重化された 4 ビット バスです。 $\overline{OE}$  および S ピンは、バスコントローラからチップを制御するために使用されます。これは、さまざまな状況に適用できる非常に一般的な例です。アプリケーションで必要なビットが 4 ビット未満の場合、必ず A 側を未使用のチャネルの High または Low に接続してください。

### 8.2 代表的なアプリケーション




図 8-1. SN74CBTLV3257-Q1 の代表的なアプリケーション

#### 8.2.1 設計要件

- 推奨入力条件:
  - 規定された High および Low レベルについては、セクション 5.3 の  $V_{IH}$  および  $V_{IL}$  を参照してください。
  - 入力および出力は過電圧に対して耐性があり、任意の有効な  $V_{CC}$  において最大 4.6V に対応できます。
- 推奨出力条件:
  - 負荷電流は、チャネルあたり  $\pm 128\text{mA}$  を超えないようにする必要があります。
- 周波数選択の基準:
  - テストした最大周波数は 200MHz です。

- パターンの抵抗と容量を追加すると、最大周波数能力が低下する可能性があります。セクション 8.4 に示すレイアウト手法を使用してください。

### 8.2.2 詳細な設計手順

4 ビットバスは、SN74CBTLV3257-Q1 の 1A、2A、3A、4A ポート (xA ポートと呼ばれます) に直接接続されており、そこから実質的に 2 つのバスに分岐して、xB1 および xB2 ポートから出力されます。S が High のとき、xB2 がアクティブ バス、S が Low のとき、xB1 がアクティブ バスです。つまり、S が High のときはデバイス 2 がバス コントローラに接続され、S が Low のときはデバイス 1 がバス コントローラに接続されます。この設定は、2 つのデバイスが同じアドレスでハード コードされ、1 つのバスしか使用できない場合に便利です。 $\overline{OE}$  接続を使用して、必要に応じてすべてのデバイスをバス コントローラから切断できます。

$V_{CC}$  の  $0.1\mu F$  コンデンサは、デカップリング コンデンサであるため、できる限りデバイスの近くに配置してください。

### 8.2.3 アプリケーション曲線




図 8-2. 伝搬遅延 ( $t_{pd}$ )、 $V_{CC} = 2.5V$  でのシミュレーション結果

## 8.3 電源に関する推奨事項

電源には、セクション 5.3 の表に記載された定格電源電圧の最小値と最大値の間の任意の電圧を使用できます。

電源の外乱を防止するため、各  $V_{CC}$  端子に適切なバイパスコンデンサを配置する必要があります。単一電源のデバイスには、 $0.1\mu F$  のバイパスコンデンサを推奨します。複数のピンに  $V_{CC}$  というラベルが付いている場合、 $V_{CC}$  ピンは内部で互いに接続されているため、各  $V_{CC}$  には  $0.01\mu F$  または  $0.022\mu F$  のコンデンサを推奨します。 $V_{CC}$  と  $V_{DD}$  など、異なる電圧で動作するデュアル電源ピンを備えたデバイスでは、各電源ピンに  $0.1\mu F$  のバイパスコンデンサを推奨します。異なる周波数のノイズを除去するため、複数のバイパスコンデンサを並列に配置します。通常、 $0.1\mu F$  と  $1\mu F$  の値のコンデンサを並列にして使います。バイパスコンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

## 8.4 レイアウト

### 8.4.1 レイアウトのガイドライン

反射と整合はループアンテナの理論と密接に関連していますが、理論とは切り離して議論されるほど異なるものです。PCB パターンが  $90^\circ$  の角度でコーナーを曲がると、反射が発生する可能性があります。反射は主に、パターンの幅の変化が原因で発生します。曲がりの頂点では、パターン幅が幅の 1.414 倍に増加します。これにより、伝送ラインの特性のアップセットが向上します。特に、パターンの分散静電容量と自己インダクタンスが増加し、反射が発生します。すべての PCB トレースが直線的であるとは限らないため、一部のパターンはコーナーを曲がる必要があります。図 8-3 に、コーナーを丸める斬新で優れた方法を示します。最後の例 (BEST) のみが一定のパターン幅を維持し、反射を最小限に抑えます。

#### 8.4.2 レイアウト例




図 8-3. パターン例

## 9 デバイスおよびドキュメントのサポート

### 9.1 ドキュメントのサポート

#### 9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『低速またはフローティング CMOS 入力の影響』アプリケーション レポート
- テキサス・インスツルメンツ、『適切なテキサス・インスツルメンツ信号スイッチの選択』アプリケーション ノート

### 9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品 フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 9.6 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

## 10 改訂履歴


資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
December 2025	*	初版リリース

## 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

## 11.1 メカニカル データ




### NOTES:

- Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 inch, per side.
- This dimension does not include interlead flash.
- Reference JEDEC registration MO-137, variation AB.

EXAMPLE BOARD LAYOUT  
**DBQ0016A**

**SSOP - 1.75 mm max height**

SHRINK SMALL-OUTLINE PACKAGE




NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

**EXAMPLE STENCIL DESIGN**  
**DBQ0016A**      **SSOP - 1.75 mm max height**

SHRINK SMALL-OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON .005 INCH [0.127 MM] THICK STENCIL  
SCALE:8X

4214846/A 03/2014


NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## MECHANICAL DATA

D (R-PDSO-G16)

PLASTIC SMALL OUTLINE



4040047-6/M 06/11


- NOTES:
- A. All linear dimensions are in inches (millimeters).
  - B. This drawing is subject to change without notice.

 Body length does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.006 (0.15) each side.

 Body width does not include interlead flash. Interlead flash shall not exceed 0.017 (0.43) each side.

E. Reference JEDEC MS-012 variation AC.


**PW0016A**



## PACKAGE OUTLINE

**TSSOP - 1.2 mm max height**


SMALL OUTLINE PACKAGE



EXAMPLE BOARD LAYOUT  
**PW0016A**

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220204/B 12/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

## EXAMPLE STENCIL DESIGN

PW0016A

TSSOP - 1.2 mm max height


SMALL OUTLINE PACKAGE



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


## MECHANICAL DATA



- NOTES:
- A. All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.
  - B. This drawing is subject to change without notice.
  - C. QFN (Quad Flatpack No-Lead) package configuration.
  - D. The package thermal pad must be soldered to the board for thermal and mechanical performance.
  - E. See the additional figure in the Product Data Sheet for details regarding the exposed thermal pad features and dimensions.
  -  Pin 1 identifiers are located on both top and bottom of the package and within the zone indicated.  
The Pin 1 identifiers are either a molded, marked, or metal feature.
  - G. Package complies to JEDEC MO-241 variation BA.

## PACKAGE OUTLINE **BQB0016A**

PLASTIC QUAD FLAT PACK-NO LEAD




4224640/A 11/2018

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

**EXAMPLE BOARD LAYOUT**  
**BQB0016A**

PLASTIC QUAD FLAT PACK-NO LEAD



NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)) .
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

BQB0016A

## EXAMPLE STENCIL DESIGN

**WQFN - 0.8 mm max height**

**PLASTIC QUAD FLAT PACK-NO LEAD**




#### NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

**DYY0016A** **PACKAGE OUTLINE**  
**SOT-23-THIN - 1.1 mm max height**

## PLASTIC SMALL OUTLINE




## NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
  2. This drawing is subject to change without notice.
  3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
  4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
  5. Reference JEDEC Registration MO-345, Variation AA



**EXAMPLE BOARD LAYOUT**  
**DYY0016A**

PLASTIC SMALL OUTLINE




4224642/D 07/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

**EXAMPLE STENCIL DESIGN**  
**DYY0016A**

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 20X

4224642/D 07/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
74CBTLV3257PWRQ1	Active	Production	TSSOP (PW)   16	3000   LARGE T&R	-	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CL257Q

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF SN74CBTLV3257-Q1 :**

- Catalog : [SN74CBTLV3257](#)

- Enhanced Product : [SN74CBTLV3257-EP](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Enhanced Product - Supports Defense, Aerospace and Medical Applications


# PACKAGE OUTLINE

PW0016A



TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220204/B 12/2023

## NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT


PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220204/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220204/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月