

SN74LV244A 3 ステート出力、オクタール・バッファ / ドライバ

1 特長

- 2V~5.5V の V_{CC} で動作
- 最大 t_{pd} 6.5ns (5V 時)
- 標準 V_{OLP} (出力グランド・バウンス)
< 0.8V ($V_{CC} = 3.3V$, $T_A = 25^\circ C$)
- 標準 V_{OHV} (出力 V_{OH} アンダーシュート)
> 2.3V ($V_{CC} = 3.3V$, $T_A = 25^\circ C$)
- すべてのポートで混在モード電圧動作をサポート
- I_{off} により部分的パワーダウン・モードでの動作をサポート
- JESD 17 準拠で 250mA 超のラッチアップ性能

2 アプリケーション

- サーバーとネットワーク・スイッチ
- LED ディスプレイ
- 通信インフラ
- モーター駆動制御ボード

3 概要


SN74LV244A オクタール・バッファおよびライン・ドライバは、2V~5.5V の V_{CC} で動作するように設計されています。

SN74LV244A デバイスは、3 ステート・メモリ・アドレス・ドライバ、クロック・ドライバ、バス用レシーバ / トランスミッタの性能と密度の両方を向上することに特化して設計されています。これらのデバイスは、独立した出力イネーブル (OE) 入力を備えた 2 つの 4 ビット・ライン・ドライバで構成されています。

パッケージ情報

部品番号	パッケージ ¹	パッケージ・サイズ ²
SN74LV244A	DB (SSOP, 20)	7.2mm × 7.8mm
	DGV (TVSOP, 20)	5.00mm × 6.4mm
	DW (SOIC, 20)	12.80mm × 10.3mm
	NS (SO, 20)	12.60mm × 5.30mm
	PW (TSSOP, 20)	6.50mm × 7.8mm
	RGY (VQFN, 20)	4.5mm × 3.50mm
	RKS (VQFN, 20)	4.50mm × 2.50mm
	DGS (VSSOP, 20)	5.10mm × 4.9mm

- (1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
- (2) パッケージ・サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。



論理図 (正論理)



目次

1 特長.....	1	8 詳細説明.....	10
2 アプリケーション.....	1	8.1 概要.....	10
3 概要.....	1	8.2 機能ブロック図.....	10
4 改訂履歴.....	2	8.3 機能説明.....	10
5 ピン構成および機能.....	3	8.4 デバイスの機能モード.....	11
6 仕様.....	4	9 アプリケーションと実装.....	12
6.1 絶対最大定格.....	4	9.1 アプリケーション情報.....	12
6.2 ESD 定格.....	4	9.2 代表的なアプリケーション.....	12
6.3 推奨動作条件.....	5	9.3 電源に関する推奨事項.....	15
6.4 熱に関する情報.....	5	9.4 レイアウト.....	15
6.5 電気的特性.....	6	10 デバイスおよびドキュメントのサポート.....	16
6.6 ノイズ特性.....	6	10.1 ドキュメントのサポート.....	16
6.7 動作特性.....	6	10.2 ドキュメントの更新通知を受け取る方法.....	16
6.8 スイッチング特性: $V_{CC} = 2.5V \pm 0.2V$	7	10.3 サポート・リソース.....	16
6.9 スイッチング特性: $V_{CC} = 3.3V \pm 0.3V$	7	10.4 商標.....	16
6.10 スイッチング特性: $V_{CC} = 5V \pm 0.5V$	7	10.5 静電気放電に関する注意事項.....	16
6.11 代表的特性.....	8	10.6 用語集.....	16
7 パラメータ測定情報.....	9	11 メカニカル、パッケージ、および注文情報.....	16

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision Q (March 2023) to Revision R (August 2023)	Page
• DB パッケージを追加し、「パッケージ情報」表の本体サイズをパッケージ・サイズに置き換え	1
• PW パッケージの熱特性値を $R\theta_{JA} = 102.6$ から 128.2 、 $R\theta_{JC}(top) = 36.7$ から 70.5 、 $R\theta_{JB} = 53.6$ から 79.3 、 $\Psi_{JT} = 2.4$ から 23.4 、 $\Psi_{JB} = 53.1$ から 78.9 に更新 (値はすべて°C/W).....	5

Changes from Revision P (January 2023) to Revision Q (March 2023)	Page
• DB パッケージの熱特性値を $R\theta_{JA} = 94.7$ から 118.2 、 $R\theta_{JC}(top) = 56.7$ から 77.2 、 $R\theta_{JB} = 49.9$ から 73 、 $\Psi_{JT} = 18.7$ から 42.2 、 $\Psi_{JB} = 49.5$ から 72.6 に更新 (値はすべて°C/W).....	5
• DW パッケージの熱特性値を $R\theta_{JA} = 79.4$ から 102.3 、 $R\theta_{JC}(top) = 43.8$ から 69.9 、 $R\theta_{JB} = 47.2$ から 70.8 、 $\Psi_{JT} = 18.8$ から 46.4 、 $\Psi_{JB} = 46.7$ から 70.4 に更新 (値はすべて°C/W).....	5
• NS パッケージの熱特性値を $R\theta_{JA} = 76.9$ から 108.1 、 $R\theta_{JC}(top) = 43.4$ から 73.9 、 $R\theta_{JB} = 44.5$ から 73.1 、 $\Psi_{JT} = 17.0$ から 44.1 、 $\Psi_{JB} = 44.1$ から 72.8 に更新 (値はすべて°C/W).....	5

5 ピン構成および機能




図 5-1. DB、DGV、DW、NS、PW、または DGS パッケージ、20 ピン SSOP、TVSOP、SOIC、SO、TSSOP または VSSOP (上面図)




図 5-2. RGY および RKS パッケージ、20 ピン VQFN (露出サーマル・パッド付き、上面図)

表 5-1. ピンの機能

ピン		種類 ⁽¹⁾	説明
名称	番号		
1A1	2	I	入力
1A2	4	I	入力
1A3	6	I	入力
1A4	8	I	入力
1OE	1	I	出力イネーブル
1Y1	18	O	出力
1Y2	16	O	出力
1Y3	14	O	出力
1Y4	12	O	出力
2A1	11	I	入力
2A2	13	I	入力
2A3	15	I	入力
2A4	17	I	入力
2OE	19	I	出力イネーブル
2Y1	9	O	出力
2Y2	7	O	出力
2Y3	5	O	出力
2Y4	3	O	出力
GND	10	—	グラウンド
V _{CC}	20	—	パワー・ピン
サーマル・パッド ⁽²⁾		—	サーマル・パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。

(1) 信号タイプ: I = 入力、O = 出力、I/O = 入力または出力

(2) RKS パッケージに限定

6 仕様

6.1 絶対最大定格

自由空気での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
V _{CC}	電源電圧	-0.5	7	V
V _I	入力電圧 ⁽²⁾	-0.5	7	V
V _O	高インピーダンスまたは電源オフ状態で出力に印加される電圧範囲 ⁽²⁾	-0.5	7	V
V _O	出力電圧 ⁽²⁾ ⁽³⁾	-0.5	V _{CC} + 0.5	V
I _{IK}	入力クランプ電流	V _I < 0	-20	mA
I _{OK}	出力クランプ電流	V _O < 0	-50	mA
I _O	連続出力電流	V _O = 0 ~ V _{CC}	±35	mA
	V _{CC} または GND を通過する連続電流		±70	mA
T _J	接合部温度	-65	150	°C
T _{stg}	保管温度	-65	150	°C

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス評価であり、データシートの「推奨動作条件」に示された値と等しい、またはそれを超える条件で本製品が正しく動作することを暗黙的に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 入力電流と出力電流の定格を遵守していても、入力と出力の負電圧の定格を超える可能性があります。
- (3) この値は最大 5.5V に制限されています。

6.2 ESD 定格

		値	単位
V _(ESD)	静電気放電		
	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000	V
デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	±1000		

- (1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 制御プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC のドキュメント JEP157 には、250V CDM であれば標準的な ESD 制御プロセスにより安全な製造が可能であると記載されています。

6.3 推奨動作条件

自由空気での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
V _{CC}	電源電圧	2	5.5	V
V _{IH}	High レベル入力電圧	V _{CC} = 2V	1.5	V
		V _{CC} = 2.3V~2.7V	V _{CC} × 0.7	
		V _{CC} = 3V~3.6V	V _{CC} × 0.7	
		V _{CC} = 4.5V~5.5V	V _{CC} × 0.7	
V _{IL}	Low レベル入力電圧	V _{CC} = 2V	0.5	V
		V _{CC} = 2.3V~2.7V	V _{CC} × 0.3	
		V _{CC} = 3V~3.6V	V _{CC} × 0.3	
		V _{CC} = 4.5V~5.5V	V _{CC} × 0.3	
V _I	入力電圧	0	5.5	V
V _O	出力電圧	High または Low 状態	0	V _{CC}
		3 ステート	0	5.5
I _{OH}	High レベル出力電流	V _{CC} = 2V	-50	μA
		V _{CC} = 2.3V~2.7V	-2	mA
		V _{CC} = 3V~3.6V	-8	
		V _{CC} = 4.5V~5.5V	-16	
I _{OL}	Low レベル出力電流	V _{CC} = 2V	50	μA
		V _{CC} = 2.3V~2.7V	2	mA
		V _{CC} = 3V~3.6V	8	
		V _{CC} = 4.5V~5.5V	16	
Δt/Δv	入力遷移の立ち上がりレートと立ち下がりレート	V _{CC} = 2.3V~2.7V	200	ns/V
		V _{CC} = 3V~3.6V	100	
		V _{CC} = 4.5V~5.5V	20	
T _A	自由空気での動作温度	-40	125	°C

(1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、V_{CC} または GND に固定する必要があります。テキサス・インスツルメンツのアプリケーション・レポート『低速またはフローティング CMOS 入力の影響』、SCBA004 を参照してください。

6.4 熱に関する情報

熱評価基準 ⁽¹⁾		SN74LV244A								単位
		DB (SSOP)	DGV (TVSOP)	DW (SOIC)	NS (SO)	PW (TSSOP)	RGY (VQFN)	RKS (VQFN)	DGS (VSSOP)	
		20 ピン	20 ピン	20 ピン	20 ピン	20 ピン	20 ピン	20 ピン	20 ピン	
R _{θJA}	接合部から周囲への熱抵抗	118.2	115.9	102.3	108.1	128.2	34.9	75.2	125.5	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	77.2	31.1	69.9	73.9	70.5	43.1	79.4	80.0	°C/W
R _{θJB}	接合部から基板への熱抵抗	73	57.4	70.8	73.1	79.3	12.7	47.8	63.8	°C/W
ψ _{JT}	接合部から上面への特性パラメータ	42.2	1.0	46.4	44.1	23.4	0.9	14.6	8.4	°C/W
ψ _{JB}	接合部から基板への特性パラメータ	72.6	56.7	70.4	72.8	78.9	12.8	47.8	79.9	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	該当なし	該当なし	該当なし	該当なし	該当なし	7.8	31.5	該当なし	°C/W

(1) 従来および新しい熱評価基準値の詳細については、アプリケーション・レポート『半導体および IC パッケージの熱評価基準』、SPRA953 を参照してください。

6.5 電気的特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	V _{CC}	最小値	代表値	最大値	単位
V _{OH}	High レベル出力電圧	I _{OH} = -50μA	2V~ 5.5V	V _{CC} - 0.1			V
		I _{OH} = -2mA	2.3V	2			
		I _{OH} = -8mA	3V	2.48			
		I _{OH} = 16mA	4.5V	3.8			
V _{OL}	Low レベル出力電圧	I _{OL} = 50μA	2V~ 5.5V			0.1	V
		I _{OL} = 2mA	2.3V			0.4	
		I _{OL} = 8mA	3V			0.44	
		I _{OL} = 16mA	4.5V			0.55	
I _I	入力リーク電流	V _I = 5.5V または GND	0~ 5.5V			±1	μA
I _{OZ}	オフ状態 (高インピーダンス状態) 出力電流 (3 ステート出力の場合)	V _O = V _{CC} または GND	5.5V			±5	μA
I _{CC}	消費電流	V _I = V _{CC} または GND、I _O = 0	5.5V			20	μA
I _{off}	入力 / 出力電源オフ・リーク電流	V _I または V _O = 0~5.5V	0			5	μA
C _i	入力容量	V _I = V _{CC} または GND	3.3V		2.3		pF

6.6 ノイズ特性

V_{CC} = 3.3V、C_L = 50pF、T_A = 25°C⁽¹⁾

		最小値	代表値	最大値	単位
V _{OL(P)}	低ノイズ出力、最大ダイナミック		0.55		V
V _{OL(V)}	低ノイズ出力、最小ダイナミック		-0.5		V
V _{OH(V)}	低ノイズ出力、最小ダイナミック		2.9		V
V _{IH(D)}	High レベル動的入力電圧	2.31			V
V _{IL(D)}	Low レベル動的入力電圧			0.99	V

(1) 特性は表面実装パッケージに限定されます。

6.7 動作特性

T_A = 25°C

パラメータ		テスト条件	V _{CC}	代表値	単位
C _{pd}	電力散逸容量	C _L = 50pF f = 10MHz	3.3V	14	pF
			5V	16	

6.8 スイッチング特性 : $V_{CC} = 2.5V \pm 0.2V$

自由空気での動作温度範囲内 (特に記述のない限り)(「[負荷回路と電圧波形](#)」を参照)

パラメータ	始点 (入力)	終点 (出力)	負荷 容量	25°C			-40°C~125°C			単位
				最小値	代表値	最大値	最小値	代表値	最大値	
t_{pd}	A	Y	$C_L = 15pF$		7.5	12.5	1		15	ns
			$C_L = 50pF$		9.5	15.3	1		18	
t_{en}	OE	Y	$C_L = 15pF$		8.9	14.6	1		17	ns
			$C_L = 50pF$		10.8	17.8	1		21	
t_{dis}	OE	Y	$C_L = 15pF$		9.1	14.1	1		16	ns
			$C_L = 50pF$		13.4	19.2	1		21	
$t_{sk(o)}$			$C_L = 50pF$			2			2	ns

6.9 スイッチング特性 : $V_{CC} = 3.3V \pm 0.3V$

自由空気での動作温度範囲内 (特に記述のない限り)(「[負荷回路と電圧波形](#)」を参照)

パラメータ	始点 (入力)	終点 (出力)	負荷 容量	25°C			-40°C~125°C			単位
				最小値	代表値	最大値	最小値	代表値	最大値	
t_{pd}	A	Y	$C_L = 15pF$		5.4	8.4	1		10	ns
			$C_L = 50pF$		6.8	11.9	1		13.5	
t_{en}	OE	Y	$C_L = 15pF$		6.3	10.6	1		12.5	ns
			$C_L = 50pF$		7.8	14.1	1		16	
t_{dis}	OE	Y	$C_L = 15pF$		7.6	11.7	1		13	ns
			$C_L = 50pF$		11	16	1		18	
$t_{sk(o)}$			$C_L = 50pF$			1.5			1.5	ns

6.10 スイッチング特性 : $V_{CC} = 5V \pm 0.5V$

自由空気での動作温度範囲内 (特に記述のない限り)(「[負荷回路と電圧波形](#)」を参照)

パラメータ	始点 (入力)	終点 (出力)	負荷 容量	25°C			-40°C~125°C			単位
				最小値	代表値	最大値	最小値	代表値	最大値	
t_{pd}	A	Y	$C_L = 15pF$		3.9	5.5	1		6.5	ns
			$C_L = 50pF$		4.9	7.5	1		8.5	
t_{en}	OE	Y	$C_L = 15pF$		4.5	7.3	1		8.5	ns
			$C_L = 50pF$		5.6	9.3	1		10.5	
t_{dis}	OE	Y	$C_L = 15pF$		6.5	12.2	1		13.5	ns
			$C_L = 50pF$		8.8	14.2	1		15.5	
$t_{sk(o)}$			$C_L = 50pF$			1			1	ns

6.11 代表的特性




図 6-1. Low 状態での出力電圧、2.3V および 3V 電源




図 6-2. Low 状態での出力電圧、4.5V および 5.5V 電源




図 6-3. High 状態での出力電圧、2.3V および 3V 電源




図 6-4. High 状態での出力電圧、4.5V および 5.5V 電源




図 6-5. 入力電圧に対する消費電流、2.5V 電源





図 6-6. 入力電圧に対する消費電流、3.3V および 5V 電源

7 パラメータ測定情報



- A. C_L にはプローブと治具の容量が含まれます。
- B. 波形 1 は、出力が Low になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディセーブルされている場合は除きます。波形 2 は、出力が High になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディセーブルされている場合は除きます。
- C. すべての入力パルスは、以下の特性を持つジェネレータから供給されます: $PRR \leq 1\text{ MHz}$, $Z_0 = 50\ \Omega$, $t_r \leq 3\text{ ns}$, $t_f \leq 3\text{ ns}$ 。
- D. 出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。
- E. t_{PLZ} と t_{PHZ} は t_{dis} と同じです。
- F. t_{PZL} と t_{PZH} は t_{en} と同じです。
- G. t_{PHL} と t_{PLH} は t_{pd} と同じです。
- H. すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。


図 7-1. 負荷回路および電圧波形

8 詳細説明

8.1 概要

SN74LV244 デバイスは、4 つにグループ化されたオクタール・バッファであり、各グループには独自のイネーブル・ピンがあります。LV ファミリーは約 16mA の大電流駆動をサポートしているため、より長いボード長でデジタル信号を駆動するのに適しています。このデバイスは一般に、2 つのマイクロコントローラまたはペリフェラル・デバイス間の信号間の遅延をバッファまたは組み込むために使用されます。

8.2 機能ブロック図



8.3 機能説明

8.3.1 平衡な CMOS 3 ステート出力

このデバイスには、平衡な CMOS 3 ステート出力が内蔵されています。High、Low、高インピーダンスの 3 つの状態は、これらの出力に対応できます。平衡化という用語は、このデバイスが同様の電流をシンクおよびソースできることを示します。このデバイスの駆動能力により、軽負荷に高速エッジが生成されるため、リングングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

高インピーダンス・モードに移行したとき、出力は電流のソースとシンクのどちらも行きません。ただし、「電気的特性」表に定義されている小さなリーク電流は例外です。高インピーダンス状態では、出力電圧はデバイスによって制御されず、外部要因に依存します。ノードに他のドライバが接続されていない場合、これはフローティング・ノードと呼ばれ、電圧は不明です。出力にプルアップ抵抗またはプルダウン抵抗を接続することで、高インピーダンス状態の出力に既知の電圧を供給できます。抵抗の値は、寄生容量や消費電力の制限など複数の要因に依存します。通常、これらの要件を満たすために 10kΩ の抵抗を使用できます。

未使用の 3 ステート CMOS 出力は、未接続のままにする必要があります。

8.3.2 標準 CMOS 入力

このデバイスには、標準 CMOS 入力が搭載されています。標準 CMOS 入力は高インピーダンスであり、通常は「電気的特性」に示されている入力容量と並列の抵抗としてモデル化されます。最悪条件下の抵抗は「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 ($R = V \div I$) を使用して計算します。

標準 CMOS 入力では、「推奨動作条件」表の入力遷移時間またはレートで定義されるように、有効なロジック状態間で入力信号を迅速に遷移させる必要があります。この仕様を満たさないと、消費電力が過剰になり、発振の原因となる可能性があります。詳細については、『低速またはフローティング CMOS 入力の影響』を参照してください。

動作中は、標準 CMOS 入力をフローティングのままにしないでください。未使用の入力は、V_{CC} または GND に終端する必要があります。システムが常に入力をアクティブに駆動しない場合は、プルアップまたはプルダウン抵抗を追加して、

これらの期間中に有効な入力電圧を供給できます。抵抗値は複数の要因に依存しますが、10kΩ の抵抗を推奨します。通常はこれですべての要件を満たします。

8.3.3 部分的パワーダウン (I_{off})

このデバイスには、電源ピンが 0V に保持されているときにすべての出力をディセーブルする回路が内蔵されています。ディセーブル時には、印加された入力電圧に関係なく、出力は電流をソースまたはシンクしません。各出力のリーク電流の量は、「電気的特性」表の I_{off} 仕様によって定義されます。

8.3.4 クランプ・ダイオード構造

図 8-1 は、このデバイスの入力と出力に負のクランプ・ダイオードのみが配置されていることを示しています。

注意

「絶対最大定格」表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧の定格を超えることがあります。




図 8-1. 各入力と出力に対するクランプ・ダイオードの電氣的配置

8.4 デバイスの機能モード

SN74LV244A デバイスは、独立した出力イネーブル (\overline{OE}) 入力を備えた 2 つの 4 ビット・ライン・ドライバで構成されています。 \overline{OE} が Low の場合、デバイスは A 入力からのデータを Y 出力に渡します。 \overline{OE} が High の場合、出力は高インピーダンス状態になります。電源投入または電源切断時に高インピーダンス状態を確保するため、 \overline{OE} はプルアップ抵抗経由で V_{CC} に結線する必要があります。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

表 8-1. 機能表

入力 ⁽¹⁾		出力 ⁽²⁾
\overline{OE}	A	Y
L	L	L
L	H	H
H	X	Z

- (1) H = High 電圧レベル、L = Low 電圧レベル、X = ドント・ケア
 (2) H = High に駆動、L = Low に駆動、Z = 高インピーダンス状態

9 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくこととなります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

SN74LV244A デバイスは、8 チャンネルのバッファとして使用して、あるコントローラから別のデバイスへの信号を駆動できます。バッファは通常、プリント基板上の長いパターンを走行する信号、または 2 つのプリント基板を接続するコネクタを通る信号に使用されます。バッファは、2 つのクロック信号またはデータ信号のエッジを一致させるために、ライン間に遅延を生成するためにも使用されます。また、SN74LV244A デバイスの大電流能力により、コントローラは最大 16mA の LED を駆動できます。

9.2 代表的なアプリケーション




図 9-1. 代表的なアプリケーションの図

9.2.1 電源に関する考慮事項

目的の電源電圧が「推奨動作条件」で規定されている範囲内であることを確認します。「電気的特性」セクションに記載されているように、電源電圧はデバイスの電気的特性を設定します。

正の電圧電源は、「電気的特性」に示されている最大静的電源電流 I_{CC} に SN74LV244A のすべての出力がソースとする合計電流を加えた電流と、スイッチングに必要な過渡電流をソースできる必要があります。ロジック・デバイスは、正の電

源から供給される電流量のみをソースできます。「絶対最大定格」に記載されている V_{CC} を流れる最大合計電流を超えないようにしてください。

グラウンドは、SN74LV244A のすべての出力によってシンクされる合計電流に「電気的特性」に記載されている最大電源電流 I_{CC} を加えた電流と、スイッチングに必要な過渡電流をシンクできる必要があります。ロジック・デバイスは、グラウンド接続にシンクできる電流量のみをシンクできます。「絶対最大定格」に記載されている GND を流れる最大合計電流を超えないようにしてください。

SN74LV244A は、データシートのすべての仕様を満たしながら、合計容量が 50pF 以下の負荷を駆動できます。より大きな容量性負荷を印加することもできますが、50pF を超えないようにすることを推奨します。

SN74LV244A は、「電気的特性」表に定義されている出力電圧および電流 (V_{OH} および V_{OL}) で、 $R_L \geq V_O / I_O$ で記述される合計抵抗の負荷を駆動できます。HIGH 状態で出力する場合、式の出力電圧は、測定された出力電圧と V_{CC} ピンの電源電圧との差として定義されます。

総消費電力は、『CMOS の消費電力と CPD の計算』に記載されている情報を使用して計算できます。

熱上昇は、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』に記載されている情報を使用して計算できます。

注意

「絶対最大定格」に記載されている最大接合部温度 $T_{J(max)}$ は、デバイスの損傷を防止するための追加の制限です。「絶対最大定格」に記載されている値を超えないようにしてください。これらの制限値は、デバイスの損傷を防止するために規定されています。

9.2.2 入力に関する考慮事項

入力信号がロジック LOW と見なされるには $V_{IL(max)}$ を下回る必要があり、ロジック HIGH と見なされるには $V_{IH(min)}$ を上回る必要があります。「絶対最大定格」に記載されている最大入力電圧範囲を超えないようにしてください。

未使用の入力は、 V_{CC} またはグラウンドに終端する必要があります。入力がまったく使用されていない場合は、未使用の入力を直接終端できます。入力が時々使用される場合、または常には使用されない場合は、プルアップ抵抗またはプルダウン抵抗を使用して接続できます。デフォルト状態が HIGH の場合はプルアップ抵抗を使用し、デフォルト状態が LOW の場合はプルダウン抵抗を使用します。コントローラの駆動電流、SN74LV244A へのリーク電流（「電気的特性」で規定）、および必要な入力遷移レートによって抵抗のサイズが制限されます。これらの要因により、多くの場合は 10k Ω の抵抗値が使用されます。

SN74LV244A には CMOS 入力があるため、正しく動作させるためには、「推奨動作条件」表に定義されているように、入力遷移が高速である必要があります。入力遷移が遅いと、発振が発生し、消費電力が増加して、デバイスの信頼性が低下する可能性があります。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

9.2.3 出力に関する考慮事項

出力 HIGH 電圧は、正の電源電圧を使用して生成します。「電気的特性」の V_{OH} 仕様に規定されているように、出力から電流を引き込むと出力電圧が低下します。出力 LOW 電圧は、グラウンド電圧を使用して生成します。「電気的特性」の V_{OL} 仕様に規定されているように、出力に電流をシンクすると出力電圧が上昇します。

非常に短い期間であっても、逆の状態になる可能性があるプッシュプル出力同士は、直接接続しないでください。これにより過電流が発生し、デバイスが損傷する可能性があります。

同じデバイス内で、同じ入力信号を持つ 2 つのチャンネルを並列に接続すると、出力駆動能力を高めることができます。

未使用の出力はフローティングのままにできます。出力を直接 V_{CC} またはグラウンドに接続しないでください。

このデバイスの出力の詳細については、「機能説明」セクションを参照してください。

9.2.4 詳細な設計手順

1. V_{CC} と GND の間にデカップリング・コンデンサを追加します。このコンデンサは物理的にデバイスの近く、かつ V_{CC} ピンと GND ピンの両方に電氣的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
2. 出力の容量性負荷が 50pF 以下であることを確認します。これは厳密な制限ではありませんが、設計上、性能が最適化されます。これは、SN74LV244A から 1 つまたは複数の受信デバイスまでの短い適切なサイズのトレースを提供することで実現できます。
3. 出力の抵抗性負荷が $(V_{CC} / I_{O(max)}) \Omega$ より大きいことを確認します。これを行うと、「絶対最大定格」の最大出力電流に違反するのを防ぐことができます。ほとんどの CMOS 入力には、M Ω で測定される抵抗性負荷があります。これは、前に計算した最小値よりもはるかに大きくなります。
4. 熱の問題がロジック・ゲートにとって問題となることはほとんどありません。ただし、消費電力と熱の上昇は、アプリケーション・レポート『[CMOS 消費電力と CPD の計算](#)』に記載されている手順を使用して計算できます。

9.2.5 アプリケーション曲線




図 9-2. SN74LV244A 過渡応答

9.3 電源に関する推奨事項

電源には、「絶対最大定格」に記載されている最小電源電圧定格と最大電源電圧定格の間の任意の電圧を使用できます。電源の障害を防止するため、各 V_{CC} 端子に適切なバイパス・コンデンサを配置する必要があります。単電源のデバイスには $0.1\mu\text{F}$ のコンデンサを推奨します。 V_{CC} 端子が複数ある場合は、各電源端子に $0.01\mu\text{F}$ または $0.022\mu\text{F}$ のコンデンサを推奨します。複数のバイパス・コンデンサを並列に接続して、異なる周波数のノイズを除去することもできます。一般的に、 $0.1\mu\text{F}$ と $1\mu\text{F}$ の周波数を並列で使用します。最善の結果を得るには、バイパス・コンデンサを電源端子のできるだけ近くに取り付ける必要があります。

9.4 レイアウト

9.4.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジック・デバイスを使用する場合、入力をフローティングのままにはなりません。多くの場合、デジタル・ロジック・デバイスの機能または機能の一部は使用されません (たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用する場合や 4 つのバッファ・ゲートのうちの 3 つのみを使用する場合)。このような未使用の入力ピンを未接続のままにしないでください。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタル・ロジック・デバイスの未使用の入力は、入力電圧の仕様で定義されるロジック High またはロジック Low の電圧に接続し、いずれもフローティングにならないようにする必要があります。特定の未使用の入力に対して適用が必要となるロジック・レベルは、デバイスの機能により異なります。一般に、GND または V_{CC} のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。

9.4.2 レイアウト例




図 9-3. RKS パッケージに封止した SN74LV244A のレイアウト例

10 デバイスおよびドキュメントのサポート

10.1 ドキュメントのサポート

10.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[CMOS の消費電力と Cpd の計算](#)』
- テキサス・インスツルメンツ、『[低速またはフローティング CMOS 入力の影響](#)』アプリケーション・ノート
- テキサス・インスツルメンツ、『[標準リニア / ロジック \(SLL\) パッケージおよびデバイスの熱特性](#)』

10.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[ti.com](#) のデバイス製品フォルダを開いてください。「更新の通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

10.3 サポート・リソース

[TI E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の[使用条件](#)を参照してください。

10.4 商標

TI E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

10.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスについて利用可能な最新のデータです。このデータは、予告なしに、また、ドキュメントの改訂なしに変更される場合があります。本データシートのブラウザ版を使用している場合は、画面左側のナビゲーションをご覧ください。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
SN74LV244ADBR	ACTIVE	SSOP	DB	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV244A	Samples
SN74LV244ADBRE4	ACTIVE	SSOP	DB	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV244A	Samples
SN74LV244ADBRG4	ACTIVE	SSOP	DB	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV244A	Samples
SN74LV244ADGSR	ACTIVE	VSSOP	DGS	20	5000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L244A	Samples
SN74LV244ADGVR	ACTIVE	TVSOP	DGV	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV244A	Samples
SN74LV244ADW	OBSOLETE	SOIC	DW	20		TBD	Call TI	Call TI	-40 to 125	LV244A	
SN74LV244ADWR	ACTIVE	SOIC	DW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV244A	Samples
SN74LV244ADWRG4	ACTIVE	SOIC	DW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV244A	Samples
SN74LV244ANSR	ACTIVE	SOP	NS	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	74LV244A	Samples
SN74LV244APWR	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV244A	Samples
SN74LV244APWRE4	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV244A	Samples
SN74LV244APWRG3	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 125	LV244A	Samples
SN74LV244APWRG4	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV244A	Samples
SN74LV244APWT	OBSOLETE	TSSOP	PW	20		TBD	Call TI	Call TI	-40 to 125	LV244A	
SN74LV244ARGYR	ACTIVE	VQFN	RGY	20	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	LV244A	Samples
SN74LV244ARKSR	ACTIVE	VQFN	RKS	20	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV244A	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of ≤ 1000 ppm threshold. Antimony trioxide based flame retardants must also meet the ≤ 1000 ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74LV244A :

- Automotive : [SN74LV244A-Q1](#)
- Enhanced Product : [SN74LV244A-EP](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Enhanced Product - Supports Defense, Aerospace and Medical Applications

TAPE AND REEL INFORMATION



QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74LV244ADBR	SSOP	DB	20	2000	330.0	16.4	8.2	7.5	2.5	12.0	16.0	Q1
SN74LV244ADBR	SSOP	DB	20	2000	330.0	16.4	8.2	7.5	2.5	12.0	16.0	Q1
SN74LV244ADGSR	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
SN74LV244ADGVR	TVSOP	DGV	20	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74LV244ADWR	SOIC	DW	20	2000	330.0	24.4	10.9	13.3	2.7	12.0	24.0	Q1
SN74LV244ADWR	SOIC	DW	20	2000	330.0	24.4	10.8	13.3	2.7	12.0	24.0	Q1
SN74LV244ANSR	SOP	NS	20	2000	330.0	24.4	8.4	13.0	2.5	12.0	24.0	Q1
SN74LV244APWR	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
SN74LV244APWR	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
SN74LV244APWRG3	TSSOP	PW	20	2000	330.0	16.4	6.95	7.1	1.6	8.0	16.0	Q1
SN74LV244APWRG4	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
SN74LV244APWRG4	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
SN74LV244ARGYR	VQFN	RGY	20	3000	330.0	12.4	3.8	4.8	1.6	8.0	12.0	Q1
SN74LV244ARKSR	VQFN	RKS	20	3000	180.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74LV244ADBR	SSOP	DB	20	2000	356.0	356.0	35.0
SN74LV244ADBR	SSOP	DB	20	2000	353.0	353.0	32.0
SN74LV244ADGSR	VSSOP	DGS	20	5000	356.0	356.0	35.0
SN74LV244ADGVR	TVSOP	DGV	20	2000	356.0	356.0	35.0
SN74LV244ADWR	SOIC	DW	20	2000	356.0	356.0	41.0
SN74LV244ADWR	SOIC	DW	20	2000	367.0	367.0	45.0
SN74LV244ANSR	SOP	NS	20	2000	367.0	367.0	45.0
SN74LV244APWR	TSSOP	PW	20	2000	356.0	356.0	35.0
SN74LV244APWR	TSSOP	PW	20	2000	353.0	353.0	32.0
SN74LV244APWRG3	TSSOP	PW	20	2000	364.0	364.0	27.0
SN74LV244APWRG4	TSSOP	PW	20	2000	353.0	353.0	32.0
SN74LV244APWRG4	TSSOP	PW	20	2000	356.0	356.0	35.0
SN74LV244ARGYR	VQFN	RGY	20	3000	356.0	356.0	35.0
SN74LV244ARKSR	VQFN	RKS	20	3000	210.0	185.0	35.0

DB0020A



PACKAGE OUTLINE

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



4214851/B 08/2019

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-150.

EXAMPLE BOARD LAYOUT


DB0020A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4214851/B 08/2019

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DB0020A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4214851/B 08/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


RKS 20

VQFN - 1 mm max height


2.5 x 4.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4226872/A



4222490/B 02/2021

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RKS0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4222490/B 02/2021

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If some or all are implemented, recommended via locations are shown.

EXAMPLE STENCIL DESIGN

RKS0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
83% PRINTED SOLDER COVERAGE BY AREA
SCALE:25X

4222490/B 02/2021

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

MECHANICAL DATA

NS (R-PDSO-G**)

PLASTIC SMALL-OUTLINE PACKAGE

14-PINS SHOWN



- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.

GENERIC PACKAGE VIEW


RGY 20

VQFN - 1 mm max height



3.5 x 4.5, 0.5 mm pitch

PLASTIC QUAD FGLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4225264/A



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RGY0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X



SOLDER MASK DETAILS

4225320/A 09/2019

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RGY0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 21
78% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4225320/A 09/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


DW0020A



PACKAGE OUTLINE

SOIC - 2.65 mm max height

SOIC



4220724/A 05/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm per side.
5. Reference JEDEC registration MS-013.

EXAMPLE BOARD LAYOUT

DW0020A

SOIC - 2.65 mm max height

SOIC



LAND PATTERN EXAMPLE
SCALE:6X



SOLDER MASK DETAILS

4220724/A 05/2016

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DW0020A

SOIC - 2.65 mm max height

SOIC



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:6X

4220724/A 05/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PW0020A



PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220206/A 02/2017

NOTES:

- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220206/A 02/2017

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220206/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


DGS0020A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226367/A 10/2020

NOTES:

PowerPAD is a trademark of Texas Instruments.



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226367/A 10/2020

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated