

SN74LV8T596 8 ビット、シリアルロード シフト レジスタ

1 特長

- 既知のパワーアップ状態でのラッチ論理により、一貫した起動動作が得られます
- 幅広い動作範囲: 1.65V～5.5V
- 5.5V 耐圧入力ピン
- LV_xT 拡張入力とオープンドレイン出力を組み合わせることで、最大の電圧変換柔軟性を実現します。
 - 6.67Mbps 以上での動作、($R_{PU} = 1k\Omega$, $C_L = 30pF$)
 - 1.8V 電源による 1.2V から 5V への昇圧変換
 - 有効な電源電圧による 5V から 0.8V 以下への降圧変換
- 標準機能ピン配置をサポート
- JESD 17 準拠で
250mA 超のラッチアップ性能

2 アプリケーション

- デジタル サイネージ
- インジケータ LED の制御
- マイクロコントローラの出力数増加

3 概要

SN74LV8T596 デバイスには 8 ビットのシリアル イン、パラレル アウトのシフト レジスタが搭載されており、8 ビットの D タイプ ストレージ レジスタへデータを供給します。すべての入力はシュミットトリガを備えているため、低速エッジまたはノイズの多い入力信号によるデータ出力エラーを解消できます。ストレージ レジスタはパラレル オープンドレイン出力を備えています。シフト レジスタとストレージ レジスタの両方に、それぞれ独立したクロックが供給されます。シフト レジスタはダイレクト オーバーライディング クリア (\overline{SRCLR}) 入力、シリアル (SER) 入力、カスケード用シリアル出力 (Q_H') を備えています。出力イネーブル (OE) 入力が High のとき、出力は高インピーダンス状態になります。 OE 入力の動作は内部レジスタのデータに影響を与えません

入力は、スレッショルドを低減した回路を使用して設計されており、電源電圧が入力電圧より高い場合の昇圧変換をサポートします。また、5V 許容の入力ピンにより、入力電圧が電源電圧より高い場合の降圧変換が可能です。出力レベルは常に電源電圧 (V_{CC}) を基準としており、1.8V、2.5V、3.3V、5V の CMOS レベルをサポートしています。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾	本体サイズ (公称) ⁽³⁾
SN74LV8T596	PW (TSSOP, 16)	5mm × 6.4mm	5mm × 4.4mm
	BQB (WQFN, 16)	3.5mm × 2.5mm	3.5mm × 2.5mm

(1) 詳細については、セクション 11 を参照してください。


(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。

(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

English Data Sheet: SCAS996



概略論理図 (正論理)

目次

1 特長	1	7.2 機能ブロック図	13
2 アプリケーション	1	7.3 機能説明	13
3 概要	1	7.4 デバイスの機能モード	16
4 ピン構成および機能	4	8 アプリケーションと実装	17
5 仕様	5	8.1 アプリケーション情報	17
5.1 絶対最大定格	5	8.2 代表的なアプリケーション	18
5.2 ESD 定格	5	8.3 電源に関する推奨事項	20
5.3 推奨動作条件	5	8.4 レイアウト	20
5.4 熱に関する情報	6	9 デバイスおよびドキュメントのサポート	22
5.5 電気的特性	6	9.1 ドキュメントのサポート	22
5.6 タイミング特性	7	9.2 ドキュメントの更新通知を受け取る方法	22
5.7 スイッチング特性	7	9.3 サポート・リソース	22
5.8 ノイズ特性	9	9.4 商標	22
5.9 代表的特性	10	9.5 静電気放電に関する注意事項	22
6 パラメータ測定情報	12	9.6 用語集	22
7 詳細説明	13	10 改訂履歴	22
7.1 概要	13	11 メカニカル、パッケージ、および注文情報	22

4 ピン構成および機能




図 4-1. PW パッケージ、16 ピン TSSOP (上面図)




図 4-2. BQB パッケージ、16 ピン WQFN (透過上面図)

表 4-1. ピンの機能

ピン		種類 ⁽¹⁾	説明
名称	番号		
Q _B	1	O	Q _B 出力 (オープンドレイン)
Q _C	2	O	Q _C 出力 (オープンドレイン)
Q _D	3	O	Q _D 出力 (オープンドレイン)
Q _E	4	O	Q _E 出力 (オープンドレイン)
Q _F	5	O	Q _F 出力 (オープンドレイン)
Q _G	6	O	Q _G 出力 (オープンドレイン)
Q _H	7	O	Q _H 出力 (オープンドレイン)
GND	8	G	グランド
Q _H	9	O	シリアル出力、カスケード用に使用可能 (プッシュプル)
SRCLR	10	I	シフトレジスタクリア、アクティブ Low
SRCLK	11	I	シフトレジスタクロック、立ち上がりエッジがトリガされる
RCLK	12	I	出力レジスタクロック、立ち上がりエッジがトリガされる
OE	13	I	出力イネーブル、アクティブ Low
SER	14	I	シリアル入力
QA	15	O	QA 出力 (オープンドレイン)
V _{CC}	16	P	正電源
サーマル パッド ⁽²⁾	—	—	サーマルパッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。

(1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源

(2) BQB パッケージのみ

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

			最小値	最大値	単位
V_{CC}	電源電圧範囲		-0.5	7	V
V_I	入力電圧範囲 ⁽²⁾		-0.5	7	V
V_O	高インピーダンスまたは電源オフ状態で出力に印加される電圧範囲 ⁽²⁾		-0.5	7	V
V_O	出力電圧範囲 ⁽²⁾		-0.5	$V_{CC} + 0.5$	V
I_{IK}	入力クランプ電流	$V_I < -0.5V$		-20	mA
I_{OK}	出力クランプ電流	$V_O < -0.5V$ または $V_O > V_{CC} + 0.5V$		± 20	mA
I_O	連続出力電流	$V_O = 0 \sim V_{CC}$		± 25	mA
	V_{CC} または GND を通過する連続出力電流			± 75	mA
T_J	接合部温度			150	°C
T_{stg}	保管温度		-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内で、一時的に「推奨動作条件」の範囲を超えた動作をさせる場合、必ずしもデバイスが損傷を受けるものではありませんが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	± 2000	V
		デバイス帶電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	± 1000	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
(2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

仕様	説明	条件	最小値	最大値	単位
V_{CC}	電源電圧		1.65	5.5	V
V_I	入力電圧		0	5.5	V
V_O	出力電圧		0	V_{CC}	V
V_{IH}	High レベル入力電圧	$V_{CC} = 1.65V \sim 2V$	1.1		V
		$V_{CC} = 2.25V \sim 2.75V$	1.28		
		$V_{CC} = 3V \sim 3.6V$	1.45		
		$V_{CC} = 4.5V \sim 5.5V$	2		
V_{IL}	Low レベル入力電圧	$V_{CC} = 1.65V \sim 2V$	0.51		V
		$V_{CC} = 2.25V \sim 2.75V$	0.65		
		$V_{CC} = 3V \sim 3.6V$	0.75		
		$V_{CC} = 4.5V \sim 5.5V$	0.8		
I_O	出力電流	$V_{CC} = 1.65V \sim 2V$	± 8		mA
		$V_{CC} = 2.25V \sim 2.75V$	± 15		
		$V_{CC} = 3.3V \sim 5.0V$	± 25		

5.3 推奨動作条件 (続き)

自由気流での動作温度範囲内 (特に記述のない限り)

仕様	説明	条件	最小値	最大値	単位
$\Delta t/\Delta v$	入力遷移の立ち上がりまたは立ち下がりレート	$V_{CC} = 1.65V \sim 5.0V$		20	ns/V
$\Delta t/\Delta V_{CC}$	POR の安全な電源ランプレート	$V_{CC} = 1.65V \sim 5.5V$	6		$\mu s/V$
T_A	自由空気での動作温度		-40	125	°C

5.4 熱に関する情報

	熱評価基準 ⁽¹⁾	BQB (WQFN)	PW (TSSOP)	単位
		16 ピン	16 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	105.6	135.9	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	96.6	70.3	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	75.4	81.3	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	19.1	22.5	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	75.4	80.8	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	56.1	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

5.5 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V_{CC}	$T_A = 25^\circ C$			$-40^\circ C \sim 125^\circ C$			単位
			最小値	代表値	最大値	最小値	代表値	最大値	
V_{OL}	$I_{OL} = 50\mu A$	1.65V ~ 5.5V		0.1		0.1		0.1	V
	$I_{OL} = 2mA$	1.65V ~ 2V	0.1 ⁽¹⁾	0.2		0.25			
	$I_{OL} = 3mA$	2.25V ~ 2.75V	0.1 ⁽¹⁾	0.15		0.2			
	$I_{OL} = 5.5mA$	3V ~ 3.6V	0.2 ⁽¹⁾	0.2		0.25			
	$I_{OL} = 8mA$	4.5V ~ 5.5V	0.3 ⁽¹⁾	0.3		0.35			
I_I	$V_I = 0V$ または V_{CC}	0V ~ 5.5V		± 0.1		± 1		μA	
I_{CC}	$V_I = 0V$ または V_{CC} , $I_O = 0$ 、負荷時にオープン	1.65V ~ 5.5V		2		20		μA	
ΔI_{CC}	1 つの入力は 0.3V または 3.4V、その他の入力は 0 または V_{CC} , $I_O = 0$	5.5V		1.35		1.5		mA	
	1 つの入力は 0.3V または 1.1V、その他の入力は 0 または V_{CC} , $I_O = 0$	1.8V		10		20		μA	
C_I	$V_I = V_{CC}$ または GND	5V	4	10		10		pF	
C_O	$V_O = V_{CC}$ または GND	5V		3				pF	
C_{PD}	無負荷、 $F = 1MHz$	5V		129				pF	
V_{POR}	6 $\mu s/V$ から 100ms/V までの V_{CC} ランプレート	1.65V ~ 5.5V		1.5		1.5		V	

(1) 最も近い公称電圧 (1.8V、2.5V、3.3V、5V) での代表値

5.6 タイミング特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ	説明	条件	V _{CC}	T _A = 25°C		-40°C~85°C	-40°C~125°C	単位
				最小値	最大値	最小値	最大値	
t _H	ホールド時間	SRCLK↑ 後の SER	1.8V	0	0	0	0	ns
t _{SU}	セットアップ時間	SRCLK↑ の前の SER	1.8V	7.9	9.8	9.8	9.8	ns
t _{SU}	セットアップ時間	RCLK↑ 前の SRCLK↑	1.8V	8.1	10.1	10.1	10.1	ns
t _{SU}	セットアップ時間	SRCLK↑ 前の SRCLR が High (非アクティブ)	1.8V	2.2	3	3	3	ns
t _{SU}	セットアップ時間	RCLK↑ 前に SRCLR が Low	1.8V	8.9	11.2	11.2	11.2	ns
t _w	パルス幅	RCLK または SRCLK が High または Low	1.8V	5.9	7	7	7	ns
t _w	パルス幅	RCLR または SCRCLR が Low	1.8V	6.5	8.3	8.3	8.3	ns
t _H	ホールド時間	SRCLK↑ 後の SER	2.5V	0	0	0	0	ns
t _{SU}	セットアップ時間	SRCLK↑ の前の SER	2.5V	4.6	5.9	5.9	5.9	ns
t _{SU}	セットアップ時間	RCLK↑ 前の SRCLK↑	2.5V	3.9	5.3	5.3	5.3	ns
t _{SU}	セットアップ時間	SRCLK↑ 前の SRCLR が High (非アクティブ)	2.5V	1.1	1.7	1.7	1.7	ns
t _{SU}	セットアップ時間	RCLK↑ 前に SRCLR が Low	2.5V	5.1	6.6	6.6	6.6	ns
t _w	パルス幅	RCLK または SRCLK が High または Low	2.5V	4.3	4.3	4.3	4.3	ns
t _w	パルス幅	RCLR または SCRCLR が Low	2.5V	4.3	5.2	5.2	5.2	ns
t _H	ホールド時間	SRCLK↑ 後の SER	3.3V	0	0	0	0	ns
t _{SU}	セットアップ時間	SRCLK↑ の前の SER	3.3V	3.2	4	4	4	ns
t _{SU}	セットアップ時間	RCLK↑ 前の SRCLK↑	3.3V	2.5	3.2	3.2	3.2	ns
t _{SU}	セットアップ時間	SRCLK↑ 前の SRCLR が High (非アクティブ)	3.3V	0.7	1	1	1	ns
t _{SU}	セットアップ時間	RCLK↑ 前に SRCLR が Low	3.3V	3.6	4.5	4.5	4.5	ns
t _w	パルス幅	RCLK または SRCLK が High または Low	3.3V	4.3	4.3	4.3	4.3	ns
t _w	パルス幅	RCLR または SCRCLR が Low	3.3V	4.3	4.3	4.3	4.3	ns
t _H	ホールド時間	SRCLK↑ 後の SER	5V	0	0	0	0	ns
t _{SU}	セットアップ時間	SRCLK↑ の前の SER	5V	1.3	1.8	1.8	1.8	ns
t _{SU}	セットアップ時間	RCLK↑ 前の SRCLK↑	5V	1.6	2.1	2.1	2.1	ns
t _{SU}	セットアップ時間	SRCLK↑ 前の SRCLR が High (非アクティブ)	5V	0.5	0.7	0.7	0.7	ns
t _{SU}	セットアップ時間	RCLK↑ 前に SRCLR が Low	5V	1.6	2.1	2.1	2.1	ns
t _w	パルス幅	RCLK または SRCLK が High または Low	5V	4.3	4.3	4.3	4.3	ns
t _w	パルス幅	RCLR または SCRCLR が Low	5V	4.3	4.3	4.3	4.3	ns

5.7 スイッチング特性

自由気流での動作温度範囲内 (特に記述のない限り)。「パラメータ測定情報」を参照

パラメータ	始点 (入力)	終点 (出力)	負荷容量	V _{CC}	T _A = 25°C		40°C~85°C		40°C~125°C		単位
					最小値	代表値	最大値	最小値	代表値	最大値	
F _{MAX}	-	-	C _L = 15pF	1.8V	46.3	60	39.4	39.4	39.4	39.4	MHz
t _{PZL}	OE	Q	C _L = 15pF	1.8V	11.9	27.9	1	31.5	1	31.5	ns
t _{PZH}	OE	Q	C _L = 15pF	1.8V	9.4	21	1	24.4	1	24.4	ns
t _{PLZ}	OE	Q	C _L = 15pF	1.8V	8.3	20.2	1	21.9	1	21.9	ns

5.7 スイッチング特性(続き)

自由気流での動作温度範囲内(特に記述のない限り)。「パラメータ測定情報」を参照

パラメータ	始点(入力)	終点(出力)	負荷容量	V _{CC}	T _A = 25°C		−40°C～85°C			−40°C～125°C			単位
					最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	
t _{PHZ}	OE	Q	C _L = 15pF	1.8V	8.3	22.1	1	24.7	1	24.7	ns	ns	
t _{PLH}	RCLK	Q _A -Q _H	C _L = 15pF	1.8V	9.4	27	1	28.5	1	29.4	ns	ns	
t _{PHL}	RCLK	Q _A -Q _H	C _L = 15pF	1.8V	9.4	23.9	1	26.8	1	26.8	ns	ns	
t _{PLH}	SRCLK	Q _H	C _L = 15pF	1.8V	9.9	20.4	1	23.5	1	23.5	ns	ns	
t _{PHL}	SRCLK	Q _H	C _L = 15pF	1.8V	9.9	23.9	1	26.9	1	26.9	ns	ns	
t _{PHL}	SRCLR	Q _H	C _L = 15pF	1.8V	9.9	24.5	1	27.8	1	27.8	ns	ns	
F _{MAX}	-	-	C _L = 50pF	1.8V	38.1	48		32.6		32.6		MHz	
t _{PZL}	OE	Q	C _L = 50pF	1.8V	14.9	51.3	1	56.6	1	56.6	ns	ns	
t _{PZH}	OE	Q	C _L = 50pF	1.8V	12.5	25.8	1	29.8	1	29.8	ns	ns	
t _{PLZ}	OE	Q	C _L = 50pF	1.8V	7.5	28.5	1	29.3	1	29.3	ns	ns	
t _{PHZ}	OE	Q	C _L = 50pF	1.8V	7.7	31	1	33.1	1	33.1	ns	ns	
t _{PLH}	RCLK	Q _A -Q _H	C _L = 50pF	1.8V	12.3	52.3	1	53.6	1	54.2	ns	ns	
t _{PHL}	RCLK	Q _A -Q _H	C _L = 50pF	1.8V	12.3	28.9	1	32.1	1	32.1	ns	ns	
t _{PLH}	SRCLK	Q _H	C _L = 50pF	1.8V	14.1	25.2	1	28.7	1	28.7	ns	ns	
t _{PHL}	SRCLK	Q _H	C _L = 50pF	1.8V	14.1	28.8	1	32.1	1	32.1	ns	ns	
t _{PHL}	SRCLR	Q _H	C _L = 50pF	1.8V	14.1	29.5	1	33	1	33	ns	ns	
F _{MAX}	-	-	C _L = 15pF	2.5V	66.2	85.8		56.4		56.4		MHz	
t _{PZL}	OE	Q	C _L = 15pF	2.5V	9.1	15.7	1	18.8	1	18.8	ns	ns	
t _{PZH}	OE	Q	C _L = 15pF	2.5V	7.3	12.4	1	15.2	1	15.2	ns	ns	
t _{PLZ}	OE	Q	C _L = 15pF	2.5V	6.4	22.7	1	24.2	1	24.2	ns	ns	
t _{PHZ}	OE	Q	C _L = 15pF	2.5V	6.4	13	1	15.1	1	15.1	ns	ns	
t _{PLH}	RCLK	Q _A -Q _H	C _L = 15pF	2.5V	7.3	22.2	1	23.2	1	23.9	ns	ns	
t _{PHL}	RCLK	Q _A -Q _H	C _L = 15pF	2.5V	7.3	12.9	1	15.7	1	15.7	ns	ns	
t _{PLH}	SRCLK	Q _H	C _L = 15pF	2.5V	7.6	12.1	1	14.6	1	14.6	ns	ns	
t _{PHL}	SRCLK	Q _H	C _L = 15pF	2.5V	7.6	13.1	1	15.8	1	15.8	ns	ns	
t _{PHL}	SRCLR	Q _H	C _L = 15pF	2.5V	7.6	14.3	1	17.2	1	17.2	ns	ns	
F _{MAX}	-	-	C _L = 50pF	2.5V	58.8	68.6		46.6		46.6		MHz	
t _{PZL}	OE	Q	C _L = 50pF	2.5V	11.5	28.6	1	34	1	34	ns	ns	
t _{PZH}	OE	Q	C _L = 50pF	2.5V	9.6	15.7	1	18.9	1	18.9	ns	ns	
t _{PLZ}	OE	Q	C _L = 50pF	2.5V	5.7	49.9	1	50.7	1	50.7	ns	ns	
t _{PHZ}	OE	Q	C _L = 50pF	2.5V	5.9	19.3	1	21	1	21	ns	ns	
t _{PLH}	RCLK	Q _A -Q _H	C _L = 50pF	2.5V	9.5	47.6	1	48.5	1	49.1	ns	ns	
t _{PHL}	RCLK	Q _A -Q _H	C _L = 50pF	2.5V	9.5	16.8	1	19.7	1	19.7	ns	ns	
t _{PLH}	SRCLK	Q _H	C _L = 50pF	2.5V	10.8	15.1	1	17.9	1	17.9	ns	ns	
t _{PHL}	SRCLK	Q _H	C _L = 50pF	2.5V	10.8	16.8	1	19.7	1	19.7	ns	ns	
t _{PHL}	SRCLR	Q _H	C _L = 50pF	2.5V	10.8	18	1	21.1	1	21.1	ns	ns	
F _{MAX}	-	-	C _L = 15pF	3.3V	94.5	122.5		80.5		80.5		MHz	
t _{PZL}	OE	Q	C _L = 15pF	3.3V	7	11.5	1	13.9	1	13.9	ns	ns	
t _{PZH}	OE	Q	C _L = 15pF	3.3V	5.6	9.2	1	11.1	1	11.1	ns	ns	
t _{PLZ}	OE	Q	C _L = 15pF	3.3V	4.9	8.2	1	9.2	1	9.2	ns	ns	

5.7 スイッチング特性(続き)

自由気流での動作温度範囲内(特に記述のない限り)。「パラメータ測定情報」を参照

パラメータ	始点(入力)	終点(出力)	負荷容量	V _{CC}	T _A = 25°C		-40°C~85°C			-40°C~125°C			単位
					最小値	代表値	最大値	最小値	代表値	最大値	最小値	代表値	
t _{PHZ}	OE	Q	C _L = 15pF	3.3V	4.9	9.8	11.2	1	11.2	11.2	ns	ns	
t _{PLH}	RCLK	Q _A -Q _H	C _L = 15pF	3.3V	5.6	20.9	1	21.7	1	22.2	ns	ns	
t _{PHL}	RCLK	Q _A -Q _H	C _L = 15pF	3.3V	5.6	9	11	1	11	11	ns	ns	
t _{PLH}	SRCLK	Q _H	C _L = 15pF	3.3V	5.9	9.3	1	11	1	11	ns	ns	
t _{PHL}	SRCLK	Q _H	C _L = 15pF	3.3V	5.9	9.1	11.1	1	11.1	11.1	ns	ns	
t _{PHL}	SRCLR	Q _H	C _L = 15pF	3.3V	5.9	10.3	12.4	1	12.4	12.4	ns	ns	
F _{MAX}	-	-	C _L = 50pF	3.3V	84	98	66.5	66.5	66.5	MHz			
t _{PZL}	OE	Q	C _L = 50pF	3.3V	8.8	21.1	1	25.2	1	25.2	ns	ns	
t _{PZH}	OE	Q	C _L = 50pF	3.3V	7.4	11.7	14	1	14	14	ns	ns	
t _{PLZ}	OE	Q	C _L = 50pF	3.3V	4.4	12.9	13.7	1	13.7	13.7	ns	ns	
t _{PHZ}	OE	Q	C _L = 50pF	3.3V	4.6	15.2	16.2	1	16.2	16.2	ns	ns	
t _{PLH}	RCLK	Q _A -Q _H	C _L = 50pF	3.3V	7.3	46.3	47	1	47	47.3	ns	ns	
t _{PHL}	RCLK	Q _A -Q _H	C _L = 50pF	3.3V	7.3	12.2	14.3	1	14.3	14.3	ns	ns	
t _{PLH}	SRCLK	Q _H	C _L = 50pF	3.3V	8.3	11.4	13.5	1	13.5	13.5	ns	ns	
t _{PHL}	SRCLK	Q _H	C _L = 50pF	3.3V	8.3	12.2	14.4	1	14.4	14.4	ns	ns	
t _{PHL}	SRCLR	Q _H	C _L = 50pF	3.3V	8.3	13.4	15.7	1	15.7	15.7	ns	ns	
F _{MAX}	-	-	C _L = 15pF	5V	135	175	115	115	115	MHz			
t _{PZL}	OE	Q	C _L = 15pF	5V	5.4	8.2	9.9	1	9.9	9.9	ns	ns	
t _{PZH}	OE	Q	C _L = 15pF	5V	4.3	6.3	7.6	1	7.6	7.6	ns	ns	
t _{PLZ}	OE	Q	C _L = 15pF	5V	3.8	6.1	6.8	1	6.8	6.8	ns	ns	
t _{PHZ}	OE	Q	C _L = 15pF	5V	3.8	7.5	8.4	1	8.4	8.4	ns	ns	
t _{PLH}	RCLK	Q _A -Q _H	C _L = 15pF	5V	4.3	21.3	21.8	1	21.8	22.2	ns	ns	
t _{PHL}	RCLK	Q _A -Q _H	C _L = 15pF	5V	4.3	6.8	8.1	1	8.1	8.1	ns	ns	
t _{PLH}	SRCLK	Q _H	C _L = 15pF	5V	4.5	8	9.1	1	9.1	9.1	ns	ns	
t _{PHL}	SRCLK	Q _H	C _L = 15pF	5V	4.5	6.9	8.3	1	8.3	8.3	ns	ns	
t _{PHL}	SRCLR	Q _H	C _L = 15pF	5V	4.5	7	8.5	1	8.5	8.5	ns	ns	
F _{MAX}	-	-	C _L = 50pF	5V	120	140	95	95	95	MHz			
t _{PZL}	OE	Q	C _L = 50pF	5V	6.8	15.4	18.2	1	18.2	18.2	ns	ns	
t _{PZH}	OE	Q	C _L = 50pF	5V	5.7	8.3	9.9	1	9.9	9.9	ns	ns	
t _{PLZ}	OE	Q	C _L = 50pF	5V	3.4	9.1	9.8	1	9.8	9.8	ns	ns	
t _{PHZ}	OE	Q	C _L = 50pF	5V	3.5	11.2	11.9	1	11.9	11.9	ns	ns	
t _{PLH}	RCLK	Q _A -Q _H	C _L = 50pF	5V	5.6	46.3	46.9	1	46.5	46.9	ns	ns	
t _{PHL}	RCLK	Q _A -Q _H	C _L = 50pF	5V	5.6	9.3	10.9	1	10.9	10.9	ns	ns	
t _{PLH}	SRCLK	Q _H	C _L = 50pF	5V	6.4	9.5	10.9	1	10.9	10.9	ns	ns	
t _{PHL}	SRCLK	Q _H	C _L = 50pF	5V	6.4	9.3	10.9	1	10.9	10.9	ns	ns	
t _{PHL}	SRCLR	Q _H	C _L = 50pF	5V	6.4	9.4	11.1	1	11.1	11.1	ns	ns	

5.8 ノイズ特性

V_{CC} = 5V、C_L = 50pF、T_A = 25°C

パラメータ	説明	最小値	代表値	最大値	単位
V _{OL(P)}	低ノイズ出力、最大動的電圧 V _{OL}	0.2	0.8	0.8	V

$V_{CC} = 5V$ 、 $C_L = 50pF$ 、 $T_A = 25^\circ C$

パラメータ	説明	最小値	代表値	最大値	単位
$V_{OL(V)}$	低ノイズ出力、最小動的電圧 V_{OL}	-0.9	-0.2		V
$V_{OH(V)}$	低ノイズ出力、最小動的電圧 V_{OH}	4.4	4.7		V
$V_{IH(D)}$	High レベル動的入力電圧	2			V
$V_{IL(D)}$	Low レベル動的入力電圧			0.8	V

5.9 代表的特性

$T_A = 25^\circ C$ (特に記述のない限り)




図 5-1. High 状態における出力電圧と電流との関係




図 5-2. Low 状態における出力電圧と電流との関係




図 5-3. High 状態における出力電圧と電流との関係、5V 電源




図 5-4. Low 状態における出力電圧と電流との関係、5V 電源




図 5-5. High 状態における出力電圧と電流との関係、3.3V 電源




図 5-6. Low 状態における出力電圧と電流との関係、3.3V 電源

5.9 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ (特に記述のない限り)




図 5-7. High 状態における出力電圧と電流との関係、2.5V 電源




図 5-8. Low 状態における出力電圧と電流との関係、2.5V 電源




図 5-9. High 状態における出力電圧と電流との関係、1.8V 電源




図 5-10. Low 状態における出力電圧と電流との関係、1.8V 電源


6 パラメータ測定情報

以下の表に示す例では、波形間の位相関係を任意に選択しました。すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR $\leq 1\text{MHz}$, $Z_O = 50\Omega$, $t_f < 2.5\text{ns}$ 。

クロック入力の f_{\max} は、入力デューティサイクルが 50% のときの測定値です。

出力は個別に測定され、測定するたびに入力が 1 回遷移します。

TEST	S1	R_L	C_L	ΔV	V_{CC}
t_{PLZ}, t_{PZL}	クローズ	$1\text{k}\Omega$	$15\text{pF}, 50\text{pF}$	0.15V	$\leq 2.5\text{V}$
t_{PLZ}, t_{PZL}	クローズ	$1\text{k}\Omega$	$15\text{pF}, 50\text{pF}$	0.3V	$> 2.5\text{V}$



(1) C_L にはプローブとテスト装置の容量が含まれます。

図 6-1. オープン ドレイン出力の負荷回路




図 6-3. 電圧波形、セットアップ時間およびホールド時間






図 6-2. 電圧波形、パルス幅



(1) t_{PLZ} は t_{dis} と同じです。

(2) t_{PZL} は t_{en} と同じです。

図 6-4. 電圧波形、伝搬遅延



他のすべての出力を同時にスイッチングして測定されたノイズ値。

図 6-5. 電圧波形、ノイズ

7 詳細説明

7.1 概要

SN74LV8T596 は、8 ビットの D タイプ ストレージ レジスタへデータを供給する 8 ビットのシフト レジスタです。シフト レジスタ クロック (SRCLK) とストレージ レジスタ クロック (RCLK) はどちらもポジティブ エッジ リガです。両方のクロックが一緒に接続されている場合、シフト レジスタはストレージ レジスタより常に 1 クロック パルス前になります。すべての入力は シュミット リガを内蔵しているため、低速の入力遷移に対応でき、ノイズ マージンが大きくなります。出力 Q_A から Q_H まではオーブンドレインであるため、High を出力するにはプルアップ抵抗が必要です。シリアル出力 $Q_{H'}$ はプッシュ プルです。

7.2 機能ブロック図




図 7-1. SN74LV8T596 の論理図 (正論理)

7.3 機能説明

7.3.1 オープン ドレイン CMOS 出力

このデバイスには、オープン ドレイン CMOS 出力が内蔵されています。オープン ドレイン出力は、出力を Low にのみ駆動できます。High 論理状態では、オープン ドレイン出力は高インピーダンス状態になります。このデバイスの駆動能力により、軽負荷に高速エッジが生成される場合があるため、リンクギングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

高インピーダンス状態に移行したとき、出力は電流のソースとシンクのどちらも行いません。ただし、「電気的特性」表に定義されている小さなリーケ電流は例外です。高インピーダンス状態では、出力電圧はデバイスによって制御されず、外部要因に依存します。ノードに他のドライバが接続されていない場合、これはフローティング ノードと呼ばれ、電圧は不明です。出力にプルアップ抵抗を接続することで、高インピーダンス状態の出力に既知の電圧を供給できます。抵抗の値は、

寄生容量や消費電力の制限など複数の要因に依存します。通常、これらの要件を満たすために $10\text{k}\Omega$ の抵抗を使用できます。

未使用のオープンドレイン CMOS 出力は、未接続のままにする必要があります。

7.3.2 既知のパワーアップ状態でのラッチ論理

このデバイスには、ラッチ論理回路が内蔵されています。ラッチ回路には一般に D タイプ ラッチと D タイプ フリップ フロップが含まれていますが、揮発性メモリとして機能するすべての論理回路が含まれています。標準的な論理デバイスでは、電源を最初に印加した後、各ラッチ回路の出力状態は不明です。ただし、このデバイスには追加されたパワー オンリセット (POR) 回路が搭載されており、デバイスが通常機能を開始する前のパワーアップ時に、すべての内蔵ラッチ回路の状態を設定します。




図 7-2. 既知のパワーアップ状態での電源 (V_{CC}) ランプ特性

図 7-2 に、電源電圧の正しいターンオン ランプを示し、「推奨動作条件」と「電気的特性」の表で使用される値を定義しています。

パワーオン ランプを開始する前に、電源が完全にオフになっている必要があります ($V_{CC} \leq V_{POR(min)}$)。

電源電圧は、「推奨動作条件」表に記載されている範囲内の速度で上昇する必要があります。

各ラッチ論理回路の出力状態は、デバイスに電力が印加されている間 ($V_{CC} \geq V_{POR(max)}$) のみ安定した状態を維持します。

これらの推奨事項から逸脱すると、デバイスが未知のパワーオン状態になる可能性があります。

7.3.3 LVxT 拡張入力電圧

SN74LV8T596 は、テキサス・インスツルメンツの電圧レベル変換機能内蔵 LVxT ロジック デバイス ファミリの製品です。このデバイス ファミリは、昇圧変換に対応するための小さい入力電圧レッショルドと、降圧変換に対応するための最大 5.5V レベルの信号に耐える入力を持つように設計されています。正常に機能させるには、High 入力状態では規定の $V_{IH(MIN)}$ レベル以上、Low 入力状態では規定の $V_{IL(MAX)}$ 以下に入力信号を保持する必要があります。図 7-3 に、LVxT デバイス ファミリの V_{IH} および V_{IL} レベル (代表値) と一般的な CMOS デバイスの電圧レベルを比較のために示します。

入力は高インピーダンスであり、通常は「電気的特性」に示されている入力容量と並列の抵抗としてモデル化されます。ワースト ケースの抵抗は、「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 ($R = V / I$) を使用して計算されます。

「推奨動作条件」表の入力遷移レートで定義されているように、有効な論理状態の間を入力信号が素早く遷移する必要があります。この仕様を満たさないと、消費電力が過剰になり、発振の原因となる可能性があります。詳細については、『[低速またはフローティング CMOS 入力の影響](#)』アプリケーション レポートを参照してください。

動作中は片時も、入力をオープンのままにすることはできません。未使用の入力は、有効な High または Low 電圧レベルで終端する必要があります。システムが入力を常にアクティブに駆動している訳ではない場合、システムが入力をアクティブに駆動していないときに有効な入力電圧を与えるため、プルアップまたはプルダウン抵抗を追加できます。抵抗値は複数の要因で決まりますが、 $10\text{k}\Omega$ の抵抗が推奨され、通常はすべての要件を満たします。




図 7-3. LVxT の入力電圧レベル

7.3.4 クランプダイオード構造

図 7-4 に示すように、このデバイスへの出力には正と負の両方のクランプダイオードがあり、このデバイスへの入力には負のクランプダイオードのみがあります。

注意

「絶対最大定格」表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧定格を超えることがあります。




図 7-4. 各入力と出力に対するクランプダイオードの電気的配置

7.4 デバイスの機能モード

表 7-1 に、SN74LV8T596 の機能モードを示します。

表 7-1. 機能表

入力					機能
SER	SRCLK	SRCLR	RCLK	OE	
X	X	X	X	H	出力 $Q_A \sim Q_H$ がディセーブルになります。
X	X	X	X	L	出力 $Q_A \sim Q_H$ がイネーブルになります。
X	X	L	X	X	シフトレジスタがクリアされます。
L	↑	H	X	X	シフトレジスタの最初のステージが Low になります。他のステージでは、それぞれ前のステージのデータが保存されます。
H	↑	H	X	X	シフトレジスタの最初のステージが High になります。他のステージでは、それぞれ前のステージのデータが保存されます。
X	X	H	↑	X	シフトレジスタのデータは、ストレージレジスタに保存されます。
X	↑	H	↑	X	シフトレジスタのデータはストレージレジスタに保存され、その後シフトされます。

8 アプリケーションと実装

注

以下のアプリケーションに関するセクションの情報は、TI の部品仕様の一部ではなく、TI はこれらの情報の正確性や完全性を保証しません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

このアプリケーションでは、SN74LV8T596 を使用して 7 セグメントディスプレイを制御します。この実装では、シリアル出力を利用し、いくつかの入力信号を組み合わせることで、ディスプレイの制御に必要な I/O ピンの数を 16 個から 4 個に削減します。他の I/O エクスパンダとは異なり、SN74LV8T596 では、制御用の通信インターフェイスは必要ありません。シンプルな GPIO ピンで簡単に動作できます。

ディスプレイをオフにする必要がある場合や、輝度を制御するために PWM 信号に接続する必要がある場合、OE ピンを使用して出力を簡単にディスエーブルすることができます。ただし、このピンを Low に接続し、SN74LV8T596 の出力をそれに応じて制御してすべての出力をオフにすることができ、必要な I/O を 3 つに減らすことができます。カスケード接続可能な SN74LV8T596 デバイスの数に、実際の制限はありません。デバイスをさらに追加する場合、シリアル出力を以下のシリアル入力に接続し、それに応じてクロックを接続する必要があります。シフトレジスタと出力レジスタを別々に制御することで、次の桁のデータがシフトレジスタにロードされている間に目的の桁を表示できます。

電源投入時、シフトレジスタと出力レジスタの初期状態は不明です。シフトレジスタと出力レジスタを定義された状態にするには、シフトレジスタをクリアしてから、シフトレジスタと出力レジスタにクロックを供給する必要があります。図 8-1 に示すように、シフトレジスタをオール ゼロに初期化するため、RC 回路を SRCLR ピンに接続できます。OE ピンを抵抗でプルアップすることで、出力をハイインピーダンス状態にしたまま上記のプロセスを実行できるため、表示不良の原因となる誤データを防止できます。

8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーションのブロック図

8.2.1 設計要件

8.2.1.1 電源に関する考慮事項

目的の電源電圧が「推奨動作条件」で規定されている範囲内であることを確認します。「電気的特性」に記載されているように、電源電圧はデバイスの電気的特性を設定します。

正電圧の電源は、「電気的特性」に記載された静的消費電流 (I_{CC}) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流を供給できる必要があります。

グランドは、SN74LV8T596 のすべての出力によってシンクされる電流の合計、「電気的特性」に記載された消費電流 (I_{CC}) の最大値、スイッチングに必要な何らかの過渡電流、これらの合計に等しい電流をシンクできる必要があります。ロジック デバイスは、グランド接続にシンクできる電流のみをシンクできます。「絶対最大定格」に記載された GND 総電流の最大値を超えないようにしてください。

SN74LV8T596 は、データシートの仕様をすべて満たしつつ、合計容量 50pF 以下の負荷を駆動できます。これより大きな容量性負荷を印加することができますが、50pF を超えることは推奨しません。

SN74LV8T596 は、「電気的特性」表に定義されている出力電圧および電流 (V_{OL}) で、 $R_L \geq V_O / I_O$ で記述される合計抵抗の負荷を駆動できます。High 状態で出力する場合、この式の出力電圧は、測定した出力電圧と V_{CC} ピンの電源電圧の差として定義されます。

総消費電力は、[『CMOS の消費電力と Cpd の計算』](#)に記載されている情報を使用して計算できます。

熱上昇は、『[標準リニアおよびロジック \(SLL\) パッケージおよびデバイスの熱特性](#)』に記載されている情報を使用して計算できます。

注意

「絶対最大定格」に記載された最大接合部温度 ($T_{J(max)}$) は、本デバイスの損傷を防止するための追加の制限値です。「絶対最大定格」に記載されたすべての制限値を必ず満たすようにしてください。これらの制限値は、デバイスへの損傷を防ぐために規定されています。

8.2.1.2 入力に関する考慮事項

入力信号は、 $V_{IL(max)}$ を超えるとロジック Low と見なされ、 $V_{IH(min)}$ を超えるとロジック High と見なされます。「絶対最大定格」に記載された最大入力電圧範囲を超えないようにしてください。

未使用の入力は、 V_{CC} またはグランドに終端させる必要があります。入力がまったく使われていない場合は、未使用の入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が High の場合にはプルアップ抵抗、デフォルト状態が Low の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、SN74LV8T596 へのリーク電流（「電気的特性」で規定）、および必要な入力遷移レートによって抵抗のサイズが制限されます。こうした要因により $10\text{k}\Omega$ の抵抗値がしばしば使用されます。

SN74LV8T596 は CMOS 入力を備えているため、正しく動作するには、「推奨動作条件」表で定義されているように、入力が素早く遷移する必要があります。入力遷移が遅いと発振が発生し、消費電力の増大やデバイスの信頼性の低下を招くことがあります。

このデバイスの入力の詳細については、「機能説明」を参照してください。

8.2.1.3 出力に関する考慮事項

グランド電圧を使用して、出力 Low 電圧を生成します。出力に電流をシンクすると、「電気的特性」の V_{OL} 仕様で規定されたように出力電圧が上昇します。

オープンドレイン出力を互いに直接接続して、ワイヤード AND 構成を形成したり、出力駆動能力を高めることができます。

未使用の出力はフローティングのままにできます。出力を V_{CC} またはグランドに直接接続しないようしてください。

本デバイスの出力の詳細については、「機能説明」セクションを参照してください。

8.2.2 詳細な設計手順

1. V_{CC} と GND の間にデカッピングコンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ V_{CC} ピンと GND ピンの両方に電気的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
2. 出力の容量性負荷は、必ず 50pF 以下になるようにします。これは厳密な制限ではありませんが、設計上、性能が最適化されます。これは、SN74LV8T596 から 1 つまたは複数の受信デバイスまでのトレースを短く適切なサイズにすることによって実現できます。
3. 出力の抵抗性負荷を $(V_{CC}/I_{O(max)})\Omega$ より大きくします。これを行うと、「絶対最大定格」の最大出力電流に違反するのを防ぐことができます。ほとんどの CMOS 入力は、 $\text{M}\Omega$ 単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
4. 热の問題がロジックゲートにとって問題となることはほとんどありません。ただし、消費電力と熱の上昇は、アプリケーションレポート『[CMOS 消費電力と CPD の計算](#)』に記載されている手順を使用して計算できます。

8.2.3 アプリケーション曲線




図 8-2. クロック動作を示す概略機能図

8.3 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電源の外乱を防止するため、各 V_{CC} 端子に適切なバイパスコンデンサを配置する必要があります。このデバイスには 0.1μF のコンデンサを推奨します。複数のバイパスコンデンサを並列に配置して、異なる周波数のノイズを除去することができます。一般的に、0.1μF と 1μF のコンデンサは並列に使用されます。以下のレイアウト例に示すように、最適な結果を得るため、バイパスコンデンサは電源端子のできるだけ近くに配置します。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジックデバイスを使用する場合、入力をフローティングのままにしてはいけません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません（たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用する場合や 4 つのバッファゲートのうちの 3 つのみを使用する場合）。このような未使用の入力ピンを未接続のままにすることはできません。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタルロジックデバイスの未使用入力はすべて、入力電圧の仕様で定義されるロジック High またはロジック Low 電圧に接続して、それらがフローティングにならないようにする必要があります。特定の未使用入力に適用する必要があるロジックレベルは、デバイスの機能によって異なります。一般に入力は、GND または V_{CC} のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。

8.4.2 レイアウト例




図 8-3. TSSOP の SN74LV8T596 のレイアウト例

9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『CMOS の消費電力と C_{pd} の計算』アプリケーション レポート
- テキサス・インスツルメンツ、『ロジック設計』アプリケーション レポート
- テキサス・インスツルメンツ、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』アプリケーション レポート

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項

この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

日付	改訂	注
2024 年 3 月	*	初版

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](#) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74LV8T596BQBR	Active	Production	WQFN (BQB) 16	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LVT596
SN74LV8T596BQBR.A	Active	Production	WQFN (BQB) 16	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LVT596
SN74LV8T596PWR	Active	Production	TSSOP (PW) 16	3000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	LVT596
SN74LV8T596PWR.A	Active	Production	TSSOP (PW) 16	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LVT596

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74LV8T596 :

- Automotive : [SN74LV8T596-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

GENERIC PACKAGE VIEW


BQB 16

WQFN - 0.8 mm max height

2.5 x 3.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4226161/A

PACKAGE OUTLINE

WQFN - 0.8 mm max height

PLASTIC QUAD FLAT PACK-NO LEAD



4224640/A 11/2018

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

BQB0016A

WQFN - 0.8 mm max height


PLASTIC QUAD FLAT PACK-NO LEAD



LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN

SCALE: 20X



4224640/A 11/2018

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

BQB0016A

WQFN - 0.8 mm max height

PLASTIC QUAD FLAT PACK-NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
85% PRINTED COVERAGE BY AREA
SCALE: 20X

4224640/A 11/2018

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


PACKAGE OUTLINE

PW0016A



TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT


PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220204/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220204/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適したTI製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているTI製品を使用するアプリケーションの開発の目的でのみ、TIはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TIや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TIおよびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。

TIの製品は、[TIの販売条件](#)、[TIの総合的な品質ガイドライン](#)、[ti.com](#)またはTI製品などに関連して提供される他の適用条件に従い提供されます。TIがこれらのリソースを提供することは、適用されるTIの保証または他の保証の放棄の拡大や変更を意味するものではありません。TIがカスタム、またはカスタマー仕様として明示的に指定していない限り、TIの製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TIはそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025年10月