

SN74LV8T9541-Q1 車載用、オクタルバッファ / ラインドライバ、シュミットトリガ入力、3ステート出力

1 特長

- 車載アプリケーション用に AEC-Q100 認定済み:
 - デバイス温度グレード 1: $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$
 - デバイス HBM ESD 分類レベル 2
 - デバイス CDM ESD 分類レベル C4B
- ウェッタブル フランク QFN パッケージで供給
- 幅広い動作範囲: $1.65\text{V} \sim 5.5\text{V}$
- 5.5V 耐圧入力ピン
- 単一電源電圧トランスレータ (「LVxT 拡張入力電圧」を参照):
 - 昇圧変換:
 - $1.2\text{V} \sim 1.8\text{V}$
 - $1.5\text{V} \sim 2.5\text{V}$
 - $1.8\text{V} \sim 3.3\text{V}$
 - $3.3\text{V} \sim 5.0\text{V}$
 - 降圧変換:
 - $5.0\text{V}、3.3\text{V}、2.5\text{V}$ から 1.8V
 - $5.0\text{V}、3.3\text{V}$ から 2.5V
 - $5.0\text{V} \sim 3.3\text{V}$
- 5V または 3.3V の V_{CC} で最大 150Mbps
- 標準機能ピン配置をサポート
- JESD 17 準拠で
250mA 超のラッチアップ性能

2 アプリケーション

- デジタル信号のイネーブルまたはディスエーブル
- 低速またはノイズの多い入力信号の除去
- コントローラリセット時の信号保持
- スイッチのデバウンス

3 説明

SN74LV8T9541-Q1 は、3ステート出力とシュミットトリガ入力を備えたオクタルバッファです。

入力は、スレッショルドを低減した回路を使用して設計されており、電源電圧が入力電圧より高い場合の昇圧変換をサポートします。また、 5V 許容の入力ピンにより、入力電圧が電源電圧より高い場合の降圧変換が可能です。出力レベルは常に電源電圧 (V_{CC}) を基準としており、 1.8V 、 2.5V 、 3.3V 、 5V の CMOS レベルをサポートしています。


パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾	本体サイズ ⁽³⁾
SN74LV8T9541-Q1	PW (TSSOP、 20)	$6.5\text{mm} \times$ 6.4mm	$6.5\text{mm} \times$ 4.4mm
	DGS (VSSOP、 20)	$5.1\text{mm} \times$ 4.9mm	$5.1\text{mm} \times$ 3.0mm
	RKS (VQFN、 20)	$4.5\text{mm} \times$ 2.5mm	$4.5\text{mm} \times$ 2.5mm

(1) 詳細については、[セクション 11](#) を参照してください。

(2) パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。

(3) 本体サイズ (長さ × 幅) は公称値であり、ピンは含まれません。



機能ブロック図



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

English Data Sheet: [SLVSKF4](#)

目次

1 特長	1	7.3 機能説明	12
2 アプリケーション	1	7.4 デバイスの機能モード	16
3 説明	1	8 アプリケーションと実装	17
4 ピン構成および機能	3	8.1 アプリケーション情報	17
5 仕様	4	8.2 代表的なアプリケーション	17
5.1 絶対最大定格	4	8.3 電源に関する推奨事項	20
5.2 ESD 定格	4	8.4 レイアウト	20
5.3 推奨動作条件	4	9 デバイスおよびドキュメントのサポート	22
5.4 熱に関する情報	4	9.1 ドキュメントのサポート	22
5.5 電気的特性	5	9.2 ドキュメントの更新通知を受け取る方法	22
5.6 スイッチング特性	6	9.3 サポート・リソース	22
5.7 ノイズ特性	7	9.4 商標	22
5.8 代表的特性	7	9.5 静電気放電に関する注意事項	22
6 パラメータ測定情報	10	9.6 用語集	22
7 詳細説明	11	10 改訂履歴	22
7.1 概要	11	11 メカニカル、パッケージ、および注文情報	23
7.2 機能ブロック図	11		

4 ピン構成および機能




図 4-1. SN74LV8T9541-Q1 RKS パッケージ (上面図)




図 4-2. SN74LV8T9541-Q1 PW、DGS パッケージ
(上面図)

ピンの機能

ピン		タイプ ⁽¹⁾	説明
名称	番号		
A1	2	I	チャネル 1 の入力
A2	3	I	チャネル 2 の入力
A3	4	I	チャネル 3 の入力
A4	5	I	チャネル 4 の入力
A5	6	I	チャネル 5 の入力
A6	7	I	チャネル 6 の入力
A7	8	I	チャネル 7 の入力
A8	9	I	チャネル 8 の入力
GND	10	G	グランド
OE1	1	I	出力イネーブル 1、アクティブ Low
OE2	19	I	出力イネーブル 2、アクティブ Low
サーマル パッド ⁽²⁾	—	—	サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。
V _{CC}	20	P	正電源
Y1	18	O	チャネル 1 の出力
Y2	17	O	チャネル 2 の出力
Y3	16	O	チャネル 3 の出力
Y4	15	O	チャネル 4 の出力
Y5	14	O	チャネル 5 の出力
Y6	13	O	チャネル 6 の出力
Y7	12	O	チャネル 7 の出力
Y8	11	O	チャネル 8 の出力

(1) 信号タイプ:I = 入力、O = 出力、G = グランド、P = 電源。

(2) RKS パッケージのみ。

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

			最小値	最大値	単位
V_{CC}	電源電圧範囲		-0.5	7	V
V_I	入力電圧範囲 ⁽²⁾		-0.5	7	V
V_O	出力電圧範囲 ⁽²⁾		-0.5	$V_{CC} + 0.5$	V
I_{IK}	入力クランプ電流	$V_I < -0.5V$		-20	mA
I_{OK}	出力クランプ電流	$V_O < -0.5V$ または $V_O > V_{CC} + 0.5V$		± 20	mA
I_O	連続出力電流	$V_O = 0 \sim V_{CC}$		± 25	mA
	V_{CC} または GND を通過する連続出力電流			± 75	mA
T_J	接合部温度			150	°C
T_{stg}	保存温度		-65	150	°C

- (1) 「絶対最大定格」を超える動作は、デバイスに恒久的な損傷を与える可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件においても、本デバイスが動作することを暗黙に示すものではありません。「推奨動作条件」の範囲外でも「絶対最大定格」の範囲内であれば、一時的な動作によってデバイスが損傷するとは限りませんが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、AEC Q100-002 HBM ESD 分類レベル 2 準拠 ⁽¹⁾	± 2000	V
		デバイス帯電モデル (CDM)、AEC Q100-011 CDM ESD 分類レベル C4B 準拠	± 1000	

- (1) AEC Q100-002 には、HBM ストレス試験は ANSI/ESDA/JEDEC JS-001 仕様に従って実施することと規定されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

仕様	説明	条件	最小値	最大値	単位
V_{CC}	電源電圧		1.65	5.5	V
V_I	入力電圧		0	5.5	V
V_O	出力電圧		0	V_{CC}	V
I_O	出力電流	$V_{CC} = 1.65V \sim 2V$		± 8	mA
		$V_{CC} = 2.25V \sim 2.75V$		± 15	
		$V_{CC} = 3.3V \sim 5.0V$		± 25	
$\Delta t/\Delta v$	入力遷移の立ち上がりまたは立ち下がりレート	$V_{CC} = 1.65V \sim 5.0V$		20	ns/V
$\Delta t/\Delta V_{CC}$	POR の安全な電源ランプ レート	$V_{CC} = 1.65V \sim 5.5V$		6	μs/V
T_A	外気温度での動作時		-40	125	°C

5.4 热に関する情報

パッケージ	ピン	熱評価基準 ⁽¹⁾						単位
		$R_{θJA}$	$R_{θJC(top)}$	$R_{θJB}$	$Ψ_{JT}$	$Ψ_{JB}$	$R_{θJC(bot)}$	
DGS (VSSOP)	20	131.6	69.5	86.7	10.9	85.9	該当なし	°C/W
PW (TSSOP)	20	116.8	58.5	78.7	12.6	77.9	該当なし	°C/W

パッケージ	ピン	熱評価基準 ⁽¹⁾						単位
		$R_{\theta JA}$	$R_{\theta JC(\text{top})}$	$R_{\theta JB}$	Ψ_{JT}	Ψ_{JB}	$R_{\theta JC(\text{bot})}$	
RKS (VQFN)	20	90.4	92.2	63.4	29	63.5	41.3	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体およびICパッケージの熱評価基準』アプリケーションノートを参照してください。

5.5 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V_{CC}	$T_A = 25^\circ\text{C}$			$-40^\circ\text{C} \sim 125^\circ\text{C}$			単位
			最小値	標準値	最大値	最小値	標準値	最大値	
V_{T+}		1.8V				0.9	1.27	V	
		2.5V				1	1.44	V	
		3.3V				1.2	1.63	V	
		5V				1.5	2.07	V	
V_{T-}		1.8V				0.185	0.4	V	
		2.5V				0.265	0.6	V	
		3.3V				0.345	0.7	V	
		5V				0.495	0.9	V	
ΔV_T		1.8V				0.28	0.4	0.8	V
		2.5V				0.33	0.5	0.87	V
		3.3V				0.38	0.5	0.91	V
		5V				0.51	0.7	1.4	V
V_{OH}	$I_{OH} = -50\mu\text{A}$	1.65V ~ 5.5V	$V_{CC}-0.1$			$V_{CC}-0.1$	$V_{CC} - 0.01$		V
	$I_{OH} = -2\text{mA}$	1.65V ~ 2V	1.28	1.7 ⁽¹⁾		1.21	1.7 ⁽¹⁾		
	$I_{OH} = -3\text{mA}$	2.25V ~ 2.75V	2	2.4 ⁽¹⁾		1.93	2.4 ⁽¹⁾		
	$I_{OH} = -5.5\text{mA}$	3V ~ 3.6V	2.6	3.08 ⁽¹⁾		2.49	3.08 ⁽¹⁾		
	$I_{OH} = -8\text{mA}$	4.5V ~ 5.5V	4.1	4.65 ⁽¹⁾		3.95	4.65 ⁽¹⁾		
V_{OL}	$I_{OL} = 50\mu\text{A}$	1.65V ~ 5.5V			0.1		0.01	0.1	V
	$I_{OL} = 2\text{mA}$	1.65V ~ 2V	0.1 ⁽¹⁾	0.2		0.1 ⁽¹⁾	0.25		
	$I_{OL} = 3\text{mA}$	2.25V ~ 2.75V	0.15 ⁽¹⁾	0.17		0.15 ⁽¹⁾	0.2		
	$I_{OL} = 5.5\text{mA}$	3V ~ 3.6V	0.2 ⁽¹⁾	0.23		0.2 ⁽¹⁾	0.25		
	$I_{OL} = 8\text{mA}$	4.5V ~ 5.5V	0.3 ⁽¹⁾	0.3		0.3 ⁽¹⁾	0.35		
I_I	$V_I = 0\text{V}$ または V_{CC}	0V ~ 5.5V		±0.1		±0.00 ₁	±1	μA	
I_{CC}	$V_I = 0\text{V}$ または V_{CC} , $I_O = 0$, 負荷時にオープン	1.65V ~ 5.5V		2		0.2	20	μA	
ΔI_{CC}	1つの入力は 0.3V または 3.4V、他の入力は 0 または V_{CC} , $I_O = 0$	5.5V		1.35		0.1	1.5	mA	
	1つの入力は 0.3V または 1.1V、他の入力は 0 または V_{CC} , $I_O = 0$	1.8V		10		3.4	20	μA	
I_{OZ}	$V_O = V_{CC}$ または GND, $V_{CC} = 5.5\text{V}$	5.5V		±0.25			±2.5	μA	
C_I	$V_I = V_{CC}$ または GND	5V		4	10		10	pF	
C_O	$V_O = V_{CC}$ または GND	5V		3				pF	

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V _{CC}	T _A = 25°C			-40°C ~ 125°C			単位
			最小値	標準値	最大値	最小値	標準値	最大値	
C _{PD}	無負荷、F = 1MHz	5V		14					pF

(1) 最も近い公称電圧 (1.8V、2.5V、3.3V、5V) での代表値

5.6 スイッチング特性

自由空気での動作温度範囲内、T_A = 25°C で測定した代表値 (特に記述のない限り)。「パラメータ測定情報」参照

パラメータ	始点(入力)	終点(出力)	負荷容量	V _{CC}	T _A = 25°C			-40°C ~ 125°C			単位
					最小値	標準値	最大値	最小値	標準値	最大値	
t _{PLH}	A	Y	C _L = 15pF	1.8V	6.3	11.4	5.7	12.6	ns		
t _{PHL}					9.5	18.1	8.4	20	ns		
t _{PZH}	OE	Y	C _L = 15pF	1.8V	12.1	22.4	10.6	25.1	ns		
t _{PZL}					11	21.3	9.7	23.6	ns		
t _{PHZ}	OE	Y	C _L = 15pF	1.8V	8.1	12.4	7.3	14.1	ns		
t _{PLZ}					7.9	11	7.3	12.1	ns		
t _{PLH}	A	Y	C _L = 50pF	1.8V	8.4	15.4	7.6	16.9	ns		
t _{PHL}					11.4	21.6	10.2	23.9	ns		
t _{PZH}	OE	Y	C _L = 50pF	1.8V	14.7	26.6	12.9	29.7	ns		
t _{PZL}					13.4	25.1	11.9	27.8	ns		
t _{PHZ}	OE	Y	C _L = 50pF	1.8V	14.7	19.1	13.8	20.8	ns		
t _{PLZ}					14.4	17.7	13.8	18.9	ns		
t _{sk(o)}			C _L = 50pF	1.8V	0	1	0.1	1	ns		
t _{PLH}	A	Y	C _L = 15pF	2.5V	4.6	7.3	4.1	8.2	ns		
t _{PHL}					7	10.9	6.2	12.5	ns		
t _{PZH}	OE	Y	C _L = 15pF	2.5V	8.9	13.4	7.7	15.6	ns		
t _{PZL}					8	12.5	7	14.6	ns		
t _{PHZ}	OE	Y	C _L = 15pF	2.5V	5.8	8	5.2	9.2	ns		
t _{PLZ}					5.9	7.5	5.5	8.3	ns		
t _{PLH}	A	Y	C _L = 50pF	2.5V	6.1	10	5.5	11.2	ns		
t _{PHL}					8.5	13.4	7.6	15.3	ns		
t _{PZH}	OE	Y	C _L = 50pF	2.5V	11	16.3	9.5	18.9	ns		
t _{PZL}					10	15.4	8.8	17.7	ns		
t _{PHZ}	OE	Y	C _L = 50pF	2.5V	10.1	12.4	9.4	13.7	ns		
t _{PLZ}					10.3	12	9.8	12.8	ns		
t _{sk(o)}			C _L = 50pF	2.5V	0.1	1	0	1	ns		
t _{PLH}	A	Y	C _L = 15pF	3.3V	4	6.1	3.6	6.9	ns		
t _{PHL}					6.1	9.2	5.4	10.6	ns		
t _{PZH}	OE	Y	C _L = 15pF	3.3V	7.7	11.2	6.8	13.1	ns		
t _{PZL}					6.9	10.4	6	12.2	ns		
t _{PHZ}	OE	Y	C _L = 15pF	3.3V	4.5	6.4	3.9	7.4	ns		
t _{PLZ}					5.2	6.4	4.9	7	ns		
t _{PLH}	A	Y	C _L = 50pF	3.3V	5.3	8.3	4.8	9.4	ns		
t _{PHL}					7.4	11.2	6.7	13	ns		

自由空気での動作温度範囲内、 $T_A = 25^\circ\text{C}$ で測定した代表値(特に記述のない限り)。「パラメータ測定情報」参照

パラメータ	始点(入力)	終点(出力)	負荷容量	V_{CC}	$T_A = 25^\circ\text{C}$			$-40^\circ\text{C} \sim 125^\circ\text{C}$			単位
					最小値	標準値	最大値	最小値	標準値	最大値	
t_{PZH}	\overline{OE}	Y	$C_L = 50\text{pF}$	3.3V	9.5	13.7	8.4	15.9	ns		
t_{PZL}					8.7	12.8	7.9	14.9	ns		
t_{PHZ}	\overline{OE}	Y	$C_L = 50\text{pF}$	3.3V	8.1	9.9	7.6	11	ns		
t_{PLZ}					8.8	10	8.5	10.6	ns		
$t_{sk(o)}$			$C_L = 50\text{pF}$	3.3V	0.1	1	0.1	1	ns		
t_{PLH}	A	Y	$C_L = 15\text{pF}$	5V	3.7	5.2	3.5	5.8	ns		
t_{PHL}					4.7	6.5	4.2	7.6	ns		
t_{PZH}	\overline{OE}	Y	$C_L = 15\text{pF}$	5V	5.9	8	5.3	9.4	ns		
t_{PZL}					5.3	7.4	4.6	8.6	ns		
t_{PHZ}	\overline{OE}	Y	$C_L = 15\text{pF}$	5V	3.6	4.8	3.3	5.6	ns		
t_{PLZ}					5	5.7	4.8	6.2	ns		
t_{PLH}	A	Y	$C_L = 50\text{pF}$	5V	4.8	6.8	4.4	7.6	ns		
t_{PHL}					5.9	8.2	5.3	9.4	ns		
t_{PZH}	\overline{OE}	Y	$C_L = 50\text{pF}$	5V	7.4	10	6.5	11.6	ns		
t_{PZL}					6.8	9.4	6.1	10.7	ns		
t_{PHZ}	\overline{OE}	Y	$C_L = 50\text{pF}$	5V	5.8	6.9	5.3	7.7	ns		
t_{PLZ}					7.2	8	7	8.4	ns		
$t_{sk(o)}$			$C_L = 50\text{pF}$	5V	0.1	1	0.1	1	ns		


5.7 ノイズ特性

$V_{CC} = 5\text{V}$ 、 $C_L = 50\text{pF}$ 、 $T_A = 25^\circ\text{C}$

パラメータ	説明	最小値	標準値	最大値	単位
$V_{OL(P)}$	低ノイズ出力、最大動的電圧 V_{OL}	0.8			V
$V_{OL(V)}$	低ノイズ出力、最小動的電圧 V_{OL}	-0.2			V
$V_{OH(V)}$	低ノイズ出力、最小動的電圧 V_{OH}	3.8			V
$V_{IH(D)}$	High レベル動的入力電圧	2			V
$V_{IL(D)}$	Low レベル動的入力電圧	0.8			V

5.8 代表的特性

$T_A = 25^\circ\text{C}$ (特に記述のない限り)



5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ (特に記述のない限り)




図 5-3. 電源電流と電源電圧との関係




図 5-4. High 状態における出力電圧と電流との関係




図 5-5. Low 状態における出力電圧と電流との関係




図 5-6. High 状態における出力電圧と電流との関係、5V 電源




図 5-7. Low 状態における出力電圧と電流との関係、5V 電源




図 5-8. High 状態における出力電圧と電流との関係、3.3V 電源

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ (特に記述のない限り)




図 5-9. Low 状態における出力電圧と電流との関係、3.3V 電源




図 5-10. High 状態における出力電圧と電流との関係、2.5V 電源




図 5-11. Low 状態における出力電圧と電流との関係、2.5V 電源




図 5-12. High 状態における出力電圧と電流との関係、1.8V 電源





図 5-13. Low 状態における出力電圧と電流との関係、1.8V 電源

6 パラメータ測定情報

以下の表に示す例では、波形間の位相関係を任意に選択しました。すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR $\leq 1\text{MHz}$, $Z_O = 50\Omega$, $t_f < 2.5\text{ns}$ 。


出力は個別に測定され、測定するたびに入力が 1 回遷移します。

TEST	S1	S2	R_L	C_L	ΔV	V_{cc}
t_{PLH}, t_{PHL}	オープン	オープン	—	15pF, 50pF	—	すべて
t_{PLZ}, t_{PZL}	クローズ	オープン	1k Ω	15pF, 50pF	0.15V	$\leq 2.5\text{V}$
t_{PHZ}, t_{PZH}	オープン	クローズ	1k Ω	15pF, 50pF	0.15V	$\leq 2.5\text{V}$
t_{PLZ}, t_{PZL}	クローズ	オープン	1k Ω	15pF, 50pF	0.3V	$> 2.5\text{V}$
t_{PHZ}, t_{PZH}	オープン	クローズ	1k Ω	15pF, 50pF	0.3V	$> 2.5\text{V}$




(1) C_L にはプローブとテスト装置の容量が含まれます。

図 6-1.3 ステート出力の負荷回路



(1) t_{PLH} と t_{PHL} の大きい方が t_{pd} に相当します。




(3) t_{PLZ} と t_{PZH} の大きい方が t_{en} に相当します。

(4) t_{PLZ} と t_{PHZ} の大きい方が t_{dis} に相当します。

図 6-3. 電圧波形、伝搬遅延

図 6-2. 電圧波形、伝搬遅延



(1) t_r と t_f の大きい方が t_t に相当します。

図 6-4. 電圧波形、入力および出力の遷移時間


7 詳細説明

7.1 概要

SN74LV8T9541-Q1 は 3 ステート出力とシュミットトリガ入力を備えた 8 個のバッファを搭載しています。アクティブ Low の出力イネーブルピン ($\overline{OE1}$, $\overline{OE2}$) は 8 つのチャネルをすべて制御し、この両方が Low のときのみ出力がアクティブになるよう構成されています。出力がイネーブルのとき、出力はアクティブになって Low または High に駆動されます。出力がディセーブルのとき、出力は高インピーダンス状態に設定されます。出力レベルは電源電圧 (V_{cc}) を基準としており、1.8V, 2.5V, 3.3V, 5V の CMOS レベルをサポートしています。

入力は低スレッショルド回路を使用して設計され、低電圧 CMOS 入力の昇圧変換 (例: 1.2V 入力から 1.8V 出力、1.8V 入力から 3.3V 出力) をサポートします。また、5V 許容の入力ピンにより、降圧変換 (例: 3.3V から 2.5V 出力) が可能です。

7.2 機能ブロック図



7.3 機能説明

7.3.1 平衡化された CMOS 3 ステート出力

このデバイスには、平衡化された CMOS 3 ステート出力が内蔵されています。High、Low、高インピーダンスが、これらの出力が取り得る 3 つの状態です。平衡化という用語は、このデバイスが類似の電流に対するシンクとソースを行えることを示します。このデバイスの駆動能力により、軽負荷に高速エッジが生成される場合があるため、リンギングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

高インピーダンス状態に移行したとき、出力は電流のソースとシンクのどちらも行いません。ただし、電気的特性表に定義されている小さなリーキ電流は例外です。高インピーダンス状態では、出力電圧はデバイスによって制御されず、外部要因に依存します。ノードに他のドライバが接続されていない場合、これはフローティング ノードと呼ばれ、電圧は不明です。出力にプルアップ抵抗またはプルダウン抵抗を接続することで、高インピーダンス状態の出力に既知の電圧を供給できます。抵抗の値は、寄生容量や消費電力の制限など複数の要因に依存します。通常、これらの要件を満たすために $10\text{k}\Omega$ の抵抗を使用できます。

未使用の 3 ステート CMOS 出力は、未接続のままにする必要があります。

7.3.2 LVxT 拡張入力電圧

SN74LV8T9541-Q1 は、テキサス・インスツルメンツの電圧レベル変換機能内蔵 LVxT ロジック デバイス ファミリの製品です。このデバイス ファミリは、昇圧変換に対応するための小さい入力電圧スレッショルドと、降圧変換に対応するための最大 5.5V レベルの信号に耐える入力を持つように設計されています。正常に機能させるには、**High** 入力状態では規定の $V_{IH(MIN)}$ レベル以上、**Low** 入力状態では規定の $V_{IL(MAX)}$ 以下に入力信号を保持する必要があります。図 7-1 に、LVxT デバイス ファミリの V_{IH} および V_{IL} レベル (代表値) と一般的な CMOS デバイスの電圧レベルを比較のために示します。

入力は高インピーダンスであり、通常は「電気的特性」に示されている入力容量と並列の抵抗としてモデル化されます。ワースト ケースの抵抗は、「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーケ電流からオームの法則 ($R = V \div I$) を使用して計算されます。

シュミットトリガ入力アーキテクチャのヒステリシスは、「電気的特性」表の ΔV_T で定義されるため、このデバイスは低速またはノイズの多い入力に対する耐性が非常に優れています。入力は標準 CMOS 入力よりもはるかに低速で駆動できますが、未使用の入力を適切に終端することをお勧めします。入力を低速の遷移信号と共に駆動すると、デバイスの動的な電流消費が増加します。シュミットトリガ入力の詳細については、『[シュミットトリガについて](#)』を参照してください。

動作中は片時も、入力をオープンのままにすることはできません。未使用の入力は、有効な **High** または **Low** 電圧レベルで終端する必要があります。システムが入力を常にアクティブに駆動している訳ではない場合、システムが入力をアクティブに駆動していないときに有効な入力電圧を与えるため、プルアップまたはプルダウン抵抗を追加できます。抵抗値は複数の要因で決まりますが、10k Ω の抵抗が推奨され、通常はすべての要件を満たします。




図 7-1. LVxT の入力電圧レベル

7.3.2.1 昇圧変換

SN74LV8T9541-Q1 を使うことで、入力信号を昇圧変換できます。 V_{CC} の印加電圧によって、出力電圧と入力スレッショルドが決ります（「推奨動作条件」と「電気的特性」の表を参照）。高インピーダンスの入力に接続した場合、出力電圧は、High 状態ではほぼ V_{CC} 、Low 状態では 0V になります。

標準値よりもはるかに低い入力 High 状態レベルに対応できるように、入力のスレッショルドは低減されています。たとえば、5V 電源で動作するデバイスの標準 CMOS 入力では、 $V_{IH(MIN)}$ は 3.5V です。SN74LV8T9541-Q1 の場合、5V 電源での $V_{IH(MIN)}$ はわずか 2V であるため、標準的な 2.5V から 5V の信号への昇圧変換が可能です。

図 7-2 に示すように、High 状態の入力信号は $V_{IH(MIN)}$ を上回り、Low 状態の入力信号は $V_{IL(MAX)}$ を下回るようにします。

昇圧変換の組み合わせは次のとおりです。

- 1.8V V_{CC} – 1.2V からの入力
- 2.5V V_{CC} – 1.8V からの入力
- 3.3V V_{CC} – 1.8V、2.5V からの入力
- 5.0V V_{CC} – 2.5V、3.3V からの入力




図 7-2. LVxT の昇圧および降圧変換の例

7.3.2.2 降圧変換

SN74LV8T9541-Q1 を使うことで、信号を降圧変換できます。 V_{CC} の印加電圧によって、出力電圧と入力スレッショルドが決ります（「推奨動作条件」と「電気的特性」の表を参照）。

高インピーダンスの入力に接続した場合、出力電圧は、High 状態ではほぼ V_{CC} 、Low 状態では 0V になります。図 7-1 に示すように、High 状態の入力信号は $V_{IH(MIN)}$ と 5.5V の間、Low 状態の入力信号は $V_{IL(MAX)}$ 未満になるようにします。

たとえば、5.0V、3.3V、2.5V で動作するデバイスの標準的 CMOS 入力は、1.8V V_{CC} で動作する 1.8V CMOS 信号に合うように降圧変換できます。図 7-2 を参照してください。

降圧変換の組み合わせは次のとおりです。

- 1.8V V_{CC} – 2.5V、3.3V、5.0V からの入力
- 2.5V V_{CC} – 3.3V、5.0V からの入力
- 3.3V V_{CC} – 5.0V からの入力

7.3.3 ウェッタブル フランク

このデバイスには、少なくとも 1 つのパッケージのウェッタブル フランクが含まれています。この機能を搭載しているパッケージについては、データシートの先頭ページにある「特長」セクションを参照してください。




図 7-3. 半田付け後のウェッタブル フランク QFN パッケージと標準 QFN パッケージの概略断面図

ウェッタブル フランクは、半田付け後の側方のぬれ性を改善するのに役立ち、自動光学検査 (AOI) により QFN パッケージの検査が容易になります。ウェッタブル フランクは、図 7-3 に示すように、半田接着用の表面積を追加するために、ディンプル加工または段切りできます。これは、サイド フィレットを確実に作成するのに役立ちます。詳細については、メカニカルに関する図をご覧ください。

7.3.4 クランプダイオード構造

図 7-4 に示すように、このデバイスへの出力には正と負の両方のクランプ ダイオードがあり、このデバイスへの入力には負のクランプ ダイオードのみがあります。

注意

絶対最大定格表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧定格を超えることがあります。




図 7-4. 各入力と出力に対するクランプ ダイオードの電気的配置

7.4 デバイスの機能モード

表 7-1. 機能表

入力 ⁽¹⁾			出力 ⁽²⁾
OE1	OE2	A	Y
L	L	L	L
L	L	H	H
H	X	X	Z
X	H	X	Z

(1) L = 入力 Low、H = 入力 High、X = ドントケア

(2) L = 出力 Low、H = 出力 High、Z = 高インピーダンス

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

SN74LV8T9541-Q1 は、比較的長いパターンや伝送線路で信号を駆動するために使用できます。トランシミッタの出力と直列に配置した直列ダンピング抵抗を使用すると、ドライバ、伝送線路、レシーバの間のインピーダンスの不整合に起因するリングングを低減できます。「アプリケーション曲線」セクションの図は、3 つの個別の抵抗値を持つ受信信号を示しています。この種のアプリケーションでは、わずかな量の抵抗だけで信号整合性に大きな影響を及ぼす可能性があります。

8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーションのブロック図

8.2.1 設計要件

8.2.1.1 電源に関する考慮事項

目的の電源電圧が「推奨動作条件」で規定されている範囲内であることを確認します。「電気的特性」セクションに記載されているように、電源電圧はデバイスの電気的特性を設定します。

正電圧の電源は、SN74LV8T9541-Q1 のすべての出力によってソースされる総電流、「電気的特性」に記載された静的消費電流 (I_{CC}) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流を供給できる必要があります。ロジックデバイスは、正の電源から供給される電流のみをソースできます。「絶対最大定格」に記載された V_{CC} 総電流の最大値を超えないようにしてください。

グランドは、SN74LV8T9541-Q1 のすべての出力によってシンクされる総電流、「電気的特性」に記載された消費電流 (I_{CC}) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流をシンクできる必要があります。ロジックデバイスは、グランド接続にシンクできる電流のみをシンクできます。「絶対最大定格」に記載された GND 総電流の最大値を超えないようにしてください。

SN74LV8T9541-Q1 は、データシートの仕様をすべて満たしつつ、合計容量 50pF 以下の負荷を駆動できます。これより大きな容量性負荷を印加することができますが、 50pF を超えることは推奨しません。

SN74LV8T9541-Q1 は、「電気的特性」表に定義されている出力電圧および電流 (V_{OH} および V_{OL}) で、 $R_L \geq V_O / I_O$ で記述される合計抵抗の負荷を駆動できます。High 状態で出力する場合、この式の出力電圧は、測定した出力電圧と V_{CC} ピンの電源電圧の差として定義されます。

総消費電力は、『CMOS の消費電力と C_{pd} の計算』に記載されている情報を使用して計算できます。

温度上昇は、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』に記載されている情報を使用して計算できます。

注意

「絶対最大定格」に記載された最大接合部温度 ($T_{J(max)}$) は、本デバイスの損傷を防止するための追加の制限値です。「絶対最大定格」に記載されたすべての制限値を必ず満たすようにしてください。これらの制限値は、デバイスへの損傷を防ぐために規定されています。

8.2.1.2 入力に関する考慮事項

入力信号は、 $V_{t-(min)}$ を超えるとロジック Low と見なされ、 $V_{t+(max)}$ を超えるとロジック High と見なされます。「絶対最大定格」に記載された最大入力電圧範囲を超えないようにしてください。

未使用の入力は、 V_{CC} またはグランドに終端させる必要があります。入力がまったく使われていない場合は、未使用の入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が High の場合にはプルアップ抵抗、デフォルト状態が Low の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、SN74LV8T9541-Q1 へのリーク電流（「電気的特性」で規定）、および必要な入力遷移レートによって抵抗のサイズが制限されます。こうした要因により $10\text{k}\Omega$ の抵抗値がしばしば使用されます。

SN74LV8T9541-Q1 にはシュミットトリガ入力があるため、入力信号遷移レートの要件はありません。

シュミットトリガ入力を採用するもう 1 つの利点は、ノイズを除去できることです。振幅の大きなノイズの場合でも、問題が発生することがあります。問題を発生させる可能性があるノイズの大きさについては、「電気的特性」の $\Delta V_{T(min)}$ を参照してください。このヒステリシス値により、ピーク ツー ピーク制限が得られます。

標準的な CMOS 入力の場合とは異なり、シュミットトリガ入力は、消費電力を大幅に増加させることなく、任意の有効な値に保持できます。 V_{CC} でもグランドでもない値に入力を保持した場合に発生する追加の電流（代表値）を「代表的特性」のグラフに示します。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

8.2.1.3 出力に関する考慮事項

正の電源電圧を使用して、出力 High 電圧を生成します。出力から電流を引き出すと、「電気的特性」の V_{OH} 仕様で規定されたように出力電圧が低下します。グランド電圧を使用して、出力 Low 電圧を生成します。出力に電流をシンクすると、「電気的特性」の V_{OL} 仕様で規定されたように出力電圧が上昇します。

非常に短い期間であっても、逆の状態になる可能性があるプッシュプル出力は、互いに直接接続しないでください。これは、過電流やデバイスへの損傷を引き起こす可能性があります。

同じ入力信号を持つ同一デバイス内の 2 つのチャネルを並列に接続することにより、出力駆動の強度を高めることができます。

未使用の出力はフローティングのままにできます。出力を V_{CC} またはグランドに直接接続しないようにしてください。

本デバイスの出力の詳細については、「機能説明」セクションを参照してください。

8.2.2 詳細な設計手順

1. V_{CC} と GND の間にデカップリングコンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ V_{CC} ピンと GND ピンの両方に電気的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
2. 出力の容量性負荷は、必ず 50pF 以下になるようにします。これは厳密な制限ではありませんが、設計上、性能が最適化されます。これは、SN74LV8T9541-Q1 から 1 つまたは複数の受信デバイスまでのトレースを短い適切なサイズにすることで実現できます。
3. 出力の抵抗性負荷を $(V_{CC}/I_{O(max)})\Omega$ より大きくします。これを行っても、「絶対最大定格」の最大出力電流に違反することにはなりません。ほとんどの CMOS 入力は、 $\text{M}\Omega$ 単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
4. 熱の問題がロジック ゲートにとって問題となることはほとんどありません。ただし、消費電力と熱の上昇は、アプリケーション レポート『CMOS 消費電力と CPD の計算』に記載されている手順を使用して計算できます。

8.2.2.1 アプリケーション曲線




図 8-2. 異なるダンピング抵抗 (R_d) 値を使用してレシーバでの信号の整合性をシミュレート

8.3 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電源の外乱を防止するため、各 V_{CC} 端子に適切なバイパスコンデンサを配置する必要があります。

このデバイスには $0.1\mu F$ のコンデンサを推奨します。複数のバイパスコンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、 $0.1\mu F$ と $1\mu F$ のコンデンサは並列に使用されます。バイパスコンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

- バイパスコンデンサの配置
 - デバイスの正電源端子の近くに配置
 - 電気的に短いグランド帰還パスを提供
 - インピーダンスを最小化するため、広いパターンを使用
 - 可能な場合はいつでも、ボードの同じ側にデバイス、コンデンサ、パターンを配置
- 信号トレースの形状
 - $8\text{mil} \sim 12\text{mil}$ のトレース幅
 - 伝送ラインの影響を最小化する 12cm 未満の長さ
 - 信号トレースの 90° のコーナーは避ける
 - 信号トレースの下に、途切れのないグランドプレーンを使用
 - 信号トレース周辺の領域をグランドでフラッドフィル
 - 平行配線は、3倍以上の誘電体厚で分離する必要があります
 - 12cm を超えるパターン用
 - インピーダンス制御トレースを使用
 - 出力の近くに直列ダンピング抵抗を使用して、ソース終端
 - 分岐を回避。個別に分岐が必要なバッファ信号

8.4.2 レイアウト例




図 8-3. シグナルインテグリティ向上のためのサンプルパターンのコーナー




図 8-4. TSSOP や類似のパッケージに対応するバイパス コンデンサの配置例




図 8-5. WQFN や類似のパッケージに対応するバイパス コンデンサの配置例




図 8-6. SOT、SC70、および類似のパッケージに対応するバイパス コンデンサの配置例




図 8-7. シグナル インテグリティ向上のためのダンピング抵抗の配置例

9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『CMOS の消費電力と C_{pd} の計算』アプリケーションノート
- テキサス・インスツルメンツ、『ロジック設計』アプリケーションノート
- テキサス・インスツルメンツ、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』アプリケーションノート

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの [使用条件](#) を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
December 2025	*	初版リリース

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
CLV8T9541QDGSRQ1	Active	Production	VSSOP (DGS) 20	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9541Q
CLV8T9541QWRKSRQ1	Active	Production	VQFN (RKS) 20	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	8T9541Q
SN74LV8T9541QPWRQ1	Active	Production	TSSOP (PW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	V8T9541Q

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



OTHER QUALIFIED VERSIONS OF SN74LV8T9541-Q1 :

- Catalog : [SN74LV8T9541](#)


-
- Enhanced Product : [SN74LV8T9541-EP](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Enhanced Product - Supports Defense, Aerospace and Medical Applications


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CLV8T9541QDGSRQ1	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
CLV8T9541QWRKSRQ1	VQFN	RKS	20	3000	180.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1
SN74LV8T9541QPWRQ1	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
CLV8T9541QDGSRQ1	VSSOP	DGS	20	5000	353.0	353.0	32.0
CLV8T9541QWRKSRQ1	VQFN	RKS	20	3000	210.0	185.0	35.0
SN74LV8T9541QPWRQ1	TSSOP	PW	20	2000	353.0	353.0	32.0


PACKAGE OUTLINE

PW0020A



TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
 5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT



PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220206/A 02/2017

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220206/A 02/2017

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226367/A 10/2020

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 16X

4226367/A 10/2020

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


RKS 20

VQFN - 1 mm max height

2.5 x 4.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4226872/A

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月