

SN74LVC1G17-Q1 シングルシュミットトリガバッファ

1 特長

- 車載アプリケーション認定済み
- 5V V_{CC} 動作をサポート
- 5.5V までの入力電圧に対応
- 8ns の最大 t_{pd} (3.3V 時)
- 低い消費電力、最大 I_{CC} : 20 μ A
- 3.3V で ± 24 mA の出力駆動能力
- I_{off} により活線挿抜、部分的パワーダウン モード、バックドライブ保護をサポート
- JEDEC JS-001 を超える ESD 保護
 - 人体モデルで 2000V
 - 荷電デバイス モデルで 1000V

2 アプリケーション

- AV レシーバ
- オーディオ ドック: ポータブル
- ブルーレイ プレーヤおよびホーム シアター
- MP3 プレーヤ / レコーダ
- パーソナル デジタル アシスタント (PDA)
- 電源: テレコム / サーバーの AC/DC 電源: シングル コントローラ: アナログおよびデジタル
- ソリッド ステート ドライブ (SSD): クライアントおよびエンタープライズ
- テレビ: LCD / デジタル、高品位 (HDTV)
- タブレット: エンタープライズ
- ビデオ アナリティクス: サーバー
- ワイヤレス ヘッドセット、キーボード、マウス

3 説明

このシングル シュミットトリガ バッファは、1.65V ~ 5.5V V_{CC} 動作用に設計されています。

SN74LVC1G17-Q1 には 1 つのバッファが搭載されており、ブール関数 $Y = A$ を実行します。


この CMOS デバイスは出力駆動能力が大きく、広い V_{CC} 動作範囲にわたって静止電力消費が低く保たれます。

SN74LVC1G17-Q1 は、さまざまなパッケージが用意されています。

パッケージ情報

型番	パッケージ (1)	パッケージ サイズ (2)	本体サイズ (公称) (3)
SN74LVC1G17-Q1	DBV (SOT-23, 5)	2.9mm × 2.8mm	2.9mm × 1.6mm
	DCK (SC-70, 5)	2.0mm × 2.1mm	2.0mm × 1.25mm
	DRY (USON, 6)	1.45mm × 1.0mm	1.45mm × 1.0mm

- (1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
- (2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
- (3) 本体サイズ (長さ × 幅) は公称値であり、ピンは含まれません。



概略回路図



目次

1 特長	1	7.2 機能ブロック図	9
2 アプリケーション	1	7.3 機能説明	9
3 説明	1	7.4 デバイスの機能モード	9
4 ピン構成および機能	3	8 アプリケーションと実装	10
5 仕様	4	8.1 アプリケーション情報	10
5.1 絶対最大定格	4	8.2 代表的なアプリケーション	10
5.2 ESD 定格	4	8.3 電源に関する推奨事項	11
5.3 推奨動作条件	5	8.4 レイアウト	11
5.4 熱に関する情報	5	9 デバイスおよびドキュメントのサポート	12
5.5 電気的特性—DC 制限の変化	6	9.1 ドキュメントの更新通知を受け取る方法	12
5.6 スイッチング特性 AC 限度	6	9.2 サポート・リソース	12
5.7 動作特性	7	9.3 商標	12
5.8 代表的特性	7	9.4 静電気放電に関する注意事項	12
6 パラメータ測定情報	8	9.5 用語集	12
7 詳細説明	9	10 改訂履歴	12
7.1 概要	9	11 メカニカル、パッケージ、および注文情報	13

4 ピン構成および機能




図 4-1. DBV パッケージ 5 ピン SOT-23 上面図





図 4-2. DCK パッケージ 5 ピン SC-70 上面図



1. N.C.– 内部接続なし

寸法については、データシート巻末の機械製図をご覧ください

図 4-3. DRY パッケージ 6 ピン SON 透過上面図

表 4-1. ピンの機能

名称	ピン		説明
	DBV, DCK	DRY	
NC	1	1, 5	未接続
A	2	2	入力
GND	3	3	グランド
Y	4	4	出力
V _{CC}	5	6	電源端子

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
V _{CC}	電源電圧範囲	-0.5	6.5	V
V _I	入力電圧範囲 ⁽²⁾	-0.5	6.5	V
V _O	高インピーダンスまたは電源オフ状態で出力に印加される電圧範囲 ⁽²⁾	-0.5	6.5	V
V _O	High または Low 状態にある任意の出力に印加される電圧範囲 ^{(2) (3)}	-0.5	V _{CC} + 0.5	V
I _{IK}	入力クランプ電流	V _I < 0	-50	mA
I _{OK}	出力クランプ電流	V _O < 0	-50	mA
I _O	連続出力電流		±50	mA
	V _{CC} または GND を通過する連続電流		±100	mA
T _{stg}	保存温度	-65	150	°C

- (1) 絶対最大定格外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。
- (2) 入力電流と出力電流の定格を遵守していても、入力と出力の負電圧の定格を超える可能性があります。
- (3) V_{CC} の値は、「推奨動作条件」の表に記載されています。

5.2 ESD 定格

		値	単位
V _(ESD)	静電放電	人体モデル (HBM)、AEC Q100-002 ⁽¹⁾ HBM ESD 分類レベル 2 準拠	±2000
		充電デバイスモデル (CDM)、AEC Q100-011 CDM ESD 分類レベル C6 準拠	±1000

- (1) AEC Q100-002 には、HBM ストレス試験は ANSI/ESDA/JEDEC JS-001 仕様に従って実施することと規定されています。

5.3 推奨動作条件

(1) を参照してください。

		最小値	最大値	単位	
V _{CC}	電源電圧	1.65	5.5	V	
	動作	1.5			
V _I	入力電圧	0	5.5	V	
V _O	出力電圧	0	V _{CC}	V	
I _{OH}	High レベル出力電流	V _{CC} = 1.65V		-4	mA
		V _{CC} = 2.3V		-8	
		V _{CC} = 3V		-16	
		V _{CC} = 4.5V		-24	
I _{OL}	Low レベル出力電流	V _{CC} = 1.65V		4	mA
		V _{CC} = 2.3V		8	
		V _{CC} = 3V		16	
		V _{CC} = 4.5V		24	
T _A	外気温度での動作時	-40	125	°C	

(1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、V_{CC} または GND に固定する必要があります。TI の『[低速またはフローティング CMOS 入力の影響](#)』アプリケーション ノートを参照してください。

5.4 熱に関する情報

熱評価基準 ⁽¹⁾	SN74LVC1G17-Q1			単位	
	DBV	DCK	DRY		
	5 ピン	5 ピン	6 ピン		
R _{θJA}	接合部から周囲への熱抵抗	357.1	371.0	608	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	263.7	297.5	432	°C/W
R _{θJB}	接合部から基板への熱抵抗	264.4	258.6	446	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	195.6	195.6	191	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	262.2	256.2	442	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	-	-	198	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

5.5 電気的特性—DC 制限の変化

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	V _{CC}	最小値	標準値	最大値	単位
V _{T+} (正方向入力の閾値電圧)			1.65V	0.64		1.25	V
			2.3V	1		1.68	
			3V	1.36		2.04	
			4.5V	2.07		2.86	
			5.5V	2.53		3.43	
V _{T-} (負方向入力の閾値電圧)			1.65V	0.23		0.71	V
			2.3V	0.44		1.05	
			3V	0.77		1.35	
			4.5V	1.22		2.09	
			5.5V	1.73		2.52	
ΔV _T ヒステリシス (V _{T+} - V _{T-})			1.65V	0.26		0.74	V
			2.3V	0.33		0.92	
			3V	0.4		0.99	
			4.5V	0.45		1.28	
			5.5V	0.56		1.32	
V _{OH}		I _{OH} = -100μA	1.65V ~ 5.5V	V _{CC} - 0.1			V
		I _{OH} = -4mA	1.65V	1.2			
		I _{OH} = -8mA	2.3V	1.9			
		I _{OH} = -16mA	3V	2.4			
		I _{OH} = -24mA		2.3			
		I _{OH} = -32mA	4.5V	3.8			
V _{OL}		I _{OL} = 100μA	1.65V ~ 5.5V			0.1	V
		I _{OL} = 4mA	1.65V			0.45	
		I _{OL} = 8mA	2.3V			0.4	
		I _{OL} = 16mA	3V	0.5			
		I _{OL} = 24mA		0.7			
		I _{OL} = 32mA	4.5V	0.7			
I _I	A 入力	V _I = 5.5 V または GND	0 ~ 5.5V			±10	μA
I _{off}	V _I または V _O = 5.5V		0			±25	μA
I _{CC}	V _I = 5.5V または GND、 I _O = 0		1.65V ~ 5.5V			20	μA
ΔI _{CC}	1つの入力は V _{CC} - 0.6 V、 その他の入力は V _{CC} または GND		3V ~ 5.5V			500	μA
C _I	V _I = V _{CC} または GND		3.3V		4.5		pF

5.6 スイッチング特性 AC 限度

自由気流での推奨動作温度範囲内、C_L = 30pF または 50pF (特に記述のない限り) (図 6-1 を参照)


パラメータ	始点 (入力)	終点 (出力)	-40°C ~ 125°C								単位
			V _{CC} = 1.8V ± 0.15V		V _{CC} = 2.5V ± 0.2V		V _{CC} = 3.3V ± 0.3V		V _{CC} = 5V ± 0.5V		
			最小値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
t _{pd}	A	Y	2.8	14	1	9	1.5	8	0.7	7	ns

5.7 動作特性


$T_A = 25^\circ\text{C}$

パラメータ	テスト条件	$V_{CC} = 1.8\text{V}$	$V_{CC} = 2.5\text{V}$	$V_{CC} = 3.3\text{V}$	$V_{CC} = 5\text{V}$	単位
		標準値	標準値	標準値	標準値	
C_{pd} 電力散逸容量	$f = 10\text{MHz}$	20	21	22	26	pF

5.8 代表的特性




6 パラメータ測定情報




LOAD CIRCUIT

TEST	S1
t_{PLH}/t_{PHL}	Open
t_{PLZ}/t_{PZL}	V_{LOAD}
t_{PHZ}/t_{PZH}	GND


V_{CC}	INPUTS		V_M	V_{LOAD}	C_L	R_L	V_{Δ}
	V_i	t_i/t_r					
$1.8\text{ V} \pm 0.15\text{ V}$	V_{CC}	$\leq 2\text{ ns}$	$V_{CC}/2$	$2 \times V_{CC}$	30 pF	1 k Ω	0.15 V
$2.5\text{ V} \pm 0.2\text{ V}$	V_{CC}	$\leq 2\text{ ns}$	$V_{CC}/2$	$2 \times V_{CC}$	30 pF	500 Ω	0.15 V
$3.3\text{ V} \pm 0.3\text{ V}$	3 V	$\leq 2.5\text{ ns}$	1.5 V	6 V	50 pF	500 Ω	0.3 V
$5\text{ V} \pm 0.5\text{ V}$	V_{CC}	$\leq 2.5\text{ ns}$	$V_{CC}/2$	$2 \times V_{CC}$	50 pF	500 Ω	0.3 V




VOLTAGE WAVEFORMS PULSE DURATION



VOLTAGE WAVEFORMS SETUP AND HOLD TIMES



VOLTAGE WAVEFORMS PROPAGATION DELAY TIMES INVERTING AND NONINVERTING OUTPUTS



VOLTAGE WAVEFORMS ENABLE AND DISABLE TIMES LOW- AND HIGH-LEVEL ENABLING

- NOTES: A. C_L includes probe and jig capacitance.
 B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
 C. All input pulses are supplied by generators having the following characteristics: $PRR \leq 10\text{ MHz}$, $Z_o = 50\ \Omega$.
 D. The outputs are measured one at a time, with one transition per measurement.
 E. t_{PLZ} and t_{PHZ} are the same as t_{dis} .
 F. t_{PZL} and t_{PZH} are the same as t_{en} .
 G. t_{PLH} and t_{PHL} are the same as t_{pd} .
 H. All parameters and waveforms are not applicable to all devices.

図 6-1. 負荷回路および電圧波形


7 詳細説明

7.1 概要

SN74LVC1G17-Q1 デバイスはシュミットトリガ バッファを 1 つ内蔵しており、ブール関数 $Y = A$ を実行します。このデバイスは独立した 1 つのバッファとして機能しますが、シュミット動作によって、正方向の (V_{T+}) 信号と負方向の (V_{T-}) 信号とでは入力閾値レベルが異なる場合があります。

このデバイスは、 I_{off} を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。 I_{off} 回路が出力をディセーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。

7.2 機能ブロック図



7.3 機能説明

- 広い動作電圧範囲
 - 1.65 V~5.5 V で動作
- 降圧変換に対応
- 5.5V までの入力電圧に対応
- I_{off} 機能により、 V_{CC} が 0V のときに入力と出力に電圧をかけることが可能

7.4 デバイスの機能モード

表 7-1. 機能表

入力 A	出力 Y
H	H
L	L

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

SN74LVC1G17-Q1 は、入力が遅いかノイズが大きい場合に、さまざまなバッファ タイプ機能に使用できる高駆動 CMOS デバイスです。3.3V で 24mA の駆動電流を生成できるため、複数の出力の駆動に理想的であり、最大 100MHz の高速アプリケーションに適しています。入力は 5.5V 耐圧であり、 V_{CC} に降圧変換できます。

8.2 代表的なアプリケーション




図 8-1. SN74LVC1G17-Q1 の代表的なアプリケーション

8.2.1 設計要件

このデバイスは CMOS 技術を採用しており、平衡型出力ドライバを備えています。上限値を超える電流が流れる可能性があるため、バスが競合しないように注意が必要です。また、大きな駆動能力で軽負荷を駆動することでも高速なエッジが生じるため、配線と負荷の条件を検討してリングングを防止してください。

8.2.2 詳細な設計手順


1. 推奨入力条件

- 立ち上がり時間と立ち下がり時間の仕様。これらの仕様については、
- 「推奨動作条件」の表の
- High レベルと Low レベルを規定。 $(V_{IH}$ と V_{IL}) を参照してください。
- 「推奨動作条件」の表の
- 入力には過電圧耐性があり、いかなる有効な V_{CC} においても、
- 「推奨動作条件」表の $(V_{I\max})$ まで、対応できます。

2. 推奨出力条件

- 出力ごとに I_O の最大値を超えないようにする必要があります。また、 V_{CC} または GND に流れる連続電流は、本デバイスの最大総電流の仕様値を超えないようにする必要があります。これらの限界値は、
- 「絶対最大定格」の表に記載されています。
- 出力は、 V_{CC} を超えてプルされないようにしてください。

8.2.3 アプリケーション曲線



8.3 電源に関する推奨事項

電源には、「推奨動作条件」表に記載されている最大最小の電源電圧定格の間の任意の電圧を使用できます。


電源の乱れを防ぐために、各 Vcc ピンに適切なバイパス コンデンサが接続されていることを確認します。単一電源のデバイスでは、0.1 μ F のコンデンサが推奨されます。複数の Vcc ピンがある場合は、各電源ピンごとに 0.01 μ F または 0.022 μ F のコンデンサを使用することが推奨されます。異なる周波数のノイズを除去するために、複数のバイパス コンデンサを並列に接続します。一般的に、0.1 μ F と 1 μ F のコンデンサは並列に使用されます。最良の効果をj得るために、バイパス コンデンサを電源ピンのできるだけ近くに取り付けます。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

多ビット ロジック デバイスを使用する場合、入力をフローティングにしないでください。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません (たとえば、3 入力 AND ゲートの 2 つの入力のみを使用したり、4 つのバッファゲートのうち 3 つのみを使用したりする場合)。このような入力ピンを未接続のまま放置しないでください。外部接続の電圧によって動作状態が決まるためです。以下に規定された規則は、あらゆる状況で遵守する必要があります。デジタルロジック デバイスの未使用の入力はすべて、フローティングにならないように、High または Low バイアスに接続する必要があります。特定の未使用の入力に対して適用が必要となるロジック レベルは、デバイスの機能により異なります。一般に、GND または VCC のうち、より合理的な方が、利便性の高い方との接続が試みられます。

8.4.2 レイアウト例



9 デバイスおよびドキュメントのサポート

9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision D (June 2025) to Revision E (October 2025)	Page
• DCK パッケージの接合部と周囲の間の熱抵抗値を次のように変更: 280°C/W >>371.0°C/W.....	5
• DCK パッケージの接合部とケース (上面) の間の熱抵抗値を次のように変更: 66°C/W >>297.5°C/W.....	5
• DCK パッケージの接合部と基板の間の熱抵抗値を次のように変更: 67°C/W >>258.6°C/W.....	5
• DCK パッケージの接合部と上面の間の特性値を次のように変更: 2°C/W >>195.6°C/W.....	5
• DCK パッケージの接合部と基板の間の特性値を次のように変更: 66°C/W >>256.2°C/W.....	5

Changes from Revision C (January 2020) to Revision D (June 2025)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• 「製品情報」表を「パッケージ情報」に変更.....	1
• DBV パッケージの接合部と周囲の間の熱抵抗値を次のように変更: 229°C/W >>357.1°C/W.....	5
• DBV パッケージの接合部とケース (上面) の間の熱抵抗値を次のように変更: 164°C/W >>263.7°C/W.....	5
• DBV パッケージの接合部と基板の間の熱抵抗値を次のように変更: 62°C/W >>264.4°C/W.....	5
• DBV パッケージの接合部と上面の間の特性値を次のように変更: 44°C/W >>195.6°C/W.....	5
• DBV パッケージの接合部と基板の間の特性値を次のように変更: 62°C/W >>262.2°C/W.....	5

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
74LVC1G17QDBVRQ1G4	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(34W5, C17O)
74LVC1G17QDBVRQ1G4.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(34W5, C17O)
74LVC1G17QDBVRQ1G4.B	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(34W5, C17O)
SN74LVC1G17QDBVRQ1	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(34W5, C17O)
SN74LVC1G17QDBVRQ1.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(34W5, C17O)
SN74LVC1G17QDBVRQ1.B	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(34W5, C17O)
SN74LVC1G17QDCKRQ1	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	(C7J, C7O)
SN74LVC1G17QDCKRQ1.A	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(C7J, C7O)
SN74LVC1G17QDCKRQ1.B	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(C7J, C7O)
SN74LVC1G17QDRYRQ1	Active	Production	SON (DRY) 6	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HM
SN74LVC1G17QDRYRQ1.B	Active	Production	SON (DRY) 6	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HM

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74LVC1G17-Q1 :

- Catalog : [SN74LVC1G17](#)
- Enhanced Product : [SN74LVC1G17-EP](#)


NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Enhanced Product - Supports Defense, Aerospace and Medical Applications

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
74LVC1G17QDBVRQ1G4	SOT-23	DBV	5	3000	178.0	9.0	3.3	3.2	1.4	4.0	8.0	Q3
SN74LVC1G17QDBVRQ1	SOT-23	DBV	5	3000	178.0	9.0	3.3	3.2	1.4	4.0	8.0	Q3
SN74LVC1G17QDCKRQ1	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
SN74LVC1G17QDRYRQ1	SON	DRY	6	5000	180.0	9.5	1.2	1.65	0.7	4.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
74LVC1G17QDBVRQ1G4	SOT-23	DBV	5	3000	180.0	180.0	18.0
SN74LVC1G17QDBVRQ1	SOT-23	DBV	5	3000	180.0	180.0	18.0
SN74LVC1G17QDCKRQ1	SC70	DCK	5	3000	190.0	190.0	30.0
SN74LVC1G17QDRYRQ1	SON	DRY	6	5000	189.0	185.0	36.0


DCK0005A



PACKAGE OUTLINE

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214834/G 11/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-203.
4. Support pin may differ or may not be present.
5. Lead width does not comply with JEDEC.
6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

EXAMPLE BOARD LAYOUT


DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X



SOLDER MASK DETAILS

4214834/G 11/2024

NOTES: (continued)


- 7. Publication IPC-7351 may have alternate designs.
- 8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE: 18X

4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.


DBV0005A



PACKAGE OUTLINE

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



4214839/K 08/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

DRY 6

USON - 0.6 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.


4207181/G

EXAMPLE BOARD LAYOUT


DRY0006B

USON - 0.55 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
1:1 RATIO WITH PKG SOLDER PADS
SCALE:40X



SOLDER MASK DETAILS

4222207/B 02/2016

NOTES: (continued)


3. For more information, see QFN/SON PCB application report in literature No. SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

DRY0006B

USON - 0.55 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.075 - 0.1 mm THICK STENCIL
SCALE:40X

4222207/B 02/2016

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日 : 2025 年 10 月