

TAC5112-Q1 車載用低消費電力、ステレオ オーディオ コーデック、ダイナミックレンジが 105、dB の ADC およびダイナミックレンジが 114、dB の DAC 搭載

1 特長

- 車載アプリケーション向けに AEC-Q100 認証済み
 - 温度グレード 1: $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$
- ステレオ、低消費電力のオーディオ ADC
 - 性能:
 - ライン / マイクロフォン差動入力のダイナミックレンジ: 105dB
 - THD+N: -97dB
 - チャンネル加算モードで高 SNR をサポート: 108dB
 - 入力電圧:
 - 差動、 $2V_{\text{RMS}}$ フルスケール入力
 - シングルエンド、 $1V_{\text{RMS}}$ フルスケール入力
 - 入力ミックス / マルチプレクサのオプション
 - ADC サンプル・レート (f_s): 4kHz ~ 768kHz
 - プログラム可能なマイクroフォン バイアス (最大 3V)
 - 最大 4 つのレコード チャンネル
 - 2 チャンネル アナログ + 2 チャンネル デジタル
 - 1 チャンネル アナログ + 3 チャンネル デジタル
 - 4 チャンネル デジタル
- ステレオ差動またはクワッド シングルエンドの高性能オーディオ DAC
 - 性能:
 - DAC から差動ライン出力までのダイナミックレンジ: 114dB
 - DAC から差動ヘッドホン出力までのダイナミックレンジ: 114dB
 - THD+N: -96、dB
 - ライン出力 / ヘッドホン出力電圧:
 - 差動、 $2V_{\text{RMS}}$ フルスケール
 - 疑似差動、 $1V_{\text{RMS}}$ フルスケール
 - シングルエンド、 $1V_{\text{RMS}}$ フルスケール
 - DAC サンプル・レート (f_s): 4kHz ~ 768kHz
- 共通機能
 - アナログ入力から出力へのバイパス
 - 音声アクティビティ検出
 - 超音波アクティビティ検出
 - バッテリおよびサーマル フォールドバック保護
 - 信号歪みリミット
 - 低レイテンシおよび超低レイテンシのフィルタ オプション
 - HPF およびバйкаッド フィルタをプログラム可能
 - I²C または SPI 制御インターフェイス

- オーディオ シリアル インターフェイス
 - フォーマット: TDM、I²S、左揃え (LJ)
 - ワード長: 16、20、24、または 32 ビット
 - バス コントローラおよびターゲット モード
- 柔軟なクロック供給のためのプログラム可能な PLL
- クロックとサンプル レートの自動検出
- 低消費電力モード
 - 2 チャンネル記録で 8mW (1.8V 電源)
 - 2 チャンネル再生で 10.5mW (1.8V 電源)
- 単一電源動作 AVDD: 1.8V または 3.3V
- I/O 電源動作: 1.2V、1.8V、または 3.3V

2 アプリケーション

- [緊急通報 \(eCall\)](#)
- [テレマティクス制御ユニット](#)
- [車載用アクティブ ノイズ キャンセル](#)
- [車載ヘッド ユニット](#)

3 概要


TAC5112-Q1 は、車載用な低消費電力 ステレオ オーディオ コーデックで、 $2V_{\text{RMS}}$ 差動入力、105dB ステレオ ADC および $2V_{\text{RMS}}$ 差動出力、114dB ステレオ、または $1V_{\text{RMS}}$ のシングルエンド出力、107dB クワッド DAC を備えています。TAC5112-Q1 は、差動入出力とシングルエンド入出力の両方をサポートしています。ADC は、AC または DC 結合構成のオプションにより、ライン / マイクロフォン入力信号をサポートします。DAC 出力は、ライン出力とヘッドホン負荷のいずれかに構成できます。DAC は、 16Ω のヘッドホン負荷を最大 62.5mW で駆動できます。TAC5112-Q1 は、プログラム可能なチャンネル ゲイン、デジタル音量制御、低ジッタの位相ロック ループ (PLL)、プログラム可能なハイパス フィルタ (HPF)、プログラム可能な EQ およびバйкаッド フィルタ、低レイテンシおよび超低レイテンシのフィルタ モードを内蔵しており、ADC と DAC の両方のシグナル チェーンにおいて最高 768kHz のサンプル レートに対応できます。TAC5112-Q1 は時分割多重化 (TDM)、I²S、左揃え (LJ) オーディオ フォーマットに対応しており、I²C または SPI で制御できます。これらの高性能な機能を内蔵し、単一電源で動作するため、TAC5112-Q1 は、スペースに制約のある車載用システムに最適な選択肢です。



製品情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ (公称) ⁽²⁾
TAC5112-Q1	WQFN (32)	5mm × 5mm、0.5mm ピッチ

- (1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
- (2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合、これにはピンも含まれます。



概略ブロック図

目次

1 特長	1	6 詳細説明	28
2 アプリケーション	1	6.1 概要.....	28
3 概要	1	6.2 機能ブロック図.....	29
4 ピン構成および機能	4	6.3 機能説明.....	29
5 仕様	6	6.4 デバイスの機能モード.....	91
5.1 絶対最大定格.....	6	6.5 プログラミング.....	91
5.2 ESD 定格.....	6	7 レジスタマップ	97
5.3 推奨動作条件.....	6	7.1 デバイス構成レジスタ.....	97
5.4 熱に関する情報.....	7	7.2 プログラム可能な係数レジスタ.....	204
5.5 電気的特性.....	7	8 アプリケーションと実装	237
5.6 タイミング要件: I ² C インターフェイス.....	16	8.1 アプリケーション情報.....	237
5.7 スイッチング特性: I ² C インターフェイス.....	17	8.2 代表的なアプリケーション.....	237
5.8 タイミング要件: SPI.....	17	8.3 電源に関する推奨事項.....	241
5.9 スイッチング特性: SPI.....	17	8.4 レイアウト.....	242
5.10 タイミング要件: TDM、I ² S または LJ インターフェ イス.....	18	9 デバイスおよびドキュメントのサポート	244
5.11 スイッチング特性: TDM、I ² S または LJ インターフ ェイス.....	18	9.1 ドキュメントのサポート.....	244
5.12 タイミング要件: PDM デジタル マイクロフォン イン ターフェイス.....	19	9.2 ドキュメントの更新通知を受け取る方法.....	244
5.13 スイッチング特性: PDM デジタル マイクロフォン イ ンターフェイス.....	19	9.3 サポート・リソース.....	244
5.14 タイミング図.....	20	9.4 商標.....	244
5.15 代表的特性.....	22	9.5 静電気放電に関する注意事項.....	244
		9.6 用語集.....	245
		10 改訂履歴	245
		11 メカニカル、パッケージ、および注文情報	245

4 ピン構成および機能




図 4-1. TAC5112-Q1 RTV パッケージ 32 ピン WQFN (露出サーマル パッド付き) 上面図

表 4-1. ピンの機能

ピン		種類 ⁽¹⁾	説明
名称	番号		
VSS	1	グラウンド	グラウンド ピン。基板のグラウンド プレーンへ直接短絡します。
DREG	2	デジタル電源	デジタル電源用デジタル オンチップ レギュレータ出力電圧 (1.5V、公称値)
BCLK	3	デジタル I/O	オーディオ シリアル データインターフェイスのバス ビット クロック
FSYNC	4	デジタル I/O	オーディオ シリアル データ インターフェイス バス フレームの同期信号
DOUT	5	デジタル I/O	オーディオ シリアル データ インターフェイス バス出力
DIN	6	デジタル 入力	オーディオ シリアル データ インターフェイス バス入力
IOVDD	7	デジタル電源	デジタル I/O 電源 (1.2V、1.8V または 3.3V、公称値)
VSS	8	グラウンド	グラウンド ピン。基板のグラウンド プレーンへ直接短絡します。
SCL	9	デジタル 入力	I ² C 制御インターフェイス用クロック
SDA	10	デジタル 入力	I ² C 制御インターフェイス用データ
GPIO1	11	デジタル I/O	汎用デジタル入出力 1 (デジチェーン入力、オーディオ データ出力、PLL 入力クロック ソース、割り込みなど、多目的機能)
GPIO2	12	デジタル I/O	汎用デジタル入出力 2 (デジチェーン入力、オーディオ データ出力、PLL 入力クロック ソース、割り込みなど、多目的機能)

表 4-1. ピンの機能 (続き)

ピン		種類 ⁽¹⁾	説明
名称	番号		
GPO1	13	デジタル 出力	汎用デジタル出力 1 (音声データ出力、割り込みなど多目的機能)
GPI1	14	デジタル 入力	汎用デジタル入力 1 (デジタイゼーション入力、PLL 入力クロック ソースなど、多目的機能)
VSS	15	グランド	グランド ピン。基板のグランド プレーンへ直接短絡します。
ADDR	16	アナログ 入力	I ² C アドレス ピン
MICBIAS	17	アナログ	マイク バイアス出力 (最大 3V までプログラム可能な出力)
IN1P	18	アナログ 入力	アナログ入力 1P ピン
IN1M	19	アナログ 入力	アナログ入力 1M ピン
IN2P	20	アナログ 入力	アナログ入力 2P ピン
IN2M	21	アナログ 入力	アナログ入力 2M ピン
VSSI	22	グランド	基板のグランド プレーンへ直接短絡します。
VSSI	23	グランド	基板のグランド プレーンへ直接短絡します。
VSSI	24	グランド	基板のグランド プレーンへ直接短絡します。
VSSI	25	グランド	基板のグランド プレーンへ直接短絡します。
VSS	26	グランド	グランド ピン。基板のグランド プレーンへ直接短絡します。
OUT1M	27	アナログ 出力	アナログ出力 1M ピン
OUT1P	28	アナログ 出力	アナログ出力 1P ピン
OUT2P	29	アナログ 出力	アナログ出力 2P ピン
OUT2M	30	アナログ 出力	アナログ出力 2M ピン
AVDD	31	アナログ 電源	アナログ電源 (1.8V または 3.3V、公称値)
VREF	32	アナログ	アナログ リファレンス電圧フィルタ出力
VSS	サーマル パッド	グランド	サーマル パッドを内部デバイスのグランドに短絡します。基板のグランド プレーンへ直接短絡します。

(1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源。

5 仕様

5.1 絶対最大定格

動作環境温度範囲内 (特に記載がない限り) ⁽¹⁾

		最小値	最大値	単位
電源電圧	AVDD から VSS (サーマル パッド)	-0.3	3.9	V
電源電圧	IOVDD から VSS (サーマル パッド)	-0.3	3.9	V
グランドとの電位差	VSS から VSS (サーマル パッド)	-0.3	0.3	V
アナログ入力電圧	アナログ入力ピン電圧から VSS (サーマル パッド)	-0.3	5.656	V
デジタル入力電圧	デジタル入力ピン電圧から VSS (サーマル パッド)	-0.3	IOVDD + 0.3	V
温度	機能周囲温度、T _A	-55	125	°C
	動作時周囲温度、T _A	-40	125	
	接合部、T _J	-40	150	
	保存、T _{stg}	-65	150	

(1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

5.2 ESD 定格

			値	単位
V _(ESD)	静電放電	人体モデル (HBM)、AEC Q100-002 準拠 ⁽¹⁾	±2000	V
V _(ESD)	静電放電	荷電デバイス モデル (CDM)、AEC Q100-011 準拠	±500	

(1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

5.3 推奨動作条件

動作環境温度範囲内 (特に記載がない限り)

		最小値	公称値	最大値	単位
電源					
AVDD ⁽¹⁾	アナログ供給電圧を VSS (サーマル パッド) に接続 - AVDD 3.3V 動作	3.0	3.3	3.6	V
	アナログ供給電圧を VSS (サーマル パッド) に接続 - AVDD 1.8V 動作 ⁽²⁾	1.65	1.8	1.95	
IOVDD	IO 供給電圧を VSS (サーマル パッド) に接続 - IOVDD 3.3V 動作	3.0	3.3	3.6	V
	IO 供給電圧を VSS (サーマル パッド) に接続 - IOVDD 1.8V 動作 ⁽³⁾	1.65	1.8	1.95	
	IO 供給電圧を VSS (サーマル パッド) に接続 - IOVDD 1.2V 動作 ⁽³⁾	1.08	1.2	1.32	
入力					
INxx	ラインイン記録のためのアナログ入力ピン電圧を VSS (サーマル パッド) に接続	0		5.6	V
IO	デジタル入力ピン電圧から VSS (サーマル パッド)	0		IOVDD	V
ADDR	ADDR ピン w.r.t VSS (サーマル パッド)	0		AVDD	V
温度					
T _A	動作時の周囲温度	-40		125	℃

動作環境温度範囲内 (特に記載がない限り)

		最小値	公称値	最大値	単位
その他					
CCLK	GPIOx または GPIx コントローラ モード クロック周波数 (CCLK)			36.864 ⁽⁴⁾	MHz
C _b	I ² C インターフェースの SCL および SDA バス容量は、スタンダード モードおよびファースト モードをサポートしています			400	pF
	I ² C インターフェースの SCL および SDA バス容量は、ファストモード プラスをサポートします			550	
C _L	デジタル出力負荷容量		20	50	pF

- (1) VSS および VSS (サマル パッド)。すべてのグランド ピンは一緒に接続する必要があり、電圧の差は 0.2V を超えてはなりません。
- (2) AVDD 1.8V 動作のために、AVDD_MODE ビットを正しく設定してください。
- (3) IOVDD が 1.8V および 1.2V の動作の場合、IOVDD_IO_MODE ビットを正しく設定します。
- (4) CCLK 入力の立ち上がり時間 (V_{IL} から V_{IH}) と立ち下がり時間 (V_{IH} から V_{IL}) は 5ns 未満である必要があります。オーディオのノイズ特性を向上させるには、低ジッタの CCLK 入力を使用する必要があります。

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		TAC5112-Q1	単位
		RTV (WQFN)	
		32 ピン	
R _{θJA}	接合部から周囲への熱抵抗	38.4	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	26.3	°C/W
R _{θJB}	接合部から基板への熱抵抗	15.9	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	0.5	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	15.8	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	13.8	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

5.5 電気的特性

T_A = 25°C、AVDD = 3.3V、IOVDD = 3.3V、f_{IN} = 1kHz 正弦波信号、f_S = 48kHz、32 ビット オーディオ データ、BCLK = 256 × f_S、TDM ターゲット モード、線形位相の間引き / 補間フィルタ、5kΩ の入力インピーダンス設定、ADC_CHx_CM_TOL = 2'b00 による AC 結合の差動入力、または ADC_CHx_CM_TOL = 2'b10 による DC 結合の差動入力 (該当する場合)、差動 / シングルエンド構成における 1200Ω/600Ω のライン出力負荷、または 32Ω/16Ω のレシーバ/ヘッドホン負荷 (該当する場合)、PLL オン、チャンネル ゲイン = 0dB、MICBIAS は VREF に設定、その他はデフォルト設定、特に記載がない限り、20Hz~20kHz の無補正帯域幅で Audio Precision によりフィルタフリー測定を実施。

パラメータ	テスト条件	最小値	公称値	最大値	単位
入力録音における ADC の性能					
	差動入力のフルスケール DC 信号電圧	AC 結合または DC 結合の入力	2		V _{RMS}
		DC 結合入力 (高スイング モード) ⁽³⁾	4		
	シングルエンド入力のフルスケール AC 信号電圧	AC 結合または DC 結合の入力	1		V _{RMS}
		DC 結合入力 (高スイング モード) ⁽³⁾	2		
SNR	信号対雑音比、A 特性補正 ^{(1) (2)}	INxx の差動 AC 結合入力、および AC 信号がグランドに短絡された状態、チャンネル ゲインは 0dB	104		dB
		INxx の差動 AC 結合入力、および AC 信号がグランドに短絡された状態、チャンネル ゲインは 12dB	102		
		INxx の差動 DC 結合入力、および AC 信号がグランドに短絡された状態、チャンネル ゲインは 0dB	102		
		INxx の差動 DC 結合入力、および AC 信号がグランドに短絡された状態、チャンネル ゲインは 12dB	99		

TAC5112-Q1

JAJST67A – JANUARY 2024 – REVISED MARCH 2025

$T_A = 25^\circ\text{C}$, $AVDD = 3.3\text{V}$, $IOVDD = 3.3\text{V}$, $f_{IN} = 1\text{kHz}$ 正弦波信号, $f_S = 48\text{kHz}$, 32 ビット オーディオ データ, $BCLK = 256 \times f_S$, TDM ターゲット モード, 線形位相の間引き / 補間フィルタ, $5\text{k}\Omega$ の入力インピーダンス設定, $ADC_CHx_CM_TOL = 2'b00$ による AC 結合の差動入力, または $ADC_CHx_CM_TOL = 2'b10$ による DC 結合の差動入力 (該当する場合), 差動 / シングルエンド構成における $1200\Omega/600\Omega$ のライン出力負荷, または $32\Omega/16\Omega$ のレシーバ/ヘッドホン負荷 (該当する場合), PLL オン, チャネル ゲイン = 0dB , MICBIAS は VREF に設定, その他はデフォルト設定, 特に記載がない限り, $20\text{Hz} \sim 20\text{kHz}$ の無補正帯域幅で Audio Precision によりフィルタフリー測定を実施。

パラメータ		テスト条件	最小値	公称値	最大値	単位
SNR	信号対雑音比, A 特性補正 ^{(1) (2)}	広帯域モード ⁽⁴⁾ : INxx の差動 AC 結合入力, および AC 信号がグラウンドに短絡された状態, チャネル ゲインは 0dB (20kHz まで積分, A 補正)		103		dB
SNR	信号対雑音比 ⁽¹⁾	広帯域モード ⁽⁴⁾ : INxx の差動 AC 結合入力, AC 信号はグラウンドに短絡, チャネル ゲイン 0dB (85kHz まで積分)		91		dB
SNR	信号対雑音比, A 特性補正 ^{(1) (2)}	パワー チューン モード ⁽⁵⁾ : INxx の差動 AC 結合入力, および AC 信号がグラウンドに短絡された状態, チャネル ゲインは 0dB		101		dB
		パワー チューン モード ⁽⁵⁾ : INxx の差動 DC 結合入力, および AC 信号がグラウンドに短絡された状態, チャネル ゲインは 0dB		101		
SNR	信号対雑音比, A 特性補正 ^{(1) (2)}	INxx の差動 AC 結合入力, および AC 信号がグラウンドに短絡された状態, チャネル ゲインは 0dB , $AVDD = 1.8\text{V}$		103		dB
		INxx の差動 DC 結合入力, および AC 信号がグラウンドに短絡された状態, チャネル ゲインは 0dB , $AVDD = 1.8\text{V}$		101		
		INxx の差動 DC 結合入力を選択, AC 信号をグラウンドに短絡, チャネル ゲインは 12dB , $AVDD = 1.8\text{V}$		94		
SNR	信号対雑音比, A 特性補正 ^{(1) (2)}	パワー チューン モード ⁽⁵⁾ : INxx の差動 AC 結合入力, および AC 信号がグラウンドに短絡された状態, チャネル ゲインは 0dB , $AVDD = 1.8\text{V}$		101		dB
		パワー チューン モード ⁽⁵⁾ : INxx の差動 DC 結合入力, および AC 信号がグラウンドに短絡された状態, チャネル ゲインは 0dB , $AVDD = 1.8\text{V}$		101		
SNR	信号対雑音比, A 特性補正 ^{(1) (2)}	INxx のシングルエンド AC 結合入力, AC 信号はグラウンドに短絡, チャネル ゲイン 0dB		102		dB
	信号対雑音比, A 特性補正 ^{(1) (2)}	INxx のシングルエンド AC 結合入力, AC 信号はグラウンドに短絡, チャネル ゲイン 12dB		97		
SNR	信号対雑音比, A 特性補正 ^{(1) (2)}	INxx のシングルエンド DC 結合入力, AC 信号はグラウンドに短絡, チャネル ゲイン 0dB		101		dB
	信号対雑音比, A 特性補正 ^{(1) (2)}	INxx のシングルエンド DC 結合入力, AC 信号はグラウンドに短絡, チャネル ゲイン 12dB		92		
SNR	信号対雑音比, A 特性補正 ^{(1) (2)}	INxx のシングルエンド mux AC 結合入力, AC 信号はグラウンドに短絡, チャネル ゲイン 0dB , 入力インピーダンス $10\text{k}\Omega$		97		dB
	信号対雑音比, A 特性補正 ^{(1) (2)}	INxx のシングルエンド mux DC 結合入力, AC 信号はグラウンドに短絡, チャネル ゲイン 0dB , 入力インピーダンス $10\text{k}\Omega$		96		
DR	ダイナミック レンジ, A 特性補正 ⁽²⁾	INxx 差動 AC 結合入力, -60dBFS AC 信号入力, 0dB チャネル ゲイン		105		dB
		INxx 差動 DC 結合入力, -60dBFS AC 信号入力, 0dB チャネル ゲイン		104		
		INxx 差動 DC 結合入力, -72dBFS AC 信号入力, 12dB チャネル ゲイン		99		

$T_A = 25^\circ\text{C}$, $AVDD = 3.3\text{V}$, $IOVDD = 3.3\text{V}$, $f_{IN} = 1\text{kHz}$ 正弦波信号、 $f_S = 48\text{kHz}$, 32 ビット オーディオ データ、 $BCLK = 256 \times f_S$ 、TDM ターゲット モード、線形位相の間引き / 補間フィルタ、 $5\text{k}\Omega$ の入力インピーダンス設定、 $ADC_CHx_CM_TOL = 2'b00$ による AC 結合の差動入力、または $ADC_CHx_CM_TOL = 2'b10$ による DC 結合の差動入力 (該当する場合)、差動 / シングルエンド構成における $1200\Omega/600\Omega$ のライン出力負荷、または $32\Omega/16\Omega$ のレシーバ/ヘッドホン負荷 (該当する場合)、PLL オン、チャンネル ゲイン = 0dB 、 $MICBIAS$ は $VREF$ に設定、その他はデフォルト設定、特に記載がない限り、 $20\text{Hz} \sim 20\text{kHz}$ の無補正帯域幅で Audio Precision によりフィルタフリー測定を実施。

パラメータ		テスト条件	最小値	公称値	最大値	単位
DR	ダイナミックレンジ、A 特性補正 ⁽²⁾	パワー チューン モード ⁽⁵⁾ :INxx 差動 AC 結合入力、-60dBFS AC 信号入力、0dB チャンネル ゲイン		103		dB
		パワー チューン モード ⁽⁵⁾ :INxx 差動 DC 結合入力、-60dBFS AC 信号入力、0dB チャンネル ゲイン		102		
DR	ダイナミックレンジ、A 特性補正 ⁽²⁾	INxx 差動 AC 結合入力、-60dBFS AC 信号入力、0dB チャンネル ゲイン、AVDD = 1.8V		104		dB
		INxx 差動 DC 結合入力、-60dBFS AC 信号入力、0dB チャンネル ゲイン、AVDD = 1.8V		103		
		INxx 差動 DC 結合入力、-72dBFS AC 信号入力、12dB チャンネル ゲイン、AVDD = 1.8V		94		
DR	ダイナミックレンジ、A 特性補正 ⁽²⁾	パワー チューン モード:INxx 差動 AC 結合入力、-60dBFS AC 信号入力、0dB チャンネル ゲイン、AVDD = 1.8V		102		dB
		パワー チューン モード:INxx 差動 DC 結合入力、-60dBFS 信号入力、0dB チャンネル ゲイン、AVDD = 1.8V		101		
DR	ダイナミックレンジ、A 特性補正 ⁽²⁾	INxx のシングルエンド AC 結合入力、-60dBFS の AC 信号を入力、チャンネル ゲイン 0dB		104		dB
DR	ダイナミックレンジ、A 特性補正 ⁽²⁾	INxx のシングルエンド DC 結合入力、-60dBFS の AC 信号を入力、チャンネル ゲイン 0dB		102		dB
		INxx のシングルエンド DC 結合入力、-72dBFS の AC 信号を入力、チャンネル ゲイン 12dB		92		
DR	ダイナミックレンジ、A 特性補正 ⁽²⁾	INxx のシングルエンド mux AC 結合入力、-60dBFS の AC 信号を入力、チャンネル ゲイン 0dB、入力インピーダンス 10kΩ		97		dB
THD+N	全高調波歪 ⁽²⁾	INxx 差動 AC 結合入力、-1dBFS AC 信号入力、0dB チャンネル ゲイン		-97		dB
		INxx 差動 DC 結合入力、-1dBFS AC 信号入力、0dB チャンネル ゲイン		-97		
		INxx 差動 DC 結合入力、-13dBFS AC 信号入力、12dB チャンネル ゲイン		-96		
THD+N	全高調波歪 ⁽²⁾	INxx のシングルエンド AC 結合入力、-1dBFS の AC 信号を入力、チャンネル ゲイン 0dB		-94		dB
		INxx のシングルエンド DC 結合入力、-1dBFS の AC 信号を入力、チャンネル ゲイン 0dB		-85		
		INxx のシングルエンド mux AC 結合入力、-1dBFS の AC 信号を入力、チャンネル ゲイン 0dB、入力インピーダンス 10kΩ		-93		
ADC のその他のパラメータ						
	入力インピーダンス	入力ピン INxP または INxM、5kΩ の入力インピーダンス モード		5.5		kΩ
		入力ピン INxP または INxM、10kΩ の入力インピーダンス モード		11		
		入力ピン INxP または INxM、40kΩ の入力インピーダンス モード		44		

$T_A = 25^\circ\text{C}$ 、 $AVDD = 3.3\text{V}$ 、 $IOVDD = 3.3\text{V}$ 、 $f_{IN} = 1\text{kHz}$ 正弦波信号、 $f_S = 48\text{kHz}$ 、32 ビット オーディオ データ、 $BCLK = 256 \times f_S$ 、TDM ターゲット モード、線形位相の間引き / 補間フィルタ、 $5\text{k}\Omega$ の入力インピーダンス設定、 $ADC_CHx_CM_TOL = 2'b00$ による AC 結合の差動入力、または $ADC_CHx_CM_TOL = 2'b10$ による DC 結合の差動入力 (該当する場合)、差動 / シングルエンド構成における $1200\Omega/600\Omega$ のライン出力負荷、または $32\Omega/16\Omega$ のレシーバ/ヘッドホン負荷 (該当する場合)、PLL オン、チャンネル ゲイン = 0dB 、 $MICBIAS$ は $VREF$ に設定、その他はデフォルト設定、特に記載がない限り、 $20\text{Hz} \sim 20\text{kHz}$ の無補正帯域幅で Audio Precision によりフィルタフリー測定を実施。

パラメータ	テスト条件	最小値	公称値	最大値	単位
デジタル ボリューム制御 範囲	0.5dB ステップでプログラム可能	-80		47	dB
入力信号帯域幅	最大 192KSPS の FS レート		0.46		FS
	>192KSPS		90		kHz
出力データのサンプル レート	プログラム可能	4		768	kHz
出力データ サンプルのワード長	プログラム可能	16		32	ビット
デジタル ハイパス フィルタのカットオフ周波数	プログラム可能な係数を持つ 1 次 IIR フィルタ、-3dB ポイント (デフォルト設定)		1		Hz
チャンネル間絶縁	1dBFS AC 信号ライン差動入力から非測定チャンネルへ		-134		dB
チャンネル間ゲインのミスマッチ	-6dBFS AC 信号によるラインイン差動入力、1kHz の正弦波信号、チャンネル ゲインは 0dB		± 0.1		dB
チャンネル間位相のミスマッチ	6dBFS AC 信号ライン入力差動入力、1kHz 正弦波信号		± 0.01		度
PSRR	電源除去比		107		dB
CMRR	同相除去比		60		dB
マイク バイアス					
	$MICBIAS$ ノイズ	帯域幅 = $20\text{Hz} \sim 20\text{kHz}$ 、A 特性補正、 $MICBIAS$ と VSS (サーマルパッド) の間に $1\mu\text{F}$ のコンデンサを接続	2		μV_{RMS}
	$MICBIAS$ 電圧	$AVDD$ にバイパス	$AVDD$		V
	$MICBIAS$ 電圧	$AVDD = 1.8\text{V}$	1.375		V
	$MICBIAS$ 電圧	$AVDD = 3.3\text{V}$	2.75		V
ライン出力/ヘッドフォン アンプへのアナログ バイパス					
入力インピーダンス	入力ピン $INxP$ または $INxM$ 、 $4.4\text{k}\Omega$ の入力インピーダンス モード		4.4		k Ω
	入力ピン $INxP$ または $INxM$ 、 $20\text{k}\Omega$ の入力インピーダンス モード		20		
差動フルスケール出力	$AVDD = 3.3\text{V}$		2		Vrms
	$AVDD = 1.8\text{V}$		1		Vrms
シングルエンド フルスケール出力	$AVDD = 3.3\text{V}$		1		Vrms
ゲイン誤差	AC 結合入力、-6dBFS 入力		± 0.1		dB
ノイズ、A 特性補正	アイドル チャンネル、AC 結合入力をグラウンドにショート、差動出力		4.1		μV_{RMS}

$T_A = 25^\circ\text{C}$, $AVDD = 3.3\text{V}$, $IOVDD = 3.3\text{V}$, $f_{IN} = 1\text{kHz}$ 正弦波信号, $f_S = 48\text{kHz}$, 32 ビット オーディオ データ, $BCLK = 256 \times f_S$, TDM ターゲット モード, 線形位相の間引き / 補間フィルタ, $5\text{k}\Omega$ の入力インピーダンス設定, $ADC_CHx_CM_TOL = 2'b00$ による AC 結合の差動入力, または $ADC_CHx_CM_TOL = 2'b10$ による DC 結合の差動入力 (該当する場合), 差動 / シングルエンド構成における $1200\Omega/600\Omega$ のライン出力負荷, または $32\Omega/16\Omega$ のレシーバ/ヘッドホン負荷 (該当する場合), PLL オン, チャネル ゲイン = 0dB , MICBIAS は VREF に設定, その他はデフォルト設定, 特に記載がない限り, $20\text{Hz} \sim 20\text{kHz}$ の無補正帯域幅で Audio Precision によりフィルタフリー測定を実施。

パラメータ		テスト条件	最小値	公称値	最大値	単位
	ノイズ, A 特性補正	アイドル チャネル, AC 結合入力をグラウンドにショート, シングルエンド出力		21		μV_{RMS}
SNR	信号対雑音比, A 特性補正 ^{(1) (2)}	アイドル チャネル, AC 結合入力をグラウンドにショート, 差動出力		113		dB
SNR	信号対雑音比, A 特性補正 ^{(1) (2)}	アイドル チャネル, AC 結合入力をグラウンドにショート, シングルエンド出力		94		dB
THD+N	全高調波歪 ⁽²⁾	IN1 差動 AC 結合入力, -1dBFS AC 信号入力, 0dB チャネル ゲイン		-102		dB
ライン出力/ヘッドフォン再生時の DAC 性能						
	フルスケール出力電圧	OUTxP と OUTxM の間の差動出力, $AVDD = 3.3\text{V}$		2		V_{RMS}
		OUTxP と OUTxM の間の差動出力, $AVDD = 1.8\text{V}$		1		
		シングルエンド出力, $AVDD = 3.3\text{V}$		1		
		シングルエンド出力, $AVDD = 1.8\text{V}$		0.5		
		OUTxP と OUTxM 間の疑似差動出力, $AVDD = 3.3\text{V}$		1		
		OUTxP と OUTxM 間の疑似差動出力, $AVDD = 1.8\text{V}$		0.5		
SNR	信号対雑音比, A 特性補正 ^{(1) (2)}	差動出力, 0dBFS 信号, $AVDD = 3.3\text{V}$		114		dB
		シングルエンド出力, 0dBFS 信号, $AVDD = 3.3\text{V}$		107		
		疑似差動出力, 0dBFS 信号, $AVDD = 3.3\text{V}$		105		
		差動出力, 0dBFS 信号, $AVDD = 1.8\text{V}$		109		
		シングルエンド出力, 0dBFS 信号, $AVDD = 1.8\text{V}$		101		
		疑似差動出力, 0dBFS 信号, $AVDD = 1.8\text{V}$		99		
		差動出力, 0dBFS 信号, $AVDD = 3.3\text{V}$, パワー チューン モード ⁽⁵⁾		114		
		シングルエンド出力, 0dBFS 信号, $AVDD = 3.3\text{V}$, パワー チューン モード ⁽⁵⁾		103		
		疑似差動出力, 0dBFS 信号, $AVDD = 3.3\text{V}$, パワー チューン モード ⁽⁵⁾		105		
		差動出力, 0dBFS 信号, $AVDD = 1.8\text{V}$, パワー チューン モード ⁽⁵⁾		108		
		シングルエンド出力, 0dBFS 信号, $AVDD = 1.8\text{V}$, パワー チューン モード ⁽⁵⁾		98		
		疑似差動出力, 0dBFS 信号, $AVDD = 1.8\text{V}$, パワー チューン モード		99		

$T_A = 25^\circ\text{C}$ 、 $AVDD = 3.3\text{V}$ 、 $IOVDD = 3.3\text{V}$ 、 $f_{IN} = 1\text{kHz}$ 正弦波信号、 $f_S = 48\text{kHz}$ 、32 ビット オーディオ データ、 $BCLK = 256 \times f_S$ 、TDM ターゲット モード、線形位相の間引き / 補間フィルタ、 $5\text{k}\Omega$ の入力インピーダンス設定、 $ADC_CHx_CM_TOL = 2'b00$ による AC 結合の差動入力、または $ADC_CHx_CM_TOL = 2'b10$ による DC 結合の差動入力 (該当する場合)、差動 / シングルエンド構成における $1200\Omega/600\Omega$ のライン出力負荷、または $32\Omega/16\Omega$ のレシーバ/ヘッドホン負荷 (該当する場合)、PLL オン、チャンネル ゲイン = 0dB 、 $MICBIAS$ は $VREF$ に設定、その他はデフォルト設定、特に記載がない限り、 $20\text{Hz} \sim 20\text{kHz}$ の無補正帯域幅で Audio Precision によりフィルタフリー測定を実施。

パラメータ	テスト条件	最小値	公称値	最大値	単位
SNR	信号対雑音比、A 特性補正 ^{(1) (2)}	差動出力、レシーバ負荷、 0dBFS 信号、 $AVDD = 3.3\text{V}$	114		dB
		シングルエンド出力、ヘッドホン負荷、 0dBFS 信号、 $AVDD = 3.3\text{V}$	107		
		疑似差動出力、レシーバ負荷、 0dBFS 信号、 $AVDD = 3.3\text{V}$	105		
		差動出力、レシーバ負荷、 0dBFS 信号、 $AVDD = 1.8\text{V}$	109		
		シングルエンド出力、ヘッドホン負荷、 0dBFS 信号、 $AVDD = 1.8\text{V}$	101		
		疑似差動出力、レシーバ負荷、 0dBFS 信号、 $AVDD = 1.8\text{V}$	99		
DR	ダイナミックレンジ、A 特性補正 ⁽²⁾	差動出力、 -60dBFS 信号、 $AVDD = 3.3\text{V}$	114		dB
		シングルエンド出力、 -60dBFS 信号、 $AVDD = 3.3\text{V}$	107		
		疑似差動出力、 -60dBFS 信号、 $AVDD = 3.3\text{V}$	106		
		差動出力、 -60dBFS 信号、 $AVDD = 1.8\text{V}$	110		
		シングルエンド出力、 -60dBFS 信号、 $AVDD = 1.8\text{V}$	101		
		疑似差動出力、 -60dBFS 信号、 $AVDD = 1.8\text{V}$	100		
		差動出力、 -60dBFS 信号、 $AVDD = 3.3\text{V}$ 、パワー チューン モード ⁽⁵⁾	114		
		シングルエンド出力、 -60dBFS 信号、 $AVDD = 3.3\text{V}$ 、パワー チューン モード ⁽⁵⁾	104		
		疑似差動出力、 -60dBFS 信号、 $AVDD = 3.3\text{V}$ 、パワー チューン モード ⁽⁵⁾	105		
		差動出力、 -60dBFS 信号、 $AVDD = 1.8\text{V}$ 、パワー チューン モード ⁽⁵⁾	109		
		シングルエンド出力、 -60dBFS 信号、 $AVDD = 1.8\text{V}$ 、パワー チューン モード ⁽⁵⁾	99		
		疑似差動出力、 -60dBFS 信号、 $AVDD = 1.8\text{V}$ 、パワー チューン モード	99		
DR	ダイナミックレンジ、A 特性補正 ⁽²⁾	差動出力、レシーバ負荷、 -60dBFS 信号、 $AVDD = 3.3\text{V}$	114		dB
		シングルエンド出力、ヘッドフォン負荷、 -60dBFS 信号、 $AVDD = 3.3\text{V}$	107		
		疑似差動出力、レシーバ負荷、 -60dBFS 信号、 $AVDD = 3.3\text{V}$	106		
		差動出力、レシーバ負荷、 -60dBFS 信号、 $AVDD = 1.8\text{V}$	110		
		シングルエンド出力、ヘッドフォン負荷、 -60dBFS 信号、 $AVDD = 1.8\text{V}$	102		
		疑似差動出力、レシーバ負荷、 -60dBFS 信号、 $AVDD = 1.8\text{V}$	100		

$T_A = 25^\circ\text{C}$ 、 $AVDD = 3.3\text{V}$ 、 $IOVDD = 3.3\text{V}$ 、 $f_{IN} = 1\text{kHz}$ 正弦波信号、 $f_S = 48\text{kHz}$ 、32 ビット オーディオ データ、 $BCLK = 256 \times f_S$ 、TDM ターゲット モード、線形位相の間引き / 補間フィルタ、 $5\text{k}\Omega$ の入力インピーダンス設定、 $ADC_CHx_CM_TOL = 2'b00$ による AC 結合の差動入力、または $ADC_CHx_CM_TOL = 2'b10$ による DC 結合の差動入力 (該当する場合)、差動 / シングルエンド構成における $1200\Omega/600\Omega$ のライン出力負荷、または $32\Omega/16\Omega$ のレシーバ/ヘッドホン負荷 (該当する場合)、PLL オン、チャンネル ゲイン = 0dB 、 $MICBIAS$ は $VREF$ に設定、その他はデフォルト設定、特に記載がない限り、 $20\text{Hz} \sim 20\text{kHz}$ の無補正帯域幅で Audio Precision によりフィルタフリー測定を実施。

パラメータ		テスト条件	最小値	公称値	最大値	単位
THD+N	全高調波歪 ⁽²⁾	差動出力、 -1dBFS 信号、 $AVDD = 3.3\text{V}$		-96		dB
		シングルエンド出力、 -1dBFS 信号、 $AVDD = 3.3\text{V}$		-94		
		疑似差動出力、 -1dBFS 信号、 $AVDD = 3.3\text{V}$		-93		
	ヘッドフォンの負荷範囲	シングル エンド	4	16	600	Ω
	ライン出力負荷範囲	シングル エンド	600			Ω
	ヘッドフォン / ライン出力容量性負荷	シングル エンド	0		2	nF
DAC チャンネルのその他のパラメータ						
	出力オフセット	0 入力、差動ライン出力		± 0.5		mV
	出力同相モード	OUTxP および OUTxM の同相モード レベル ($AVDD = 1.8\text{V}$ 、レジスタで構成可能)		0.9		V
		OUTxP および OUTxM の同相モード レベル ($AVDD = 3.3\text{V}$ 、レジスタで構成可能)		1.65		
	同相モード誤差	同相モード電圧の DC 誤差		± 20		mV
	出力信号帯域幅	最大 192KSPS の FS レート		0.46		FS
		$>192\text{KSPS}$		90		kHz
	入力データ サンプル レート	プログラム可能	4		768	kHz
	入力データ サンプルのワード長	プログラム可能	16		32	ビット
	デジタル ハイパス フィルタのカットオフ周波数	プログラム可能な係数を持つ 1 次 IIR フィルタ、 -3dB ポイント (デフォルト設定)		1		Hz
	チャンネル間絶縁	差動出力、非測定チャンネルに -1dBFS の入力信号		-120		dB
	ゲイン誤差	差動出力、 -6dBFS 入力信号		± 0.1		dB
	チャンネル間ゲインのミスマッチ	差動出力、 -6dBFS 入力信号		± 0.1		dB
	チャンネル間位相のミスマッチ	差動出力、 -6dBFS 入力信号		± 0.01		度
PSRR	電源除去比	$AVDD$ に 100-mV_{pp} 、 1kHz の正弦波信号を入力、差動入力を選択、チャンネル ゲインは 0dB		110		dB
	ミュート減衰			-130		dB
P_{out}	出力電力供給	シングルエンド / 疑似差動ヘッドフォン $R_L = 16\Omega$ 、 $THD + N < 0.1\%$		62.5		mW
デジタル I/O						
V_{IL}	Low レベル デジタル入力ロジック電圧スレッシュホールド	SDA および SCL を除くすべてのデジタル ピンは、 $IOVDD$ が 1.8V または 1.2V で動作	-0.3		$0.35 \times IOVDD$	V
		SDA および SCL を除くすべてのデジタル ピンは、 $IOVDD 3.3\text{V}$ で動作	-0.3		0.8	
V_{IH}	High レベル デジタル入力ロジック電圧スレッシュホールド	SDA および SCL を除くすべてのデジタル ピンは、 $IOVDD$ が 1.8V または 1.2V で動作	$0.65 \times IOVDD$		$IOVDD + 0.3$	V
		SDA および SCL を除くすべてのデジタル ピンは、 $IOVDD 3.3\text{V}$ で動作	2		$IOVDD + 0.3$	

$T_A = 25^\circ\text{C}$, $AVDD = 3.3\text{V}$, $IOVDD = 3.3\text{V}$, $f_{IN} = 1\text{kHz}$ 正弦波信号, $f_S = 48\text{kHz}$, 32 ビット オーディオ データ, $BCLK = 256 \times f_S$, TDM ターゲット モード, 線形位相の間引き / 補間フィルタ, $5\text{k}\Omega$ の入力インピーダンス設定, $ADC_CHx_CM_TOL = 2'b00$ による AC 結合の差動入力, または $ADC_CHx_CM_TOL = 2'b10$ による DC 結合の差動入力 (該当する場合), 差動 / シングルエンド構成における $1200\Omega/600\Omega$ のライン出力負荷, または $32\Omega/16\Omega$ のレシーバ/ヘッドホン負荷 (該当する場合), PLL オン, チャネル ゲイン = 0dB , MICBIAS は VREF に設定, その他はデフォルト設定, 特に記載がない限り, $20\text{Hz} \sim 20\text{kHz}$ の無補正帯域幅で Audio Precision によりフィルタフリー測定を実施。

パラメータ		テスト条件	最小値	公称値	最大値	単位
V _{OL}	Low レベル デジタル出力電圧	SDA および SCL を除くすべてのデジタル ピンにおいて、I _{OL} = -2mA、IOVDD は 1.8V または 1.2V で動作			0.45	V
		SDA および SCL を除くすべてのデジタル ピンにおいて、I _{OL} = -2mA、IOVDD は 3.3V で動作			0.4	
V _{OH}	High レベル デジタル出力電圧	SDA および SCL を除くすべてのデジタル ピンにおいて、I _{OH} = 2mA、IOVDD は 1.8V または 1.2V で動作	IOVDD - 0.45			V
		SDA および SCL を除くすべてのデジタル ピンにおいて、I _{OH} = 2mA、IOVDD は 3.3V で動作	2.4			
V _{IL(I2C)}	Low レベル デジタル入力ロジック電圧スレッシュホールド	SDA および SCL	-0.5		0.3 × IOVDD	V
V _{IH(I2C)}	High レベル デジタル入力ロジック電圧スレッシュホールド	SDA および SCL	0.7 × IOVDD		IOVDD + 0.5	V
V _{OL1(I2C)}	Low レベル デジタル出力電圧	SDA、I _{OL(I2C)} = -3mA、IOVDD は 3.3V で動作			0.4	V
V _{OL2(I2C)}	Low レベル デジタル出力電圧	SDA、I _{OL(I2C)} = -2mA、IOVDD は 1.8V または 1.2V で動作			0.2 × IOVDD	V
I _{OL(I2C)}	Low レベル デジタル出力電流	SDA、V _{OL(I2C)} = 0.4V、スタンダード モードまたはファスト モード	3			mA
		SDA、V _{OL(I2C)} = 0.4V、ファースト モード プラス	20			
I _{IL}	デジタル入力への入力ロジック Low リークージ	すべてのデジタル ピン、入力 = 0V	-5	0.1	5	μA
I _{IH}	デジタル入力への入力ロジック High リークージ	すべてのデジタル ピン、入力 = IOVDD	-5	0.1	5	μA
C _{IN}	デジタル入力の入力容量	すべてのデジタル ピン		5		pF
R _{PD}	デジタル I/O ピンがアサートされている場合のプルダウン抵抗			20		kΩ
標準電源電流消費						
I _{AVDD}	スリープ モードでの消費電流 (ソフトウェア シャットダウン モード)	すべてのデバイス外部クロックが停止	9			μA
I _{IOVDD}			1			
I _{AVDD}	MICBIAS オン、5mA の負荷、ADC なしの時の消費電流	f _S = 48kHz、BCLK = 256 × f _S	1.5			mA
I _{IOVDD}			0.02			
I _{AVDD}	ADC の 2 チャネル動作時の消費電流 (MICBIAS オフ、PLL オン)	f _S = 16kHz、BCLK = 512 × f _S	8.6			mA
I _{IOVDD}			0.1			
I _{AVDD}	ADC の 2 チャネル動作時の消費電流 (MICBIAS オフ、PLL オフ)	f _S = 48kHz、BCLK = 512 × f _S	5.7			mA
I _{IOVDD}			0.3			
I _{AVDD}	ADC の 2 チャネル動作時の消費電流 (MICBIAS オン、PLL オフ)	f _S = 48kHz、BCLK = 512 × f _S	6.6			mA
I _{IOVDD}			0.3			

$T_A = 25^\circ\text{C}$, $AVDD = 3.3\text{V}$, $IOVDD = 3.3\text{V}$, $f_{IN} = 1\text{kHz}$ 正弦波信号、 $f_S = 48\text{kHz}$, 32 ビット オーディオ データ、 $BCLK = 256 \times f_S$ 、TDM ターゲット モード、線形位相の間引き / 補間フィルタ、 $5\text{k}\Omega$ の入力インピーダンス設定、 $ADC_CHx_CM_TOL = 2'b00$ による AC 結合の差動入力、または $ADC_CHx_CM_TOL = 2'b10$ による DC 結合の差動入力 (該当する場合)、差動 / シングルエンド構成における $1200\Omega/600\Omega$ のライン出力負荷、または $32\Omega/16\Omega$ のレシーバ/ヘッドホン負荷 (該当する場合)、PLL オン、チャンネル ゲイン = 0dB 、MICBIAS は VREF に設定、その他はデフォルト設定、特に記載がない限り、 $20\text{Hz} \sim 20\text{kHz}$ の無補正帯域幅で Audio Precision によりフィルタフリー測定を実施。

パラメータ		テスト条件	最小値	公称値	最大値	単位
I_{AVDD}	DAC を使用したヘッドホン 2 チャンネル動作、MICBIAS オフ、PLL オン時の消費電流	$f_S = 16\text{kHz}$, $BCLK = 512 \times f_S$		17.9		mA
I_{IOVDD}				0.02		
I_{AVDD}	DAC を使用したヘッドホン 2 チャンネル動作、MICBIAS オフ、PLL オフ時の消費電流	$f_S = 48\text{kHz}$, $BCLK = 512 \times f_S$		15.2		mA
I_{IOVDD}				0.04		
I_{AVDD}	ADC の 2 チャンネル動作および DAC によるヘッドホンの 2 チャンネル動作時の消費電流 (MICBIAS オン、PLL オン)	$f_S = 48\text{kHz}$, $BCLK = 512 \times f_S$		27.6		mA
I_{IOVDD}				0.3		
I_{AVDD}	パワー チューン モード (5): ADC を使用したラインアウト 2 チャンネル シングルエンド動作、MICBIAS オフ、PLL オフ、 $AVDD = 1.8\text{V}$ 時の消費電流	$f_S = 48\text{kHz}$, $BCLK = 128 \times f_S$		4.1		mA
I_{AVDD}	パワー チューン モード (5): DAC を使用したラインアウト 2 チャンネル シングルエンド動作、MICBIAS オフ、PLL オフ、 $AVDD = 1.8\text{V}$ 時の消費電流	$f_S = 48\text{kHz}$, $BCLK = 128 \times f_S$		5.5		mA
I_{AVDD}	パワー チューン モード (5): DAC を使用したラインアウト 2 チャンネル動作、MICBIAS オフ、PLL オン時の消費電流	$f_S = 48\text{kHz}$, $BCLK = 512 \times f_S$		9.2		mA
I_{IOVDD}				0.04		

- 1kHz のフルスケール正弦波入力時の出力レベルと、AC 信号入力がグラウンドにショートされている場合の出力レベルの比率、オーディオ アナライザを使用し、 20Hz から 20kHz の帯域幅で A 特性補正を測定しました。
- すべての性能測定は、 20kHz のローパス フィルタを使用して行い、必要に応じて A 特性補正も使用しています。そのようなフィルタを使用しない場合、電気的特性に示されている値よりも $THD+N$ が高く、 SNR およびダイナミック レンジの読み値が低くなる可能性があります。ローパス フィルタは帯域外のノイズを除去します。これらのノイズは聴覚には影響しませんが、ダイナミック仕様値に影響を与える可能性があります。
- 高スイングモードにおいて、 $ADC_CHx_FULLSCALE_VAL$ を $1'b1$ に設定し、入力インピーダンスを $10\text{k}\Omega$ に設定
- 広帯域モードにおいて、 $ADC_CHx_BW_MODE$ を $1'b1$ に設定し、入力インピーダンスを $40\text{k}\Omega$ に設定
- $PWR_TUNE_CFG0 = 0x04$, $PWR_TUNE_CFG1 = 0x86$ および $PLL_DIS = 1'b1$ 、パワー チューン モード用

5.6 タイミング要件：I²C インターフェイス

T_A = 25°C の場合、IOVDD は 3.3V、1.8V、または 1.2V です (特に記載がない限り)。タイミング図については図 5-1 を参照してください。IOVDD が 1.8V および 1.2V の動作の場合、IOVDD_IO_MODE ビットを正しく設定します。

		最小値	公称値	最大値	単位
スタンダード モード					
f _{SCL}	SCL クロック周波数	0		100	kHz
t _{HD;STA}	(反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック パルスが生成されます。	4			μs
t _{LOW}	SCL クロックの Low 期間	4.7			μs
t _{HIGH}	SCL クロックの High 期間	4			μs
t _{SU;STA}	反復開始条件のセットアップ時間	4.7			μs
t _{HD;DAT}	データ ホールド時間	0		3.45	μs
t _{SU;DAT}	データ セットアップ時間	250			ns
t _r	SDA と SCL の立ち上がり時間			1000	ns
t _f	SDA と SCL の立ち下がり時間			300	ns
t _{SU;STO}	停止条件のセットアップ時間	4			μs
t _{BUF}	STOP 条件と START 条件の間のバス フリー時間	4.7			μs
ファスト モード					
f _{SCL}	SCL クロック周波数	0		400	kHz
t _{HD;STA}	(反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック パルスが生成されます。	0.6			μs
t _{LOW}	SCL クロックの Low 期間	1.3			μs
t _{HIGH}	SCL クロックの High 期間	0.6			μs
t _{SU;STA}	反復開始条件のセットアップ時間	0.6			μs
t _{HD;DAT}	データ ホールド時間	0		0.9	μs
t _{SU;DAT}	データ セットアップ時間	100			ns
t _r	SDA と SCL の立ち上がり時間	20		300	ns
t _f	SDA と SCL の立ち下がり時間	20 × (IOVDD / 5.5V)		300	ns
t _{SU;STO}	停止条件のセットアップ時間	0.6			μs
t _{BUF}	STOP 条件と START 条件の間のバス フリー時間	1.3			μs
ファスト モード プラス					
f _{SCL}	SCL クロック周波数	0		1000	kHz
t _{HD;STA}	(反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック パルスが生成されます。	0.26			μs
t _{LOW}	SCL クロックの Low 期間	0.5			μs
t _{HIGH}	SCL クロックの High 期間	0.26			μs
t _{SU;STA}	反復開始条件のセットアップ時間	0.26			μs
t _{HD;DAT}	データ ホールド時間	0			μs
t _{SU;DAT}	データ セットアップ時間	50			ns
t _r	SDA と SCL の立ち上がり時間			120	ns
t _f	SDA と SCL の立ち下がり時間	20 × (IOVDD / 5.5V)		120	ns
t _{SU;STO}	停止条件のセットアップ時間	0.26			μs
t _{BUF}	STOP 条件と START 条件の間のバス フリー時間	0.5			μs

5.7 スイッチング特性 : I²C インターフェイス

T_A = 25°C の場合、IOVDD は 3.3V、1.8V、または 1.2V です (特に記載がない限り)。タイミング図については図 5-1 を参照してください。IOVDD が 1.8V および 1.2V の動作の場合、IOVDD_IO_MODE ビットを正しく設定します。

パラメータ		テスト条件	最小値	標準値	最大値	単位
t _d (SDA)	SCL から SDA までの遅延	スタンダード モード	200		1250	ns
		ファースト モード	200		850	ns
		ファースト モード プラス			400	ns

5.8 タイミング要件 : SPI

T_A = 25°C、IOVDD = 3.3V または 1.8V または 1.2V、すべての出力に 20pF の負荷がかかっている場合 (特に記載がない限り)、タイミング図については図 5-2 を参照してください。IOVDD が 1.8V および 1.2V の動作の場合、IOVDD_IO_MODE ビットを正しく設定します。

			最小値	公称値	最大値	単位
t _{SCLK}	SCLK 周期		40			ns
t _H (SCLK)	SCLK High パルスの期間		18			ns
t _L (SCLK)	SCLK Low パルス持続時間		18			ns
t _{LEAD}	リードタイムをイネーブルします		16			ns
t _{TRAIL}	トレール時間をイネーブルにします		16			ns
t _{DSEQ}	シーケンシャル転送遅延		20			ns
t _{SU} (PICO)	PICO のデータ セットアップ時間		8			ns
t _{HLD} (PICO)	PICO のデータ ホールド時間		8			ns
t _r (SCLK)	SCLK の立ち上がり時間	10%~90% の立ち上がり時間			6	ns
t _f (SCLK)	SCLK の立ち下がり時間	90%~10% の立ち下がり時間			6	ns

5.9 スイッチング特性 : SPI

T_A = 25°C、IOVDD = 3.3V または 1.8V または 1.2V、すべての出力に 20pF の負荷がかかっている場合 (特に記載がない限り)、タイミング図については図 5-2 を参照してください。IOVDD が 1.8V および 1.2V の動作の場合、IOVDD_IO_MODE ビットを正しく設定します。

パラメータ		テスト条件	最小値	標準値	最大値	単位
t _a (POCI)	POCI アクセス時間	IOVDD = 1.2 V			18	ns
		IOVDD = 1.8 V			18	ns
		IOVDD = 3.3 V			14	
t _d (POCI)	SCLK から POCI までの遅延	SCLK の 50% から POCI の 50% まで、IOVDD = 1.2V			19	ns
		SCLK の 50% から POCI の 50% まで、IOVDD = 1.8V			19	ns
		SCLK の 50% から POCI の 50% まで、IOVDD = 3.3V			15	
t _{dis} (POCI)	POCI のディセーブル時間	IOVDD = 1.2 V			18	ns
		IOVDD = 1.8 V			18	ns
		IOVDD = 3.3 V			14	

5.10 タイミング要件 : TDM、I²S または LJ インターフェイス

$T_A = 25^\circ\text{C}$ 、IOVDD = 3.3V または 1.8V または 1.2V、すべての出力に 20pF の負荷がかかっている場合 (特に記載がない限り)、タイミング図については図 5-3 を参照してください。IOVDD が 1.8V および 1.2V の動作の場合、IOVDD_IO_MODE ビットを正しく設定します。

		最小値	公称値	最大値	単位
t_{BCLK}	BCLK 周期	40			ns
$t_{\text{H(BCLK)}}$	BCLK High パルス持続時間 ⁽¹⁾	18			ns
$t_{\text{L(BCLK)}}$	BCLK Low パルス持続時間 ⁽¹⁾	18			ns
$t_{\text{SU(FSYNC)}}$	FSYNC のセットアップ時間	8			ns
$t_{\text{HLD(FSYNC)}}$	FSYNC のホールド時間	8			ns
$t_{\text{SU(DIN)}}$	DIN のセットアップ時間	8			ns
$t_{\text{HLD(DIN)}}$	DIN のホールド時間	8			ns
$t_{\text{r(BCLK)}}$	BCLK の立ち上がり時間	10%~90% の立ち上がり時間		10	ns
$t_{\text{f(BCLK)}}$	BCLK の立ち下がり時間	90%~10% の立ち下がり時間		10	ns

- (1) タイミング仕様を満たすためには、DOUT データラインがデバイスによって DOUT データを送信するために使用される BCLK エッジとは逆の BCLK エッジ極性でラッチされる場合、BCLK の最小高 / 低パルス幅は 25ns 以上である必要があります。

5.11 スイッチング特性 : TDM、I²S または LJ インターフェイス

$T_A = 25^\circ\text{C}$ 、IOVDD = 3.3V または 1.8V または 1.2V、すべての出力に 20pF の負荷がかかっている場合 (特に記載がない限り)、タイミング図については図 5-3 を参照してください。IOVDD が 1.8V および 1.2V の動作の場合、IOVDD_IO_MODE ビットを正しく設定します。

パラメータ	テスト条件	最小値	標準値	最大値	単位
$t_{\text{d(DOUT-BCLK)}}$	BCLK から DOUT までの遅延	BCLK の 50% から DOUT の 50% まで、IOVDD = 1.2V		18	ns
		BCLK の 50% から DOUT の 50% まで、IOVDD = 1.8V		18	
		BCLK の 50% から DOUT の 50% まで、IOVDD = 3.3V		14	
$t_{\text{d(DOUT-FSYNC)}}$	TDM または LJ モードにおける FSYNC から DOUT までの遅延 (TX_OFFSET = 0 の場合、MSB データ用)	FSYNC の 50% から DOUT の 50% まで、IOVDD = 1.2V		18	ns
		FSYNC の 50% から DOUT の 50% まで、IOVDD = 1.8V		18	
		FSYNC の 50% から DOUT の 50% まで、IOVDD = 3.3V		14	
f_{BCLK}	BCLK 出力クロック周波数、コントローラ モード ⁽¹⁾			24.576	MHz
$t_{\text{H(BCLK)}}$	BCLK のハイパルスの持続時間、コントローラ モード	IOVDD = 1.2 V		14	ns
		IOVDD = 1.8 V		14	
		IOVDD = 3.3 V		14	
$t_{\text{L(BCLK)}}$	BCLK Low パルス幅、コントローラ モード	IOVDD = 1.2 V		14	ns
		IOVDD = 1.8 V		14	
		IOVDD = 3.3 V		14	
$t_{\text{d(FSYNC)}}$	BCLK から FSYNC までの遅延、コントローラ モード	BCLK の 50% から FSYNC の 50%、IOVDD = 1.2V		18	ns
		BCLK の 50% から FSYNC の 50%、IOVDD = 1.8V		18	
		BCLK の 50% から FSYNC の 50%、IOVDD = 3.3V		14	

$T_A = 25^\circ\text{C}$ 、IOVDD = 3.3V または 1.8V または 1.2V、すべての出力に 20pF の負荷がかかっている場合 (特に記載がない限り)、タイミング図については図 5-3 を参照してください。IOVDD が 1.8V および 1.2V の動作の場合、IOVDD_IO_MODE ビットを正しく設定します。

パラメータ		テスト条件	最小値	標準値	最大値	単位
$t_{r(\text{BCLK})}$	BCLK 立ち上がり時間、コントローラモード	10%~90% の立ち上がり時間、IOVDD = 1.2V			10	ns
		10%~90% の立ち上がり時間、IOVDD = 1.8V			10	
		10%~90% の立ち上がり時間、IOVDD = 3.3V			10	
$t_{f(\text{BCLK})}$	BCLK 立ち下がり時間、コントローラモード	90%~10% 立ち下がり時間、IOVDD = 1.2V			8	ns
		90%~10% 立ち下がり時間、IOVDD = 1.8V			8	
		90%~10% 立ち下がり時間、IOVDD = 3.3V			8	

- (1) タイミング仕様を満たすためには、DOUT データラインがデバイスが DOUT データを送信するために使用する BCLK エッジの極性とは反対の BCLK エッジでラッチされる場合、BCLK 出力クロック周波数は 18.5MHz 未満である必要があります。

5.12 タイミング要件 : PDM デジタル マイクロフォン インターフェイス

$T_A = 25^\circ\text{C}$ 、IOVDD = 3.3V または 1.8V または 1.2V、すべての出力に 20pF の負荷がかかっている場合 (特に記載がない限り)、タイミング図については図 5-4 を参照してください。IOVDD が 1.8V および 1.2V の動作の場合、IOVDD_IO_MODE ビットを正しく設定します。

		最小値	公称値	最大値	単位
$t_{\text{SU}}(\text{PDMINx})$	PDMINx のセットアップ時間	30			ns
$t_{\text{HLD}}(\text{PDMINx})$	PDMINx ホールド時間	0			ns

5.13 スイッチング特性 : PDM デジタル マイクロフォン インターフェイス

$T_A = 25^\circ\text{C}$ 、IOVDD = 3.3V または 1.8V または 1.2V、すべての出力に 20pF の負荷がかかっている場合 (特に記載がない限り)、タイミング図については図 5-4 を参照してください。IOVDD が 1.8V および 1.2V の動作の場合、IOVDD_IO_MODE ビットを正しく設定します。

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{PDMCLK}	PDMCLK クロック周波数		0.768		6.144	MHz
$t_{\text{H}}(\text{PDMCLK})$	PDMCLK High パルスの期間		72			ns
$t_{\text{L}}(\text{PDMCLK})$	PDMCLK Low パルス持続時間		72			ns
$t_{\text{r}}(\text{PDMCLK})$	PDMCLK の立ち上がり時間	10%~90% の立ち上がり時間			18	ns
$t_{\text{f}}(\text{PDMCLK})$	PDMCLK の立ち下がり時間	90%~10% の立ち下がり時間			18	ns

5.14 タイミング図




図 5-1. I²C インターフェイス プロトコル図




図 5-2. SPI タイミング図




図 5-3. TDM (BCLK_POL = 1)、I²S、LJ インターフェイスのタイミング図





図 5-4. PDM デジタル マイクロフォン インターフェイスのタイミング図


5.15 代表的特性

$T_A = 25^\circ\text{C}$, $AVDD = 3.3\text{V}$, $IOVDD = 3.3\text{V}$, $f_{IN} = 1\text{kHz}$ 正弦波信号, $f_S = 48\text{kHz}$, 32 ビット オーディオ データ, $BCLK = 256 \times f_S$, TDM ターゲット モード, PLL オン, チャネル ゲイン = 0dB, 線形位相の間引き / 補間フィルタ, $5\text{k}\Omega$ の入力インピーダンス設定, $ADC_CHx_CM_TOL = 2'b00$ による AC 結合の差動入力, または $ADC_CHx_CM_TOL = 2'b10$ による DC 結合の差動入力 (該当する場合), 差動 / シングル エンド構成における $1200\Omega/600\Omega$ のライン出力負荷, または $32\Omega/16\Omega$ のレシーバ/ヘッドホン負荷 (該当する場合), MICBIAS は VREF に設定, その他はデフォルト設定, 特に記載がない限り, $20\text{Hz} \sim 20\text{kHz}$ の無補正帯域幅で Audio Precision によりフィルタフリー測定を実施。



AC 結合差動ライン入力

図 5-5. ADC の THD +N レベルと入力との関係



AC 結合のシングルエンドライン入力

図 5-6. ADC の THD +N レベルと入力との関係


AC 結合のシングルエンド マルチプレクサ ライン入力, $10\text{k}\Omega$ 入力インピーダンス設定

図 5-7. ADC の THD +N レベルと入力との関係




AC 結合差動入力, ($V_{AVDD} = 1.8\text{V}$)

図 5-8. ADC の THD +N レベルと入力との関係




AC 結合差動ライン入力 (-60dBFS)

図 5-9. ADC A 重み付け DR と周波数との関係




AC 結合のシングル エンドライン入力 (-60dBFS)

図 5-10. ADC A 重み付け DR と周波数との関係




AC 結合差動ライン入力 (-1dBFS)

図 5-11. ADC THD+N と周波数との関係




AC 結合のシングル エンドライン入力 (-1dBFS)

図 5-12. ADC THD+N と周波数との関係




AC 結合差動ライン入力 (-6dBFS)

図 5-13. ADC の周波数応答




AC 結合差動ライン入力

図 5-14. アイドル チャネル入力による ADC FFT




AC 結合差動ライン入力

図 5-15. -60dBFS 入力の ADC FFT




AC 結合差動ライン入力

図 5-16. -1dBFS 入力の ADC FFT




ADC_CHx_CM_TOL = 2'b10 の DC 結合差動入力 (高 CMRR モード)

図 5-17. ADC CMRR と周波数との関係




AC 結合差動ライン入力

図 5-18. ADC PSRR と周波数との関係




差動出力

図 5-19. DAC の THD +N レベルと入力との関係




シングルエンド出力

図 5-20. DAC の THD +N レベルと入力との関係




疑似差動出力

図 5-21. DAC の THD +N レベルと入力との関係




差動レシーバ出力、32Ω 負荷

図 5-22. DAC THD+N レベルと出力パワー




シングルエンド ヘッドフォン出力、16Ω 負荷

図 5-23. DAC THD+N レベルと出力パワー




疑似差動ヘッドフォン出力、16Ω 負荷

図 5-24. DAC THD+N レベルと出力パワー




差動出力 (-1dBFS 入力)

図 5-25. DAC THD+N レベル対周波数




シングルエンド出力 (-1dBFS 入力)

図 5-26. DAC の THD+N 比と周波数との関係




差動レシーバ出力、32Ω 負荷 (-1dBFS 入力)

図 5-27. DAC の THD+N 比と周波数との関係




シングルエンド ヘッドフォン出力、16Ω 負荷 (-1dBFS 入力)

図 5-28. DAC の THD+N 比と周波数との関係




差動出力

図 5-29. アイドル チャネル入力による DAC FFT




差動出力

図 5-30. -60dBFS 入力の DAC FFT




差動出力

図 5-31. -1dBFS 入力の DAC FFT




差動出力

図 5-32. DAC PSRR と周波数との関係



シングルエンド出力

図 5-33. DAC PSRR と周波数との関係



差動出力、-6dBFS 入力、ハイパスフィルタ (HPF) 無効

図 5-34. DAC の周波数応答

6 詳細説明

6.1 概要

TAC5112-Q1 は車載用、低消費電力、柔軟なステレオ オーディオ A/D コンバータ (ADC) と、オーディオ D/A コンバータ (DAC) で構成され、豊富な機能が統合されています。このデバイスは、車室内のアクティブ ノイズ キャンセル、ハンズフリー車内通信、緊急通話、マルチメディア アプリケーションなどの車載アプリケーションを想定しています。このデバイスはダイナミック レンジが広いので、ファー フィールドでのオーディオの録音と再生を高忠実度で実現できます。このデバイスは、スペースに制約のあるシステムの設計において、コスト、基板スペース、消費電力を削減する多数の機能を統合しています。拡張ファミリ全体で、パッケージ、性能、互換性のある構成レジスタを備えることにより、このデバイスはスケーラブルなシステム設計に最適です。

TAC5112-Q1 は以下に示すブロックで構成されています。

- 2 チャンネル、マルチビット、高性能デルタ シグマ ($\Delta\Sigma$) ADC
- 構成可能なシングルエンド入力または差動入力
- 低ノイズのプログラム可能なマイクロフォン バイアス出力
- 4 チャンネル、マルチビット、高性能デルタ シグマ ($\Delta\Sigma$) DAC
- シングル エンド、差動、または擬似差動の各オーディオ出力が構成可能
- MICBIAS (マイクロコントローラ) とアナログ出力に適した過電流の診断機能と保護
- ADC チャンネル用の自動ゲイン制御 (AGC) と DAC チャンネル用のダイナミック レンジ コントローラ (DRC)
- 高度なサーマル フォールドバックと保護機能
- 高度なバッテリ ガードと歪みリミッタ
- リニア位相、低レイテンシ、超低レイテンシの応答オプションを備えた、プログラム可能なデシメーションおよび補間フィルタ
- 各 ADC および DAC チャンネルにプログラム可能なチャンネル ゲイン、ボリューム制御、バйкаッド フィルタ
- 各 ADC チャンネルごとに、高分解能で位相とゲインの較正をプログラム可能
- プログラム可能なハイパス フィルタ (HPF) とデジタル チャンネル ミキサーによる ADC およびチャンネル
- DC 測定や低周波数信号監視 / センシング アプリケーション向けのインクリメンタル ADC サポート
- 最大 4 つのパルス密度変調 (PDM) デジタル マイク インターフェースと高性能デシメーション フィルタ
- 独立したサンプル レートを持つデュアル I²S または TDM インターフェース (同期)
- 同期サンプル レート コンバータ (SRC)
- 多様なシステム クロックをサポートする、低ジッタのフェーズ ロック ループ (PLL) を内蔵
- 単一電源動作をサポートするデジタルおよびアナログ電圧レギュレータを内蔵

制御レジスタを構成するための TAC5112-Q1 との通信は、I²C および SPI インターフェースを使用してサポートされています。このデバイスは、柔軟性の高いオーディオ・シリアル・インターフェース[時分割多重化 (TDM)、I²S、左揃え (LJ)]をサポートしており、システムでデバイス間でオーディオ データをシームレスに送信できます。

TAC5112-Q1 は、複数のデバイス間で共通の TDM バスを共有することで、複数のデバイスをサポートできます。さらに、このデバイスにはデジタイゼーション機能も搭載されています。これらの機能により、高いオーディオ データ帯域幅を必要とするアプリケーションで複数のデバイスを動作させる場合、共有 TDM バスのタイミング要件と基板設計の複雑さが緩和されます。

表 6-1 に、このドキュメント全体を通して、デバイスを制御するレジスタに使用される参照用略語を示します。

表 6-1. レジスタ参照の略語

リファレンス	略語	説明	例
ページ y、登録 z、ビット k	Py_Rz_D[k]	シングル データ ビット。レジスタの 1 ビットの値。	ページ 1、レジスタ 36、ビット 0 = P1_R36_D[0]
ページ y、レジスタ z、ビット k-m	Py_Rz_D[k:m]	データ ビットの範囲。データ ビットの範囲 (含む)。	ページ 1、レジスタ 36、ビット 3-0 = P1_R36_D[3:0]
ページ y、登録 z	Py_Rz	レジスタ全体に 1 つ。レジスタ内の 8 ビットすべてをユニットとして使用	ページ 1、レジスタ 36 = P1_R36

表 6-1. レジスタ参照の略語 (続き)

リファレンス	略語	説明	例
ページ y、レジスタ z-n	Py_Rz-Rn	レジスタの範囲。同じページ内のレジスタの範囲。	ページ 1、レジスタ 36、37、38 = P1_R36~R38

6.2 機能ブロック図




図 6-1. 機能ブロック図

6.3 機能説明

6.3.1 シリアル インターフェイス

このデバイスには、制御とオーディオ データの 2 つのシリアル インターフェイスがあります。制御シリアル インターフェイスは、デバイスの構成に使用されます。オーディオ データ シリアル インターフェイスは、オーディオ データをホスト デバイスに送信するために使用されます。

6.3.1.1 制御シリアル インターフェイス

このデバイスには、特定のシステムや用途に合わせて希望する値に設定できる構成レジスタとプログラマブル係数が含まれています。これらのレジスタには、デバイスへの I²C または SPI 通信を使用してすべてアクセスできます。詳細については、[セクション 6.5](#)と[セクション 7](#)を参照してください。

6.3.1.2 オーディオ シリアル インターフェイス

デジタル オーディオ データは、ホスト プロセッサと TAC5112-Q1 の間でデジタル オーディオ シリアル インターフェイス (ASI) またはオーディオ バスを通じて流れます。この非常に柔軟な ASI バスには、マルチチャンネル動作の TDM モ

ード、I²S または左揃えプロトコル フォーマットのサポート、プログラム可能なデータ長オプション、バス クロック ラインのための非常に柔軟なコントローラーのターゲット設定、システム内の複数のデバイスと直接通信する能力が含まれています。

TAC5112-Q1 は、最大 2 つの ASI インターフェイスをサポートします。セカンダリ ASI クロックおよびデータ ピンは、GPIO を設定することで構成できます。2 つの ASI のフレーム同期は同期していなければなりません。セカンダリ ASI の詳細については、『[TAX5X1X 同期サンプル レート変換](#)』アプリケーション レポートを参照してください。

バス プロトコル TDM、I²S、左揃え (LJ) 形式は、PASI_FORMAT[1:0]、(P0_R26_D[7:6]) レジスタ ビットを使用して、プライマリ ASI のために選択できます。表 6-2 と表 6-3 に示すように、これらのモードはすべて最上位ビット (MSB) ファーストのパルス符号変調 (PCM) データ フォーマットで、出力チャンネルのデータ ワード長は、PASI_WLEN[1:0]、(P0_R26_D[5:4]) レジスタ ビットを構成することで 16、20、24、または 32 ビットに設定可能です。

表 6-2. プライマリ オーディオ シリアル インターフェース フォーマット

P0_R26_D[7:6]:PASI_FORMAT[1:0]	プライマリ オーディオ シリアル インターフェース フォーマット
00 (デフォルト)	時分割多重化 (TDM) モード
01	インタ IC サウンド (I ² S) モード
10	左揃え (LJ) モード
11	予約済み (この設定は使用しないでください)

表 6-3. プライマリ オーディオ シリアル インターフェース データ ワード 長

P0_R26_D[5:4]:PASI_WLEN[1:0]	プライマリ オーディオ出力チャンネル データ ワード長
00	データワード長 は 16 ビットに設定
01	データワード長 は 20 ビットに設定
10	データワード長 は 24 ビットに設定
11 (デフォルト)	データワード長 は 32 ビットに設定

フレーム同期ピン (FSYNC) は、このオーディオ バス プロトコルでフレームの開始を定義するために使用され、出力データ サンプル レートと同じ周波数を持っています。ビット クロック ピン (BCLK) は、デジタル オーディオ データをシリアル バス 経由で クロック アウトするために使用されます。フレーム内のビット クロック サイクル数は、プログラムされたデータ ワード長を持つ複数の デバイス アクティブ出力チャンネルに対応する必要があります。

フレームは、複数の時分割チャンネルスロット (最大 32 個) で構成され、同じオーディオ バスを共有するデバイスまたは複数のデバイスによって、すべての入力/出力チャンネルのオーディオ データ伝送がオーディオ バス上で完了するようになっています。このデバイスは、最大 8 つの入力チャンネルと 8 つの出力チャンネルをサポートしており、プライマリ ASI バス上でオーディオ データをスロット 0 からスロット 31 まで配置するように設定できます。表 6-4 に、出力チャンネル 1 スロットの設定値を示します。I²S および LJ モードでは、セクション 6.3.1.2.2 およびセクション 6.3.1.2.3 に記載されているように、スロットは左チャンネル スロットと右チャンネル スロットの 2 つのセットに分割されます。

表 6-4. 出力チャンネル 1 スロット割り当て設定

P0_R30_D[4:0]:PASI_TX_CH1_SLOT[4:0]	出力チャンネル 1 のスロット割り当て
0 0000 = 0d (デフォルト)	スロット 0 は TDM 用、または I ² S、LJ 用の左 チャンネル スロット 0。
0 0001 = 1d	TDM の場合はスロット 1、LJ の場合は左スロット 1。
...	...
0 1111 = 15d	TDM の場合はスロット 15、LJ の場合は左スロット 15。
1 0000 = 16d	TDM の場合はスロット 16、I ² S、LJ の場合は右スロット 0。
...	...
1 1110 = 30d	TDM の場合はスロット 30、LJ の場合は右スロット 14。
1 1111 = 31d	TDM の場合はスロット 31、LJ の場合は右スロット 15。

同様に、出力チャンネル 2 からチャンネル 8 のスロット設定は、PASI_TX_CH2_SLOT_NUM (P0_R31_D[4:0]) から PASI_TX_CH8_SLOT_NUM (P0_R37) レジスタを使用して行うことができ、入力チャンネル 1 からチャンネル 8 の設定は、PASI_RX_CH1_SLOT (P0_R40) から PAS_RX_CH8_SLOT (P0_R47_D[4:0]) レジスタを使用して行うことができます。

スロット ワード長は、デバイスに設定されたプライマリ ASI チャンネル ワード長と同じです。出力チャンネル データ ワード長は、システム内ですべてのデバイスが同じ ASI バスを共有する場合、すべての TAC5112-Q1 デバイスで同じ値に設定す

る必要があります。システム内の **ASI** バスで使用可能な最大スロット数は、利用可能なバス帯域幅によって制限されます。この帯域幅は、**BCLK** 周波数、使用される出力データ サンプル レート、および設定されたチャネル データ ワード長に依存します。

このデバイスには、スロット データ転送の開始位置をフレーム同期に対して最大 31 サイクル分、ビット クロックでオフセットする機能も含まれています。オフセットは、入力および出力データ パスに対して個別に構成できます。表 6-5 および表 6-6 は、それぞれ送信パスと受信パスのプログラム可能なオフセット構成設定を示します。

表 6-5. ASI スロット開始の送信に対するプログラム可能なオフセット設定

P0_R28_D[4:0]:PASI_TX_OFFSET[4:0]	スロット データ送信開始のプログラム可能なオフセット設定
0 0000 = 0d (デフォルト)	このデバイスは、オフセットなしで標準プロトコルのタイミングに従います。
0 0001 = 1d	スロット開始は、標準プロトコルのタイミングと比較して、1 回の BCLK サイクル分オフセットされています。 I ² S または LJ の場合、左チャネルと右チャネルのスロット開始は、標準プロトコルのタイミングと比較して、1 回の BCLK サイクル分オフセットされています。
.....	
1 1110 = 30d	スロット開始は、標準プロトコルのタイミングと比較して、30 回の BCLK サイクル分オフセットされています。 I ² S または LJ の場合、左チャネルと右チャネルのスロット開始は、標準プロトコルのタイミングと比較して、30 回の BCLK サイクル分オフセットされています。
1 1111 = 31d	スロット開始は、標準プロトコルのタイミングと比較して、31 回の BCLK サイクル分オフセットされています。 I ² S または LJ の場合、左チャネルと右チャネルのスロット開始は、標準プロトコルのタイミングと比較して、31 回の BCLK サイクル分オフセットされています。

表 6-6. 受信のための ASI スロット開始のプログラム可能なオフセット設定

P0_R38_D[4:0]:PASI_RX_OFFSET[4:0]	スロット データ受信開始のオフセット設定をプログラム可能
0 0000 = 0d (デフォルト)	このデバイスは、オフセットなしで標準プロトコルのタイミングに従います。
0 0001 = 1d	スロット開始は、標準プロトコルのタイミングと比較して、1 回の BCLK サイクル分オフセットされています。 I ² S または LJ の場合、左チャネルと右チャネルのスロット開始は、標準プロトコルのタイミングと比較して、1 回の BCLK サイクル分オフセットされています。
.....	
1 1110 = 30d	スロット開始は、標準プロトコルのタイミングと比較して、30 回の BCLK サイクル分オフセットされています。 I ² S または LJ の場合、左チャネルと右チャネルのスロット開始は、標準プロトコルのタイミングと比較して、30 回の BCLK サイクル分オフセットされています。
1 1111 = 31d	スロット開始は、標準プロトコルのタイミングと比較して、31 回の BCLK サイクル分オフセットされています。 I ² S または LJ の場合、左チャネルと右チャネルのスロット開始は、標準プロトコルのタイミングと比較して、31 回の BCLK サイクル分オフセットされています。

このデバイスには、オーディオ データを転送するために使用されるフレーム同期ピン (FSYNC) の極性を反転させる機能もあり、これは標準プロトコルのタイミングで使用するデフォルトの FSYNC 極性と比較されます。この機能は、PASI_FSYNC_POL (P0_R26_D[3]) レジスタ ビットを使用して設定できます。同様に、このデバイスはビット クロック ピン (BCLK) の極性を反転させることができ、これは PASI_BCLK_POL (P0_R26_D[2]) レジスタ ビットを使用して設定できます。

さらに、ワード クロックとビット クロックは、コントローラ モードまたはターゲット モードで独立して構成でき、さまざまなプロセッサへの柔軟な接続が可能です。ワード クロックはフレームの開始を定義するために使用され、パルス信号または正弦波信号としてプログラムできます。このクロックの周波数は、選択した ADC および DAC のサンプリング周波数の最大値に対応します。

6.3.1.2.1 時分割多重オーディオ (TDM) インターフェイス

DSP モードとも呼ばれる TDM モードでは、FSYNC の立ち上がりエッジで、スロット 0 のデータから最初にデータ転送が開始されます。スロット 0 データの転送直後に、残りのスロット データは順番に送信されます。FSYNC と各データ ビット (TX_OFFSET が 0 のときのスロット 0 の MSB を除く) は、BCLK の立ち上がりエッジで送信されます。図 6-2 ~ 図 6-5

は送信 DOUT ラインのさまざまな構成における TDM 動作のプロトコル タイミングを示します。同じプロトコルが受信 DIN ラインにも適用できます。




図 6-2. TDM モードの標準プロトコル タイミング (PASI_TX_OFFSET = 0)




図 6-3. TDM モードのプロトコル タイミング (PASI_TX_OFFSET = 2)




図 6-4. TDM モードのプロトコル タイミング (アイドル BCLK サイクルなし、PASI_TX_OFFSET = 2)




図 6-5. TDM モードのプロトコル タイミング (PASI_TX_OFFSET = 0 および PASI_BCLK_POL = 1)

TDM モードでオーディオ バスを適切に動作させるには、1 フレームあたりのビット クロック数が、アクティブな出力チャネル数と出力チャネルデータのプログラムされたワード長との積以上の値である必要があります。このデバイスは、1 サイクル幅のビット クロックを使用するパルスとして FSYNC をサポートしますが、同様に複数の倍数にも対応しています。BCLK 周波数を高くして動作させるには、PASI_TX_OFFSET 値を 0 より高く設定した TDM モードを使用することを推奨します。

6.3.1.2.2 I²S (Inter IC Sound) インターフェイス

標準の I²S プロトコルは、左と右の 2 つのチャンネルのみに対して定義されています。このデバイスは、同じプロトコルのタイミングをマルチチャンネル動作に拡張しています。I²S モードでは、FSYNC の立ち下がりエッジの後の 2 番目のサイクルで、左スロット 0 の MSB が BCLK の立ち下がりエッジで送信されます。左スロット 0 のデータ送信が完了した直後に、残りの左スロットのデータが順番に送信されます。右スロット 0 の MSB は、FSYNC の立ち上がりエッジの後の 2 番目のサイクルで、BCLK の立ち下がりエッジで送信されます。右スロット 0 のデータ送信が完了した直後に、残りの右スロットのデータが順番に送信されます。FSYNC と各データビットは、BCLK の立ち下がりエッジで送信されます。図 6-6 ~ 図 6-9 のさまざまな構成における送信 DOUT ラインの I²S 動作に関するプロトコル タイミングを示しています。同じプロトコルが受信 DIN ラインにも適用できます。




図 6-6. I²S モードの標準プロトコルのタイミング (PASI_TX_OFFSET = 0)




図 6-7. I²S プロトコルのタイミング (PASI_TX_OFFSET = 1)




図 6-8. I²S プロトコルのタイミング (アイドル BCLK サイクルなし、PASI_TX_OFFSET = 0)




図 6-9. I²S プロトコルのタイミング (PASI_TX_OFFSET = 0 および PASI_BCLK_POL = 1)

I²S モードでオーディオ バスを正常に動作させるためには、フレームあたりのビット クロック数が、アクティブな出力チャンネル数(左および右スロットを含む)に、出力チャンネル データの設定されたワード長を掛けた値以上でなければなりません。本デバイスの FSYNC のロー パルスは、アクティブな左スロット数に設定されたデータワード長を掛けた値以上の BCLK サイクル幅でなければなりません。同様に、FSYNC のハイパルスは、アクティブな右スロット数に設定されたデータワード長を掛けた値以上の BCLK サイクル幅でなければなりません。

6.3.1.2.3 左揃え (LJ) インターフェイス

標準的な LJ プロトコルは、左と右の 2 チャンネルのみに定義されています。このデバイスは、同じプロトコルのタイミングをマルチチャンネル動作に拡張しています。LJ モードでは、FSYNC の 立ち上がりエッジの後、左スロット 0 の MSB が同じ BCLK サイクルで送信されます。それ以降の各データ ビットは、BCLK の立ち下がりエッジで送信されます。左スロット 0 データ転送の直後に、残りの左スロット データが順番に送信されます。右スロット 0 の MSB は、FSYNC の 立ち下がりエッジの後、同じ BCLK サイクルで送信されます。それ以降の各データ ビットは、BCLK の立ち下がりエッジで送信されます。右スロット 0 データ転送の直後に、残りの右スロット データが順番に送信されます。FSYNC は、BCLK の立ち下がりエッジで送信されます。図 6-10 ~ 図 6-13 は送信 DOUT ラインのさまざまな構成における LJ 動作のプロトコル タイミングを示します。同じプロトコルが受信 DIN ラインにも適用できます。




図 6-10. LJ モード標準プロトコル タイミング (TX_OFFSET = 0)




図 6-11. LJ プロトコルのタイミング (TX_OFFSET = 2)




図 6-12. LJ プロトコルのタイミング (アイドル BCLK サイクルなし、TX_OFFSET = 0)




図 6-13. LJ プロトコルのタイミング (TX_OFFSET = 1 および BCLK_POL = 1)

LJ モードでオーディオ バスを適切に動作させるには、1 フレームあたりのビット クロック数が、アクティブな出力チャンネル数(左および右のスロットを含む)に、出力チャンネル データのプログラムされたワード長を掛けた数以上である必要があります。デバイス FSYNC の高パルスは、アクティブな左スロットの数に設定されたデータ ワード長を掛けた数以上の、BCLK サイクル数分である必要があります。同様に、FSYNC の Low パルスは、アクティブな右スロットの数に設定されたデータワード長を掛けた数以上の BCLK サイクル数分、幅を持たせる必要があります。BCLK 周波数を高くして動作させるには、TX_OFFSET 値を 0 より高く設定した LJ モードを使用することを推奨します。

6.3.1.3 共有バスで複数のデバイスを使用

このデバイスは、複数の機能と柔軟なオプションを備え、単一の共通の I²C のまたは SPI 制御バスとオーディオ シリアル インターフェイス バスを共有することで、複数の TAC5112-Q1 デバイスをシステムでシームレスに接続するために使用できます。このアーキテクチャにより、ビームフォーミング動作、電話会議、ノイズ キャンセルなどにマイクまたはスピーカ アレイを必要とするシステムに、複数のアプリケーションを適用できます。図 6-14 に、制御データ バスとオーディオ データ バスが共有されている構成内の複数の TAC5112-Q1 デバイスの図を示します。




図 6-14. 制御およびオーディオ データ バスを共有する複数の TAC5112-Q1 デバイス

TAC5112-Q1 は、共有バスを使用して複数のデバイスとのシームレスな接続と相互作用を可能にする以下の機能を備えています。

- ピンによりプログラム可能な 4 つまでの I²C ターゲット アドレスをサポート
- I²C ブロードキャストにより、すべての TAC5112-Q1 デバイスに対して同時に書き込み(またはトリガ)します
- オーディオ シリアル インターフェース用の最大 32 構成の入出力チャンネル スロットをサポート
- デバイスの未使用のオーディオ データ スロット用のトライステート機能(有効化と無効化が可能)
- オーディオ バス上の最後の駆動値を保持するためのバス ホルダ機能(有効化および無効化可能)をサポート
- GPIOx、GPI1、または GPO1 ピンは、セカンダリ入出力データ レーンまたはセカンダリ オーディオ シリアル インターフェースとして構成できます。
- GPIOx、GPI1、GPO1 ピンは、複数の TAC5112-Q1 デバイスのダイジーチェーン構成で使用できます
- 高速インターフェースのタイミング要件を緩和するために、BCLK サイクル 1 回のデータ ラッチング タイミングをサポート
- プライマリおよびセカンダリ オーディオ シリアル インターフェース用のプログラマブル コントローラおよびターゲット オブション
- 複数のデバイスを同期し、複数のデバイス間での同時サンプリング要件に対応できる機能
- ICGA(チャンネル間ゲイン整合)機能により、デバイス間で DAC チャンネル ゲインを調整します。

詳細は、[複数の TAC5x1x デバイスで共有された TDM および I²C/SPI バスアプリケーション レポート](#)をご覧ください。

6.3.2 フェーズロックループ(PLL) とクロック生成

このデバイスには、ADC および DAC モジュールおよび信号処理に使用されるデジタル フィルタ エンジンに必要なすべての内部クロックを生成するスマート自動構成ブロックがあります。この構成は、オーディオ バス上の FSYNC および BCLK 信号の周波数を監視することによって行われます。

このデバイスは、さまざまなデータ サンプル レート(FSYNC 信号周波数)および BCLK と FSYNC の比率をサポートし、ホスト プログラミングなしで PLL 構成を含むすべてのクロック ディバイダを内部で構成します。表 6-7 および表 6-8 に、サポートされている FSYNC および BCLK 周波数を示します。

表 6-7. サポートされる FSYNC (48kHz の倍数またはサブ倍数) および BCLK 周波数

BCLK 対 FSYNC 比	BCLK (MHz)									
	FSYNC (4kHz)	FSYNC (8kHz)	FSYNC (16kHz)	FSYNC (24kHz)	FSYNC (32kHz)	FSYNC (48kHz)	FSYNC (96kHz)	FSYNC (192kHz)	FSYNC (384kHz)	FSYNC (768kHz)
16	予約済み	予約済み	0.256	0.384	0.512	0.768	1.536	3.072	6.144	12.288
24	予約済み	予約済み	0.384	0.576	0.768	1.152	2.304	4.608	9.216	18.432
32	予約済み	0.256	0.512	0.768	1.024	1.536	3.072	6.144	12.288	24.576
48	予約済み	0.384	0.768	1.152	1.536	2.304	4.608	9.216	18.432	予約済み
64	0.256	0.512	1.024	1.536	2.048	3.072	6.144	12.288	24.576	予約済み
96	0.384	0.768	1.536	2.304	3.072	4.608	9.216	18.432	予約済み	予約済み
128	0.512	1.024	2.048	3.072	4.096	6.144	12.288	24.576	予約済み	予約済み
192	0.768	1.536	3.072	4.608	6.144	9.216	18.432	予約済み	予約済み	予約済み
256	1.024	2.048	4.096	6.144	8.192	12.288	24.576	予約済み	予約済み	予約済み
384	1.536	3.072	6.144	9.216	12.288	18.432	予約済み	予約済み	予約済み	予約済み
512	2.048	4.096	8.192	12.288	16.384	24.576	予約済み	予約済み	予約済み	予約済み
1024	4.096	8.192	16.384	24.576	予約済み	予約済み	予約済み	予約済み	予約済み	予約済み
2048	8.192	16.384	予約済み	予約済み	予約済み	予約済み	予約済み	予約済み	予約済み	予約済み

表 6-8. サポートされる FSYNC (44.1kHz の倍数またはサブ倍数) および BCLK 周波数

BCLK 対 FSYNC 比	BCLK (MHz)									
	FSYNC (7.35kHz)	FSYNC (7.35kHz)	FSYNC (14.7kHz)	FSYNC (22.05kHz)	FSYNC (29.4kHz)	FSYNC (44.1kHz)	FSYNC (88.2kHz)	FSYNC (176.4kHz)	FSYNC (352.8kHz)	FSYNC (705.6kHz)
16	予約済み	予約済み	予約済み	0.3528	0.4704	0.7056	1.4112	2.8224	5.6448	11.2896
24	予約済み	予約済み	0.3528	0.5292	0.7056	1.0584	2.1168	4.2336	8.4672	16.9344
32	予約済み	予約済み	0.4704	0.7056	0.9408	1.4112	2.8224	5.6448	11.2896	22.5792
48	0.3528	0.3528	0.7056	1.0584	1.4112	2.1168	4.2336	8.4672	16.9344	予約済み
64	0.4704	0.4704	0.9408	1.4112	1.8816	2.8224	5.6448	11.2896	22.5792	予約済み
96	0.7056	0.7056	1.4112	2.1168	2.8224	4.2336	8.4672	16.9344	予約済み	予約済み
128	0.9408	0.9408	1.8816	2.8224	3.7632	5.6448	11.2896	22.5792	予約済み	予約済み
192	1.4112	1.4112	2.8224	4.2336	5.6448	8.4672	16.9344	予約済み	予約済み	予約済み
256	1.8816	1.8816	3.7632	5.6448	7.5264	11.2896	22.5792	予約済み	予約済み	予約済み
384	2.8224	2.8224	5.6448	8.4672	11.2896	16.9344	予約済み	予約済み	予約済み	予約済み
512	3.7632	3.7632	7.5264	11.2896	15.0528	22.5792	予約済み	予約済み	予約済み	予約済み
1024	7.5264	7.5264	15.0528	22.5792	予約済み	予約済み	予約済み	予約済み	予約済み	予約済み
2048	15.0528	15.0528	予約済み	予約済み	予約済み	予約済み	予約済み	予約済み	予約済み	予約済み

TAC5112-Q1 は、前の表に記載されているオーディオ サンプル レートを超える非オーディオ サンプル レートにも対応しています。詳細については、『[デバイスのクロッキング構成および TAx5x1x ファミリの柔軟なクロッキング](#)』アプリケーション レポートを参照してください。

TAC5112-Q1 のサンプル レートは、プライマリ ASI およびセカンダリ ASI にそれぞれ CLK_CFG0 (P0_R50) および CLK_CFG1 (P0_R51) レジスタを使用して構成できます。CLK_DET_STS0 (P0_R62) および CLK_DET_STS1 (P0_R63) レジスタは、それぞれプライマリおよびセカンダリ ASI のオート検出モードでの FSYNC 周波数のデバイス自動検出結果をキャプチャします。CLK_DET_STS2 (P0_R64) および CLK_DET_STS3 (P0_R65) レジスタは、選択した ASI のためにデバイスがオート検出モードで検出した BCLK と FSYNC の比率をキャプチャします。この ASI は、CLK_SRC_SEL (P0_R52_D[3:1]) レジスタを通じて PLL リファレンスとして選択されます。デバイスがサポートされていない FSYNC 周波数と BCLK と FSYNC の比率の組み合わせを検出した場合、デバイスは ASI クロック エラー割り込みを生成し、それに応じてデバイスのさまざまなブロックをシャットダウンします。

TAC5112-Q1 は、ADC または DAC チャンネルがすでに動作している状態でチャンネルの有効化もサポートしていますこれは、適切なクロック生成と使用を確実にするために、動作中に有効化できる最大チャンネル数を説明するための電源投入前の事前構成が必要です。これは、レジスタ DYN_PUPD_CFG (P0_R119) を使って構成できます。ADC_DYN_PUPD_EN (P0_R119_D[7]) および DAC_DYN_PUPD_EN (P0_R119_D[5]) ビットは、ADC または DAC チャンネルの動的電力アップを独立して有効にするために使用できます。動的電力アップおよび電力ダウンでサポートされる最大チャンネル数は、ADC_DYN_MAXCH_SEL (P0_R119_D[6]) および DAC_DYN_MAXCH_SEL (P0_R119_D[4]) ビットを使用して構成できます。

このデバイスは、モジュレータやデジタル フィルタ エンジン、その他の制御ブロックに必要な内部クロックを生成するために、統合された低ジッタの位相同期ループ (PLL) を使用しています。このデバイスは、PLL を使用せずに BCLK、GPIOx、または GPI1 ピン (CCLK として) をオーディオ クロック ソースとして使用するオプションもサポートしており、これにより消費電力を削減できます。ただし、外部クロック ソースからのジッタにより ADC の性能が低下する可能性があり、外部オーディオ クロック ソースの周波数が十分に高くない場合、一部の処理機能がサポートされない可能性があります。したがって、TI は高性能アプリケーションには PLL の使用を推奨しています。PLL を使用せずに低電力モードでデバイスを構成して使用する方法に関する詳細および情報については、『[TAC5x1x さまざまな使用シナリオにおける消費電力マトリックス](#)』アプリケーション レポートを参照してください。

このデバイスは、GPIOx または GPI1 ピン (CCLK として) をリファレンス入力クロックソースとして使用するオーディオ バス コントローラ モード動作をサポートしており、さまざまな柔軟なオプションと広範囲なシステム クロックをサポートしています。コントローラ モードの構成と動作の詳細については、『[デバイスのクロック構成および TAx5x1x ファミリの柔軟なクロッキング](#)』アプリケーション レポートを参照してください。

オーディオ バス クロック エラー検出および自動検出機能は、すべての内部クロックを自動的に生成しますが、IGNORE_CLK_ERR (P0_R4_D[6]) および CUSTOM_CLK_CFG (P0_R50_D[0]) レジスタ ビットを使用してそれぞれ無効にすることができます。システムでは、この無効化機能を使用して、オート検出方式ではカバーされていないカスタムクロック周波数をサポートすることができます。このようなアプリケーションの使用事例では、複数のクロック分周器がすべて適切に構成されるように注意する必要があります。TI は、デバイス設定の構成には PPC3 GUI の使用を推奨しています。詳細については [TAC5212EVM-PDK 評価基板ユーザー ガイド](#) と [PurePath™ コンソール グラフィカル開発スイート](#) をご覧ください。『[デバイスのクロック構成および TAx5x1x ファミリの柔軟なクロッキング](#)』アプリケーション レポートでは、カスタム クロック構成のさまざまな側面についても説明しています。デバイスのクロック検出モジュールの詳細については、『[TAx5x1x ファミリーでサポートされるクロック誤差の構成、検出、およびモード](#)』アプリケーション レポートを参照してください。

PLL がオフのとき、デジタル ボリューム コントロールやプログラム可能な係数を使用する他の機能 (バイキューア、ミキサー、AGC など) は、高域通過フィルタ (HPF) を除いて適用できません。

6.3.3 入力チャンネルの構成

TAC5112-Q1 は、記録チャンネルのために差動入力またはシングルエンド入力として構成できる 2 組のアナログ入力ピン (INxP と INxM) で構成されています。このデバイスは、高性能マルチチャンネル ADC を使用した、最大 2 つのアナログチャンネルの同時録音をサポートしています。アナログ ピンの入力源は、エレクトレット コンデンサ アナログ マイク、微小電気機械システム (MEMS) アナログ マイク、またはシステム基板からのライン入力 (補助) 入力です。アナログ入力は、AC 結合および DC 結合オプションを備えた差動入力のシングル エンド入力 (2 ピンと 1 ピン) に対応します。表 6-9 は、記録チャンネル 1 の入力ソース選択を表示します。

表 6-9. 記録チャンネルの入力ソース選択

P0_R80_D[7:6]:ADC_CH1_INSRC[1:0]	入力チャンネル 1 記録ソースの選択
00 (デフォルト)	IN1P および IN1M を使用したチャンネル 1 のアナログ差動入力
01	IN1P および IN1M (1 つの入力ピンの信号、もう 1 つのピンのグラウンド) を使用したチャンネル 1 のアナログシングルエンド入力
10	IN1P のアナログ シングルエンド入力
11	IN1M のアナログ シングルエンド入力

同様に、入力チャンネル 2 の入力ソース選択設定は、ADC_CH2_INSRC[1:0] (P0_R85_D[7:6]) レジスタ ビットを使用して行うことができます。

通常、音声またはオーディオ信号入力はデバイスに対する容量性結合 (AC 結合) です。最高の性能を得るため、デバイス入力における同相変動は差動入力の 100mVpp 未満に制限されます。ただし、大きな同相変動を回避できないアプリケーションや、基板面積を低減するために必要なアプリケーション向けに、このデバイスは同相許容範囲を広げるオプションと DC 結合入力もサポートしています。この構成は、ADC_CH1_CM_TOL (P0_R80_D[3:2]) および ADC_CH2_CM_TOL (P0_R85_D[3:2]) レジスタ ビットの入力同相許容範囲を、各チャンネルごとに個別に実行できます。表 6-10 に、チャンネル 1 のこれらのオプションを示します。コモンモード許容誤差を高く設定すると、CMRR 性能が向上しますが、ノイズ性能は数デシベル低下します。

表 6-10. 記録チャンネルの同相許容範囲モードの選択

P0_R80_D[3:2]:ADC_CH1_CM_TOL[1:0]	チャンネル 1 入力同相許容範囲
00 (デフォルト)	AC 結合入力は同相変動許容誤差がシングル エンドで 50mVpp、差動構成で 100mVpp です
01	AC 結合/DC 結合入力は同相変動許容誤差がシングル エンドで 500mVpp、差動構成で 1Vpp です
10	同相変動許容差のある AC 結合/DC 結合入力レール ツー レール (電源からグラウンドまで) (高い CMRR 許容誤差モード)
11	予約済み (この設定は使用しないでください)

表 6-11. 記録チャンネルの入力同相許容範囲

P0_R80_D[3:2]:ADC_CH1_CM_TOL[1:0]	入力チャンネル 1 の同相許容範囲
00 (デフォルト)	AC 結合入力は同相変動許容誤差がシングル エンドで 50mVpp、差動構成で 100mVpp です。
01	AC 結合/DC 結合入力は同相変動許容誤差がシングル エンドで 500mVpp、差動構成で 1Vpp です。
10	同相変動許容差のある AC 結合/DC 結合入力レール ツー レール (電源からグラウンドまで) (高い CMRR 許容誤差モード)
11	予約済み

各種標準入力構成図については、図 6-20～図 6-15 を参照してください。シングル エンド入力の場合、INxM ピンを DC 結合構成で直接グラウンドに接続できますが、AC 結合構成では INxM ピンを AC 結合 コンデンサの後にグラウンドに接続する必要があります。最高のダイナミックレンジ性能を得るには、差動 AC 結合入力設定を使用し、デバイス入力における同相変動を 100mVpp 未満に制限する必要があります。詳細については、[TAX5x1x デバイスのアナログ入力構成、ミキシング、多重化アプリケーション レポート](#)を参照してください。




図 6-15. 差動 AC 結合入力接続 (ADC_CHx_insrc を 2'b00 に設定し、ADC_CHx_CM_TOL を 2'b00 または 2'b01 または 2'10 に設定))




図 6-16. 差動 DC 結合入力接続 (ADC_CHx_insrc を 2'b00 に設定し、ADC_CHx_CM_TOL を 2'b01 または 2'10 に設定)




図 6-17. シングル エンド AC 結合入力接続 (ADC_CHx_insrc を 2'b01 に設定し、ADC_CHx_CM_TOL を 2'b00 または 2'b01 または 2'10 に設定)




図 6-18. シングル エンド DC 結合入力接続 (ADC_CHx_insrc を 2'b01 に設定し、ADC_CHx_CM_TOL を 2'b01 または 2'10 に設定)




図 6-19. シングル エンド マルチプレクサ INxP AC 結合入力接続 (ADC_CHx_insrc を 2'b10 に設定し、ADC_CHx_CM_TOL を 2'b00 または 2'b01 または 2'10 に設定)




図 6-20. シングル エンド マルチプレクサ INxP DC 結合入力接続 (ADC_CHx_insrc を 2'b10 に設定し、ADC_CHx_CM_TOL を 2'b01 または 2'10 に設定)

またこのデバイスでは、入力ソース インピーダンスの選択に基づいて、5kΩ (デフォルト)、10kΩ、40kΩ から INxP または INxM の標準入力インピーダンスを柔軟に選択できます。選択する入力インピーダンスの値には $\pm 20\%$ の変動が発生する可能性があります。入力インピーダンスが大きいほど、ノイズが多少増加し、ダイナミック レンジは多少低下します。表 6-12 は、記録チャンネルの入力インピーダンスの構成レジスタ設定をリストします。

表 6-12. 記録チャンネルの入力インピーダンス選択

P0_R80_D[5:4]:ADC_CH1_IMP[1:0]	チャンネル 1 の入力インピーダンス選択
00 (デフォルト)	チャンネル 1 の入力インピーダンスの標準値は、INxP または INxM の 5 kΩ です
01	チャンネル 1 の入力インピーダンスの標準値は、INxP または INxM の 10kΩ です
10	チャンネル 1 の入力インピーダンスの標準値は、INxP または INxM の 40 kΩ です
11	予約済み(この設定は使用しないでください)

同様に、入力チャンネル 2 の入力インピーダンス選択設定は、ADC_CH2_IMP[1:0] (P0_R85_D[5:4]) レジスタ ビットを使用して行うことができます。

ADC 入力がシングル エンド マルチプレクサ (ADC_CHx_insrc = 2'b10 または 2'b11) 用に構成されている場合、5kΩ の入力インピーダンス設定はサポートされていません。また、高スイングモード ([セクション 6.3.5](#)) でもサポートされていません。

AC 結合モードでのカップリング コンデンサの値は、カップリング コンデンサと入力インピーダンスによって形成されるハイパスフィルタが信号成分に影響を与えないように選択する必要があります。適切な記録を開始する前に、このカップリング コンデンサは、パワーアップ時に同相電圧まで充電する必要があります。迅速な充電を可能にするため、このデバイスはカップリング コンデンサの充電を高速化するモードを備えています。クイック充電タイミングのデフォルト値は、最大 1μF のカップリング コンデンサに対して設定されます。ただし、システムでより値の大きいコンデンサを使用する場合は、INCAP_QCHG (P0_R5_D[7:6]) レジスタビットを使用することで、急速充電タイミングを向上させることができます。低歪み性能を実現するため、AC カップリングには電圧係数の小さいコンデンサを使用します。

さらに、アプリケーションで録音にデジタル PDM マイクロフォンを使用する場合、(アナログ チャネルを使用しない場合) デジタル マイクロフォン録音用に最大 4 つのチャネルをサポートするために、GPIOx、GPI1、GPO1 ピンをデバイスで再構成できます。また、2 つのアナログ マイク チャネルと 2 つのデジタル マイクチャネル、または 1 つのアナログチャネルと 3 つのデジタル マイク チャネルでの同時録音もサポートできます。これらの組み合わせは、INTF4_CFG (B0_P0_R19) レジスタを使用して有効にできます。PDM チャネルの有効化の詳細については、[セクション 6.3.7](#) を参照してください。

TAC5112-Q1 は、DC 測定にアナログ入力チャネルを使用できる ADC のインクリメンタル モードもサポートしています。この機能は、UAD_EN (P0_R81_D[7]) を設定することで設定できます。ADC のインクリメンタル モードの詳細については、[セクション 6.3.8](#) を参照してください。

6.3.4 出力チャネルの構成

このデバイスは、再生チャネルのために差動入力またはシングルエンド出力として構成できる 2 組のアナログ出力ピン (OUTxP と OUTxM) で構成されています。このデバイスは、高性能マルチチャネル DAC を使用して、最大で 4 チャネルのシングルエンド出力、または最大で 2 チャネルの差動出力を同時に再生できます。[表 6-13](#) は、再生チャネルの入力ソース選択を表示します。

表 6-13. 再生チャネルの入力ソース選択

P0_R100_D[7:5]:OUT1x_SRC[2:0]	OUT1P/OUT1M の入力ソースの選択
000	出力ドライバ無効
001 (デフォルト)	DAC 信号チェーン
010	アナログ バイパス信号チェーン
011	DAC とアナログ バイパス信号チェーンのミキシング
100	DAC 用の OUT1P とアナログ バイパス信号チェーン用の OUT1M
101	アナログ バイパス用の OUT1P と DAC シグナル チェーン用の OUT1M。
11x	予約済み。この設定は使用しないでください。

同様に、出力チャネル 2 の入力ソース選択設定は、OUT2x_SRC[2:0] (P0_R107_D[7:5]) レジスタビットを使用して構成できます。

TAC5112-Q1 は、最大 2 チャネルの差動出力、最大 2 チャネルの疑似差動出力、および最大で 4 チャネルのシングルエンド出力をサポートしています。各出力チャネルは、差動出力またはシングルエンド出力として独立して構成できます。

[表 6-14](#) に、出力ピンの構成モードを示します。

表 6-14. 再生チャネルの出力ピン構成

P0_R100_D[4:2]:OUT1x_CFG[2:0]	OUT1P/OUT1M ピン構成
000 (デフォルト)	OUT1P/OUT1M を差動ペアとして使用
001	OUT1P と OUT1M を独立したシングルエンド出力として使用
010	OUT1P でのモノラル シングルエンド出力のみ
011	OUT1M でのモノラル シングルエンド出力のみ
100	OUT1P を信号、OUT1M を VCOM とした疑似差動出力

表 6-14. 再生チャンネルの出力ピン構成 (続き)

P0_R100_D[4:2]:OUT1x_CFG[2:0]	OUT1P/OUT1M ピン構成
101	OUT1P を信号、OUT1M を VCOM、OUT2M を VCOM センス (外部共通モードセンス) とした擬似差動出力。
110	OUT1M を信号、OUT1P を VCOM とした擬似差動出力
111	予約済み。この設定は使用しないでください。

同様に、出力チャンネル 2 の出力ピン構成は、OUT2x_CFG[2:0] (P0_R107_D[4:2]) レジスタ ビットを使用して行うことができます。

各種標準出力構成図については、図 6-24～図 6-21 を参照してください。




図 6-21. 差動出力接続 (OUT1x_CFG[2:0] = 3'b000)




図 6-22. OUT1P でのモノ シングルエンド出力接続 (OUT1x_CFG[2:0] = 3'b010)




図 6-23. 外部同相モード センスを使用した擬似差動出力接続 (OUT1x_CFG[2:0] = 3'b101)




図 6-24. ステレオ シングルエンド出力接続 (OUT1x_CFG[2:0] = 3'b001)

TAC5112-Q1 は、ヘッドフォン、ラインアウト、および受信アンプなど、さまざまな負荷をサポートできます。各ピンで個別に負荷駆動構成が可能です。OUT1P_DRIVE[1:0] (P0_R101_D[7:6]) は、OUT1P ピンの負荷駆動能力を構成します。同様に、OUT1M_DRIVE[1:0]、OUT2P_DRIVE[1:0]、OUT2M_DRIVE[1:0] それぞれ OUT1M、OUT2P および OUT2M の出力ドライブを制御します。

6.3.5 基準電圧

すべてのオーディオ データ コンバータは DC リファレンス電圧を必要とします。TAC5112-Q1 は、内部で低ノイズの基準電圧を生成することによって、低ノイズ性能を実現します。このリファレンス電圧は、高い PSRR 性能を持つバンドギャップ回路を使用して生成されます。このオーディオ コンバータのリファレンス電圧は、VREF ピンからデバイス グラウンド (VSS) に接続された最低 1μF のコンデンサを使用して外部でフィルタリングする必要があります。

このリファレンス電圧の値は、VREF_FSCALE (P0_R77_D[1:0]) レジスタ ビットを使用して設定でき、デバイスの望ましいフルスケール入力およびシステムで利用可能な AVDD 電源電圧に基づいて適切な値に設定する必要があります。デフォルトの VREF 値は 2.75V に設定されており、これによりデバイスに対して 2V_{RMS} の差動フルスケール入力がサポートされます。このモードに必要な最小 AVDD 電圧は 3V です。TAC5112-Q1 は、また 4V_{RMS} 差動スイングによるハイスイング モードもサポートしています。このスイングは、各チャンネルについて個別に ADC_CHx_FULLSCALE_VAL

(P0_R80_D[1] および P0_R85_D[1]) を 1'b1 に設定することで有効にすることができます。表 6-15 は、さまざまな VREF 設定をリストしており、それぞれの設定に必要な AVDD 範囲とサポートされているフルスケール入力信号を示しています。

表 6-15. VREF プログラム可能設定

P0_R77_D[1:0]: VREF_FSCALE[1:0]	VREF 出力電圧	差動フルスケール入力をサ ポート	シングルエンドのフルスケ ール入力をサポート	AVDD 動作モード
00 (デフォルト)	2.75V	2V RMS (ハイ スイング モード では 4V RMS をサポート)	1V RMS (ハイ スイング モード で 2V RMS をサポート)	AVDD 3.3V 動作
01	2.5V	1.818V _{RMS}	0.909V _{RMS}	AVDD 3.3V 動作
10	1.375V	1V _{RMS}	0.5V _{RMS}	AVDD 1.8V 動作
11	予約済み	予約済み	予約済み	予約済み

低消費電力を実現するため、このオーディオ リファレンス ブロックはスリープ モードまたはソフトウェア シャット ダウン モード中にパワー ダウンします(セクション 6.4 を参照)。スリープ モードを終了するときは、SLEEP_EXIT_VREF_EN (P0_R2_D[3]) を 1'b1 に設定して、オーディオ リファレンス ブロックを起動する必要があります。内部高速充電方式により、セトリング時間の後で VREF ピンが定常状態の電圧に安定するのに役立ちます (これは VREF ピンのデカップリング コンデンサの関数です)。1μF デカップリング コンデンサを使用する場合、この時間は約 3.5ms に等しくなります。VREF ピンに値の大きいデカップリング コンデンサが使用されている場合、VREF_QCHG (P0_R2_D[5:4]) レジスタ ビットを使用して、ファスト チャージ設定を再構成する必要があります。このレジスタは、3.5ms (デフォルト)、10ms、50ms、または 100ms のオプションをサポートしています。

6.3.6 プログラム可能なマイクロフォンバイアス

このデバイスは、システム内でエレクトレット コンデンサ マイクのバイアスを供給したり、MEMS アナログまたはデジタル マイクへの電源供給に使用できる、内蔵の低ノイズ マイクロフォン バイアス ポートを統合しています。統合バイアス アンプは、最大 5mA の負荷電流をサポートしており、複数のマイクに使用できるように設計されています。また、高い PSRR、低ノイズ、プログラム可能なバイアス電圧の組み合わせを提供し、特定のマイクロフォンの組み合わせに合わせてバイアスの微調整ができます。

この MICBIAS ピンをバイアスや複数のマイクロフォンへの供給に使用する場合、マイクロフォン間のカップリングを最小限に抑えるために、MICBIAS 接続のための基板レイアウトで同相インピーダンスを避けます。表 6-16 に、マイクロフォン バイアスのプログラム可能なオプションを示します。

表 6-16. MICBIAS プログラム可能設定

P0_R77_D[3:2]:MICBIAS_VAL[1:0]	P0_R77_D[1:0]:VREF_FSCALE[1:0]	MICBIAS 出力電圧
00 (デフォルト)	00 (デフォルト)	2.75V (VREF 出力と同じ)
	01	2.5V (VREF 出力と同じ)
	10	1.375V (VREF 出力と同じ)
	11	予約済み(これらの設定は使用しないでください)
01	00 (デフォルト)	1.375V (VREF 出力の 0.5 倍)
	01	1.250V (VREF 出力の 0.5 倍)
	10 または 11	予約済み(これらの設定は使用しないでください)
10	XX	予約済み(これらの設定は使用しないでください)
11	XX	AVDD と同じ

マイクロフォン バイアス出力は、MICBIAS_PDZ (P0_R120_D[5]) レジスタ ビットを設定することで、オンまたはオフ (デフォルト) にすることができます。さらに、デバイスは、GPIOx または GPI1 ピンを構成して、マイクロフォン バイアス出力のオ

ンとオフを直接制御するオプションを提供します。この機能は、I²C または SPI 通信を行う場合に、ホストを接続せずに、マイクを直接制御するのに役立ちます。GPIO1 または GPIx ピンがマイクロフォン バイアスのオン/オフを設定するように構成されている場合、MICBIAS_PDZ (P0_R120_D[5]) レジスタ ビットの値は無視されます。

6.3.7 デジタル PDM マイクロフォン録音チャンネル

アナログ マイクのサポートに加えて、TAC5112-Q1 は、デジタル パルス密度変調 (PDM) マイクへのインターフェースをもサポートし、高次および高性能のデシメーション フィルタを使用して、ホストへのオーディオ シリアル インターフェースで伝送可能なパルス符号変調 (PCM) 出力データを生成します。このデバイスは、最大 4 つのデジタル マイクロフォン録音チャンネルをサポートします (アナログ チャンネルを使用しない場合)。また、2 つのアナログ マイク チャンネルと 2 つのデジタル マイク チャンネル、または 1 つのアナログ チャンネルと 3 つのデジタル マイク チャンネルでの同時録音もサポートできます。

GPIOx、GPI1、GPO1 ピンは、デジタル PDM マイク録音用の表 6-70 に従って、PDM データライン (PDMDINx) および PDM クロック (PDMCLK) 機能用に構成できます。

このデバイスは、内部で PDMCLK を生成します。周波数は、6.144MHz、3.072MHz、1.536MHz、または 768kHz (出力データ サンプル レートが 48kHz の倍数または約数の場合) または 5.6448MHz、2.8224MHz、1.4112MHz、または 705.6kHz (6kHz (出力データのサンプル レートが 44.1kHz の倍数またはその倍数でない場合) を使用するには、PDM_CLK_CFG[1:0] (P0_R53_D[7:6]) レジスタ ビットを使用します。PDMCLK は、以下の対応する構成レジスタを使用して、GPIOx および GPO1 ピンに配線できます。GPIO1_CFG (P0_R10[7:4])、GPIO2_CFG (P0_R11[7:4])、GPO1_CFG (P0_R12[7:4])。このクロックは、外部デジタル マイクロフォン デバイ스에接続できます。図 6-25 は、デジタル PDM マイクの接続図を示します。




図 6-25. TAC5112-Q1 のデジタル PDM マイクの接続図

外部デジタル マイク機器のシングル ビット出力を GPI1 または GPIOx ピンに接続できます。このデバイスは、2 つの PDM データ ラインをサポートしています。PDM_DIN1_SEL (P0_R19_D[3:2]) および PDM_DIN2_SEL (P0_R19_D[1:0]) レジスタで設定された PDMDIN1 および PDMDIN2。GPI1 を使用する際は、GPI1_CFG (P0_R13[1]) を使用して GPI1 機能が有効になっていることを確認します。この単一のデータラインは、2 つのデジタル マイクで共有することができ、PDMCLK の反対側のエッジにデータを配置します。内部では、PDMDIN1_EDGE (P0_R19_D[4]) と PDMDIN2_EDGE (P0_R19_D[5]) に設定された構成レジスタ ビットに基づいて、PDMCLK の立ち上がりエッジまたは立ち下がりエッジのいずれかで、データの安定した値がラッチされます。図 6-26 に、デジタル PDM マイクロフォン インターフェースのタイミング図を示します。




図 6-26. デジタル PDM マイクロフォン プロトコルのタイミング図

デジタル マイクを使用して録音を行うと、各 ADC チャンルのアナログ ブロックはパワー ダウンしてバイパスされ、電力効率が向上します。チャンネル 3 とチャンネル 4 は、デジタル マイクロフォン インターフェイスのみをサポートします。アナログ マイクまたはチャンネル 1 からチャンネル 2 のデジタル マイクを選択するには、PDM_CH1_SEL[1:0] (P0_R19_D[7]) および PDM_CH2_SEL[1:0] (P0_R19_D[6]) レジスタ ビットを使用します。

6.3.8 インクリメンタル ADC (IADC) モード

インクリメンタル ADC (IADC) モードでは、ユーザーは入力の実効値を 24 ビットのコードに変換できます。これは、連続的な時間ドメイン キャプチャを必要とせず、電圧を検出する必要があるアプリケーションに役立ちます。

IADC モードの各種構成は、IADC_CH_CFG (P0_R81) レジスタを使用して設定できます。IADC_MODE (P0_R81_D[6:5]) は、シングルショット変換またはシーケンシャル変換用に構成できます。シングルショット変換では、ユーザーが変換を有効にすると、デバイスは変換サイクルに移行します。変換の終了時に、IADC_ONESHOT_CONV_DONE_STS (P0_R81_D[2]) ビットがセットされます。このビットをセットすると、ユーザーはデータレジスタを読み取ることができます。シーケンシャル変換では、デバイスは入力を順次変換し続けます。変換 ID のレートは、IADC_CFG (P0_R76) レジスタで設定された「SKIP」、「CONVERT」、「RESET」の値に依存します。

この動作には、「SKIP」、「CONVERT」、「RESET」の 3 つのフェーズがあります。「SKIP」フェーズでは、入力に変換されますが、最初の「SKIP」サイクル数に対応する出力は最終的なコード生成とは見なされません。「CONVERT」フェーズでは、ADC 出力が最終的なコード生成と見なされます。リセットフェーズ中に ADC 内のさまざまなメモリ要素がリセットされます。

IADC 入力は、ADC_CHx_CFG0 レジスタを使用して ADC_CHx_INSrc を構成し、シングルエンドまたは差動として構成することもできます。

ユーザーは GPIOx または GPI1 ピンを使用して、IADC_CONVST_GPIO (P0_R21_D[5:4]) レジスタから IADC モードを開始し、制御を簡単にできます。この場合、IADC_EN (P0_R81_D[7]) の設定は無視されます。

詳細については、[TAx5x1x デバイスの IADC モードの構成と使用アプリケーション レポート](#)を参照してください。

6.3.9 シグナル チェーン処理

TAC5112-Q1 シングル チェーンは、非常に低ノイズで高性能、低消費電力のアナログ ブロックと、高度に柔軟でプログラム可能なデジタル処理ブロックで構成されています。高性能で柔軟性が高く、コンパクトなパッケージにより、TAC5112-Q1 はマルチチャンネル オーディオ キャプチャ再生を必要とする各種の最終機器およびアプリケーション向けに最適化されています。[セクション 6.3.9.1](#)と[セクション 6.3.9.2](#)は、ADC と DAC シグナル チェーンの主要なコンポーネントについてさらに説明します。

6.3.9.1 ADC 信号チェーン

図 6-27 は、記録パス信号チェーンの主要な成分を示しています。




図 6-27. ADC 信号チェーン処理フローチャート

フロントエンド ADC は超低ノイズで、105dB のダイナミックレンジ性能を実現します。低ノイズで低歪みのマルチビットデルタシグマ ADC を使用すると、TAC5112-Q1 は低ノイズで大音量の環境で、非常に忠実度の高いファースフィールドオーディオ信号を録音できます。さらに、ADC アーキテクチャには、複数の変調器周波数成分周辺の帯域外周波数ノイズを高いレベルで除去するアンチエイリアスフィルタリングが組み込まれています。したがって、このデバイスは、ADC サンプルング時にノイズがオーディオ帯域にエイリアシングするのを防ぎます。信号チェーンのさらに先では、統合された高性能多段デジタルデシメーションフィルタが、高い阻止帯域減衰量で帯域外の周波数ノイズを鋭く遮断します。

このデバイスには、カスタムのローパス、ハイパス、またはその他の希望する周波数整形を可能にする統合されたプログラム可能なバイキューフィルタも搭載されています。このため、シグナルチェーン全体のアーキテクチャにより、アンチエイリアシングローパスフィルタリングのための外部コンポーネントを追加する必要がなくなり、外部システムの部品コストと基板面積を大幅に削減できます。詳細については、[TAC5212 統合アナログアンチエイリアシングフィルタおよび柔軟なデジタルフィルタアプリケーションレポート](#)

信号チェーンは、位相キャリブレーション、ゲインキャリブレーション、ハイパスフィルタ、デジタルサマーまたはミキサー、バイキューフィルタ、同期サンプルレートコンバータ、ボリュームコントロールなどのさまざまな高い柔軟性を持つデジタル処理ブロックで構成されています。これらの処理ブロックの詳細については、このセクションでさらに説明します。また、アナログ録音チャンネルを使用しない場合、最大 4 つのデジタル PDM マイクロフォン録音チャンネルをサポートします。

記録用の入力チャンネルは、CH_EN(P0_R118)レジスタを使用して有効または無効にすることができ、オーディオシリアルインターフェースの出力チャンネルは、ASI_TX_CHx_CFGレジスタを使用して有効または無効にすることができます。一般的に、このデバイスはすべてのアクティブチャンネルの同時パワーアップおよびパワーダウンをサポートし、同時録音を実現します。ただし、アプリケーションのニーズに基づき、他のチャンネルの録音中に一部のチャンネルを動的に電源オンまたはオフにする必要がある場合、その使用例は DYN_PUPD_CFG(P0_R119)レジスタを設定することでサポートされます。

このデバイスは、最大 90kHz の入力信号帯域幅をサポートしており、216kHz (またはそれ以上) のサンプルレートを使用することで、高周波数の非音声信号を記録再生できます。ADC_CHx_BW_MODE ビット (P0_R80_D[0] および P0_R85_D[0]) をセットすることで、広帯域幅モードを有効または無効にできます。広帯域幅モードは、40kΩ の入力インピーダンス設定 (表 6-12) のみでサポートされ、高スイングモード (セクション 6.3.5) ではサポートされていません。

サンプル レートが 48kHz 以下の場合、デバイスはすべての機能とさまざまなプログラム可能な処理ブロックをサポートします。しかし、サンプル レートが 48kHz より高い場合、同時に録音および再生できるチャンネル数や、使用できるバイキュー フィルタの数などに制限があります。詳細については、『[TAC5212 サンプリング レートおよびサポートされているプログラム可能な処理ブロック](#)』アプリケーション レポートを参照してください。

6.3.9.1.1 6 - 4 入力選択マルチプレクサ (6 : 4 マルチプレクサ)

このデバイスは、最大 2 つのアナログチャンネルと最大 4 つのデジタル マイクロフォン チャンネルをサポートし、一度に 4 つのチャンネルでの同時録音をサポートできます。ADC 入力信号チェーンは 6 つの :4 マルチプレクサで構成されており、以下の組み合わせが可能です。

1. 4 つのデジタル PDM チャンネルすべて。
2. 3 つのデジタル PDM チャンネルと 1 つのアナログ チャンネル。
3. 2 つのデジタル PDM チャンネルと 2 つのアナログ チャンネル

これらの組み合わせは、INTF4_CFG (B0_P0_R19) レジスタを使用して有効にできます。PDM チャンネルの有効化の詳細については、[セクション 6.3.7](#)を参照してください。

6.3.9.1.2 プログラム可能なチャンネル ゲインおよびデジタル ボリューム制御

デバイスには、各出力チャンネルについて独立したプログラム可能なチャンネル ゲイン設定があり、システムで予測される最大入力信号と使用される ADC VREF 設定 ([セクション 6.3.5](#)を参照) 基づいて適切な値に設定できます。これにより、ADC のフルスケール信号レベルが決まります。

このデバイスにはプログラム可能なデジタル ボリューム制御機能があり、-80dB ~ 47dB で 0.5dB 刻みの範囲で、チャンネルの録音をミュートすることもできます。デジタル ボリューム コントロールの値は、ADC チャンネルの電源がオンになって記録されている間に動的に変更できます。ボリューム コントロールの変更中は、ソフトランアップまたはソフトラウンドダウン機能が内部的に使用され、可聴アーティファクトを回避します。ソフトステッピングは、ADC_DSP_DISABLE_SOFT_STEP (P0_R114_D[1])レジスタ ビットを使用して完全に無効化できます。

デジタル ボリューム コントロール設定は、デジタル マイクロフォン レコード チャンネルを含む各出力チャンネルに対して個別に使用できます。ただし、チャンネル 1 の電源オン時と電源オフ時のどちらであっても、チャンネル 1 デジタル ボリューム コントロール設定を使用して、すべてのチャンネルのボリューム コントロール設定を一括でアップするオプションもサポートしています。このギャングアップは、ADC_DSP_dvol_GANG(P0_R114_D[0])レジスタ ビットを使用して有効化できます。

表 6-17 はデジタル ボリューム コントロール用に利用可能なプログラマブル オプションを示します。

表 6-17. デジタル ボリューム コントロール (DVC) のプログラマブル設定

P0_R82_D[7:0]:ADC_CH1_DVOL[7:0]	出力チャンネル 1 の DVC 設定
0000 0000 = 0d	出力チャンネル 1 DVC はミュートに設定されます
0000 0001 = 1d	出力チャンネル 1 の DVC は -80dB に設定されます
0000 0010 = 2d	出力チャンネル 1 の DVC は -79.5dB に設定されます
0000 0011 = 3d	出力チャンネル 1 の DVC は -79dB に設定されます
...	...
1010 0000 = 160d	出力チャンネル 1 の DVC は -0.5dB に設定されます
1010 0001 = 161d (デフォルト)	出力チャンネル 1 の DVC は 0dB に設定されます
1010 0010 = 162d	出力チャンネル 1 の DVC は 0.5dB に設定されます
...	...
1111 1101 = 253d	出力チャンネル 1 の DVC は 46dB に設定されます
1111 1110 = 254d	出力チャンネル 1 の DVC は 46.5dB に設定されます
1111 1111 = 255d	出力チャンネル 1 の DVC は 47dB に設定されます

同様に、出力チャンネル 2 からチャンネル 4 のデジタル ボリューム コントロール設定は、それぞれ CH2_DVOL (P0_R87) から CH4_DVOL (P0_R95) のレジスタ ビットを使用して設定できます。

チャンネルが電源投入されると、内部デジタル処理エンジンがミュートレベルからプログラムされた音量レベルまで音量を徐々に上げます。また、チャンネルが電源オフになると、内部デジタル処理エンジンがプログラムされた音量からミュートまで音量を徐々に下げます。この音量のソフト ステッピングは、レコード チャンネルの急激な電源投入や電源切断を防ぐために行われます。この機能は、ADC_DSP_DISABLE_SOFT_STEP (P0_R114_D[1]) レジスタ ビットを使用して完全に無効化することもできます。

PLL がオフになっている場合、プログラム可能なチャンネルのデジタル ボリューム コントロール機能は適用されません。チャンネル減衰の設定については、[セクション 7.2.4](#) で説明されているように、プログラム可能なハイパス フィルタ係数を使用してユーザーが設定できます。

6.3.9.1.3 プログラム可能なチャンネル ゲイン校正

デジタル ボリューム コントロール機能に加え、このデバイスはプログラム可能なチャンネル ゲイン校正も提供します。各チャンネルのゲインは、0.8dB から 0.7dB のゲイン エラーの範囲で、0.1dB 単位で微調整または調整することができます。この調整は、外部部品とマイク感度に起因するチャンネル間のゲインを一致させようとする際に役立ちます。この機能は、通常のデジタル ボリューム コントロールと組み合わせることで、0.1dB の解像度で広いゲイン誤差範囲にわたってすべてのチャンネルのゲインを一致させることができます。チャンネル ゲイン校正に利用可能なプログラム可能なオプションを、[表 6-18](#) に示します。

表 6-18. チャンネル ゲイン校正のプログラム可能設定

P0_R83_D[7:4]:ADC_CH1_FGAIN[3:0]	入力チャンネル 1 のチャンネル ゲイン校正設定
0000 = 0d	入力チャンネル 1 のゲイン校正を -0.8dB に設定します
0001 = 1d	入力チャンネル 1 のゲイン校正を -0.7dB に設定します
...	...
1000 × 8d (デフォルト)	入力チャンネル 1 のゲイン校正を 0dB に設定します
...	...
1110 = 14d	入力チャンネル 1 のゲイン校正を 0.6dB に設定します
1111 = 15d	入力チャンネル 1 のゲイン校正を 0.7dB に設定します

同様に、入力チャンネル 2 ～ 4 のチャンネル ゲイン校正設定は、それぞれ ADC_CH2_CFG3 (P0_R88) ～ ADC_CH4_CFG3 (P0_R96) レジスタ ビットを使用して構成できます。

6.3.9.1.4 プログラム可能なチャンネル位相校正

ゲイン校正に加えて、各記録チャンネルの位相遅延は、位相誤差に対して 1~63 のサイクル範囲に対して、1 変調器クロック サイクル ステップで微調整または調整できます。アナログおよびデジタル マイクの変調器クロックは、互いに独立して設定します。アナログ マイクの場合、これは ADC MOD CLK に使用されるクロックであり、デフォルト設定では 3.072MHz (出力データのサンプリング レートが 48kHz の倍数または約数の場合) または 2.8224MHz (出力データのサンプリング レートが 44.1kHz の倍数または約数の場合) となります。省電力のために、ADC_CLK_BY2_MODE (B0_P78_D[7]) レジスタ ビットを使用することで、ADC 変調器クロックを 1.536MHz (出力データのサンプリング レートが 48kHz の倍数または約数の場合) または 1.4112MHz (出力データのサンプリング レートが 44.1kHz の倍数または約数の場合) に低減することもできます。デジタル マイクを使用する場合、これは PDM_CLK に使用されるクロックであり、デフォルトの設定では 3.072MHz (出力データのサンプリング レートが 48kHz の倍数または約数の場合) または 2.8224MHz (出力データのサンプリング レートが 44.1kHz の倍数または約数の場合) となります。ユーザーは、PDM_CLK を PDM_CLK_CFG[1:0] (P0_R53_D[7:6]) レジスタ ビットを使用して構成できます。プログラマブルなチャンネル位相校正機能は、外部部品やマイクに起因するチャンネル間の位相の不一致など、各チャンネル間の位相を細かく一致させる必要がある多くの用途に非常に役立ちます。[表 6-19](#) はデフォルトの変調器クロックで動作する場合の、チャンネル位相校正用の利用可能なプログラム可能なオプションを示しています。

表 6-19. チャネル位相較正のプログラム可能設定

P0_R84_D[7:2]:ADC_CH1_PCAL[5:0]	入力チャネル 1 のチャネル位相較正設定
00 0000 = 0d (デフォルト)	位相較正なし
00 0001 = 1d	位相較正遅延は、変調器クロックの 1 サイクルに設定されます
...	...
11 1111 = 63d	位相較正遅延は、変調器クロックの 63 サイクルに設定されます

同様に、入力チャネル 2 からチャネル 4 のチャネル位相較正設定は、ADC_CH2_PCAL (P0_R89_D[7:2]) から ADC_CH4_PCAL (P0_R97_D[7:2]) のレジスタビットを使用して、それぞれ構成することができます。

デフォルトでは、位相較正はアナログとデジタルの両方のマイクロフォン チャネルで有効になっています。この設定は、PCAL_ANA_DIG_SEL (P0_R84_D[1:0]) レジスタビットを使用して、アナログまたはデジタル マイクロフォンのみに変更できます。アナログ入力と PDM 入力を同時に使用して変換を行う場合、アナログと PDM のクロックが異なると、アナログ チャネルに使用できる位相補正オプションに制限があります。ADC MOD CLK を 1.536MHz または 1.4112MHz に、PDM_CLK を 6.144MHz または 5.6448MHz に設定して使用する場合、アナログ チャネルに対する位相補正遅延は、変調器クロックの最大 16 サイクル分までしかサポートされません。ADC MOD CLK を 3.072MHz または 2.8224、PDM_CLK を 6.144MHz または 5.6448MHz に設定して使用する場合、アナログ チャネルに対する位相補正遅延は、変調器クロックの最大 32 サイクル分までしかサポートされません。ADC MOD CLK = 1.536MHz または 1.4112MHz かつ PDM_CLK = 3.072MHz または 2.8224MHz を使用する場合、アナログ チャネルでは変調器クロックの最大 32 サイクルまでの位相補正遅延がサポートされます。

6.3.9.1.5 プログラム可能なデジタル ハイパス フィルタ

記録データから DC オフセット成分を除去し、不要な低周波ノイズ成分を減衰させるため、このデバイスはプログラマブルなハイパス フィルタ (HPF) をサポートしています。HPF はチャネル独立のフィルタ設定ではなく、すべてのレコード チャネルにグローバルに適用されます。この HPF は、1 次無限インパルス応答 (IIR) フィルタを使用して構築されており、信号に含まれる可能性のある DC 成分を十分に効率的に除去できます。表 6-20 は、P0_R114_D[5:4] の ADC_DSP_HPF_SEL[1:0] レジスタビットを使用して設定できる、利用可能な -3dB のカットオフ周波数を表示します。さらに、特定の用途に合わせて -3dB のカットオフ周波数をカスタマイズするには、HPF_SEL[1:0] レジスタビットを 2'b00 に設定すると、1 次 IIR フィルタ係数をプログラムすることもできます。図 6-28 に HPF フィルタの周波数応答プロットを示します。

表 6-20. HPF のプログラム可能な設定

P0_R114_D[5:4]: ADC_DSP_HPF_SEL[1:0]	-3dB カットオフ周波数設定	16kHz サンプル レートで -3dB カット オフ周波数	-3dB カットオフ周波数 (48kHz サンプル レート)
00	プログラム可能な 1 次 IIR フィルタ	プログラム可能な 1 次 IIR フィルタ	プログラム可能な 1 次 IIR フィルタ
01 (デフォルト)	$0.00002 \times f_s$	0.25 Hz	1Hz
10	$0.00025 \times f_s$	4Hz	12Hz
11	$0.002 \times f_s$	32Hz	96Hz




図 6-28. HPF フィルタの周波数応答プロット

式 1 は、1 次プログラム可能 IIR フィルタの伝達関数を示しています。

$$H(z) = \frac{N_0 + N_1 z^{-1}}{2^{31} - D_1 z^{-1}} \quad (1)$$

この一次プログラム可能な IIR フィルタは、デフォルト係数の場合、周波数応答が 0dB のフラットなゲインとなり、オールパスフィルタとして動作します。ホスト デバイスは、表 6-21 にある IIR 係数をプログラムすることで、ハイパスフィルタリングやその他の必要なフィルタリングに合わせた目的の周波数応答に上書きすることができます。ADC_DSP_HP_FSEL[1:0] が 2'b00 に設定されている場合、ホスト デバイスは、任意のレコード チャンネルを録音用に起動する前に、希望する周波数応答に対応する係数値を書き込む必要があります。1 次 IIR フィルタのフィルタ係数を、表 6-21 に示します。

表 6-21. 1 次 IIR フィルタの係数

フィルタ	フィルタの係数	デフォルトの係数値	係数レジスタのマッピング
プログラム可能な 1 次 IIR フィルタ (HPF または他の目的のフィルタに割り当て可能)	N_0	0x7FFFFFFF	P10_R120-R123
	N_1	0x00000000	P10_R124-R127
	D_1	0x00000000	P11_R8-R11

6.3.9.1.6 プログラム可能なデジタル バイクウッド フィルタ

このデバイスは、最大 12 個のプログラム可能なデジタル バイクウッド フィルタをサポートしており、録音信号チェーンにはチャンネルごとに最大 3 個まで使用可能です。これらの高効率フィルタは、所定の周波数応答を達成します。TAC5112-Q1 は、2 チャンネルの録音使用ケースに対応したオンザフライでプログラム可能なバイキュー フィルタ もサポートしています。デジタル信号処理において、デジタル バイクウッド フィルタは、2 つの極と 2 つのゼロを持つ二次の再帰的線形フィルタです。式 2 は、各バイキュー フィルタの伝達関数を示します。

$$H(z) = \frac{N_0 + 2N_1 z^{-1} + N_2 z^{-2}}{2^{31} - 2D_1 z^{-1} - D_2 z^{-2}} \quad (2)$$

デフォルトの係数を使用したバイキュー フィルタ セクションの周波数応答は、0dB のゲインでフラット (全通フィルタ) です。ホスト デバイスは、バイキュー係数をプログラムすることで周波数応答を上書きし、低域通過、高域通過、またはその他の希望する周波数シェーピングを達成できます。バイキュー フィルタのプログラム可能な係数は、B0_P8 と B0_P9 に配置されています。バイキュー フィルタリングが必要な場合、ホスト デバイスは録音用のいかなるレコード チャンネルを電源オンする前に、これらの係数値を書き込む必要があります。2 チャンネルの使用事例では、TAC5112-Q1 はオンザフライのプロ

グラム可能フィルタもサポートしています。この場合、デバイスは 1 つのチャネルに対して 2 つのフィルタ バンクを使用し、スイッチ ビットを使用して 1 つのフィルタ バンクから別のフィルタ バンクへ切り替えを行います。表 6-22 で説明しているように、これらのバイキュー フィルタは、P0_R114_D[3:2]の ADC_DSP_BQ_CFG[1:0] レジスタ設定に基づいて、各出力チャネルに割り当てることができます。ADC_DSP_BQ_CFG[1:0] を 2'b00 に設定することで、すべてのレコード チャネルのバイキュー フィルタリングが無効になり、システム アプリケーションで追加のフィルタリングが必要ない場合、ホストデバイスはこの設定を選択できます。詳細については、[TAC5x1x および TAC5x1x-Q1 プログラム可能バイキュー フィルター 構成とアプリケーションアプリケーション レポート](#)を参照してください。

表 6-22. バイキュー フィルタの録音出力チャネルへの割り当て

プログラム可能バイキュー フィルタ	P0_R114_D[3:2] レジスタ設定を使用した録音出力チャネルの割り当て		
	ADC_DSP_BQ_CFG[1:0] = 2'b01 (1 チャネルあたり 1 バイキュー フィルタ)	ADC_DSP_BQ_CFG[1:0] = 2'b10 (デフォルト) (1 チャネルあたり 2 バイキュー フィルタ)	ADC_DSP_BQ_CFG[1:0] = 2'b11 (1 チャネルあたり 3 バイキュー フィルタ)
バイキュー フィルタ 1	出力チャネル 1 に割り当て	出力チャネル 1 に割り当て	出力チャネル 1 に割り当て
バイキュー フィルタ 2	出力チャネル 2 に割り当て	出力チャネル 2 に割り当て	出力チャネル 2 に割り当て
バイキュー フィルタ 3	出力チャネル 3 に割り当て	出力チャネル 3 に割り当て	出力チャネル 3 に割り当て
バイキュー フィルタ 4	出力チャネル 4 に割り当て	出力チャネル 4 に割り当て	出力チャネル 4 に割り当て
バイキュー フィルタ 5	未使用	出力チャネル 1 に割り当て	出力チャネル 1 に割り当て
バイキュー フィルタ 6	未使用	出力チャネル 2 に割り当て	出力チャネル 2 に割り当て
バイキュー フィルタ 7	未使用	出力チャネル 3 に割り当て	出力チャネル 3 に割り当て
バイキュー フィルタ 8	未使用	出力チャネル 4 に割り当て	出力チャネル 4 に割り当て
バイキュー フィルタ 9	未使用	未使用	出力チャネル 1 に割り当て
バイキュー フィルタ 10	未使用	未使用	出力チャネル 2 に割り当て
バイキュー フィルタ 11	未使用	未使用	出力チャネル 3 に割り当て
バイキュー フィルタ 12	未使用	未使用	出力チャネル 4 に割り当て

表 6-23 に、レジスタ空間へのバイキュー フィルタ係数のマッピングを示します。

表 6-23. バイキュー フィルタ係数のレジスタのマッピング

プログラム可能バイキュー フィルタ	バイキュー フィルタ係数のレジスタのマッピング	プログラム可能バイキュー フィルタ	バイキュー フィルタ係数のレジスタのマッピング
バイキュー フィルタ 1	P8_R8-R27	バイキュー フィルタ 7	P9_R8-R27
バイキュー フィルタ 2	P8_R28-R47	バイキュー フィルタ 8	P9_R28-R47
バイキュー フィルタ 3	P8_R48-R67	バイキュー フィルタ 9	P9_R48-R67
バイキュー フィルタ 4	P8_R68-R87	バイキュー フィルタ 10	P9_R68-R87
バイキュー フィルタ 5	P8_R88-R107	バイキュー フィルタ 11	P9_R88-R107
バイキュー フィルタ 6	P8_R108-R127	バイキュー フィルタ 12	P9_R108-R127

6.3.9.1.7 プログラム可能なチャネル サマーおよびデジタル ミキサ

各チャネルでサポートされている SNR よりもさらに高い SNR を必要とするアプリケーションでは、デバイスのデジタル加算モードを使用できます。このモードでは、デジタル レコードデータが同じ重み係数でチャネル全体に合計され、有効レコード ノイズの低減に役立ちます。このデバイスは、さまざまな入力チャネルをカスタム プログラム可能なスケールファクタでミキシングして最終的な出力チャネルを生成する、完全にプログラム可能なミキサ機能をサポートしています。図 6-29 は、出力チャネル 1 を生成するためのミキサ 1 の動作を説明するブロック図を示します。ミキサ操作のためのプログラム可能な係数は、[セクション 7.2.3](#) に配置されています。プログラマブル ミキサ レンジの係数は、7FFFFFFF から FFFFFFFF (-1 ~ +1) までです。ここで、7FFFFFFF = +1、FFFFFFF = -1、00000000 = 0 です。




図 6-29. プログラマブル デジタル ミキサのブロック図

ミキサー 2、ミキサー 3、ミキサー 4 で同様のミキサー動作が行われ、それぞれ出力チャンネル 2、チャンネル 3、チャンネル 4 が生成されます。TI は、プログラマブル係数の設定には [PPC3 GUI](#) の使用を推奨しています。詳細については [TAC5x1x](#) および [TAC5x1x-Q1](#) コードブックのミキサー構成と [PurePath™](#) コンソール グラフィカル開発スイートをご覧ください。構成の詳細については、[TAx5x1x プログラム可能なデジタル チャネル ミキサアプリケーション レポート](#)を参照してください。

6.3.9.1.8 構成可能なデジタル デシメーション フィルタ

デバイスのレコード チャネルには、広いダイナミック レンジと、マルチビット デルタ シグマ ($\Delta \Sigma$) 変調器からのオーバーサンプリング データを処理するための内蔵デジタル デシメーション フィルタが含まれており、FSYNC レートと同じナイキスト サンプルング レートでデジタルデータを生成できます。図 6-27 に示すように、このデシメーション フィルタを使用して、デジタル マイクからオーバーサンプリングされた PDM ストリームを処理することもできます。デシメーション フィルタは、対象 アプリケーションに必要な周波数応答、群遅延、消費電力、位相直線性に応じて、4 つの異なるタイプから選択できます。デシメーション フィルタ オプションの選択は、ADC_DSP_DECI_FILT (P0_R114_D[7:6]) レジスタ ビットの設定によって行うことができます。低消費電力フィルタは、ADC_LOW_PWR_FILT (P0_R78_D[2]) ビットをセットすることで構成できます。レコード チャネルのデシメーション フィルタ モード選択の構成レジスタ設定を、表 6-24 に示します。これにより、幅広いオーディオ用途に適しています。

表 6-24. レコード チャネルのデシメーション フィルタ モードの選択

P0_R78_D[2] : ADC_LOW_PWR_FILT	P0_R114_D[7:6]: ADC_DSP_DECI_FILT[1:0]	デシメーション フィルタ モードの選択
0	00 (デフォルト)	デシメーションには線形位相フィルタが使用されます
0	01	デシメーションに低レイテンシ フィルタを使用します
0	10	超低レイテンシのフィルタを使用して、デシメーションを実施します
0	11	予約済み(この設定は使用しないでください)
1	x	デシメーションとして低消費電力フィルタを使用します

以下のセクションでは、各種のレイテンシ オプションおよびサンプル レートのフィルタ応答について説明します。

6.3.9.1.8.1 線形位相フィルタ

線形位相のデシメーション フィルタは、デバイスで設定されるデフォルトのフィルタであり、フィルタのパスバンド仕様内で線形位相偏差を 0 にする必要があるすべての用途で使用できます。このセクションでは、サポートされているすべての出力 サンプルング レートにおけるフィルタの性能仕様と各種プロットを記載しています。

6.3.9.1.8.1.1 サンプルング レート : 8 kHz または 7.35 kHz

図 6-30 および 図 6-31 に、このデシメーション フィルタのサンプルング レートが 8kHz または 7.35kHz での振幅応答とパス バンドリップルを示し、表 6-25 に仕様を示します。




図 6-30. 線形位相デシメーション フィルタの振幅応答




図 6-31. 線形位相デシメーション フィルタのパスバンドリップル

表 6-25. 線形位相デシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.454 \times f_s$ です	-0.04		0.04	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_s \sim 4 \times f_s$ です	80.2			dB
	周波数範囲は $4 \times f_s$ 以降です	84.7			

表 6-25. 線形位相デシメーション フィルタの仕様 (続き)

パラメータ	テスト条件	最小値	標準値	最大値	単位
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.454 \times f_s$ です		16.1		$1/f_s$

6.3.9.1.8.1.2 サンプリングレート : 16 kHz または 14.7 kHz

図 6-32 と 図 6-33 に、このデシメーション フィルタのサンプリング レートが 16kHz または 14.7kHz での振幅応答とパスバンドリップルをそれぞれ示し、表 6-26 に仕様を示します。




図 6-32. 線形位相デシメーション フィルタの振幅応答




図 6-33. 線形位相デシメーション フィルタのパスバンドリップル

表 6-26. 線形位相デシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンド リップル	周波数範囲は $0 \sim 0.454 \times f_s$ です	-0.04		0.04	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_s \sim 4 \times f_s$ です	80.2			dB
	周波数範囲は $4 \times f_s$ 以降です	84.7			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.454 \times f_s$ です		16.1		$1/f_s$

6.3.9.1.8.1.3 サンプリングレート : 24 kHz または 22.05 kHz

図 6-34 および 図 6-35 に、このデシメーション フィルタの振幅応答とパスバンド リップルをそれぞれ示し、サンプリング レートを 24kHz または 22.05kHz とし、表 6-27 に仕様を示します。




図 6-34. 線形位相デシメーション フィルタの振幅応答




図 6-35. 線形位相デシメーション フィルタのパスバンドリップル

表 6-27. 線形位相デシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.455 \times f_s$ です	-0.05		0.05	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_s \sim 4 \times f_s$ です	80.6			dB
	周波数範囲は $4 \times f_s$ 以降です	93			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.455 \times f_s$ です		14.7		1/fs

6.3.9.1.8.1.4 サンプリングレート : 32 kHz または 29.4 kHz

図 6-36 および 図 6-37 に、このデシメーション フィルタの振幅応答とパスバンド リップルをそれぞれ示し、サンプリング レートを 32kHz または 29.4kHz とし、表 6-28 に仕様を示します。




図 6-36. 線形位相デシメーション フィルタの振幅応答




図 6-37. 線形位相デシメーション フィルタのパスバンドリップル

表 6-28. 線形位相デシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.455 \times f_s$ です	-0.05		0.05	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_s \sim 4 \times f_s$ です	80.6			dB
	周波数範囲は $4 \times f_s$ 以降です	92.9			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.455 \times f_s$ です		14.7		1/fs

6.3.9.1.8.1.5 サンプリングレート : 48 kHz または 44.1 kHz

図 6-38 および 図 6-39 に、このデシメーション フィルタの振幅応答とパスバンド リップルをそれぞれ示し、サンプリング レートを 48kHz または 44.1kHz とし、表 6-29 に仕様を示します。




図 6-38. 線形位相デシメーション フィルタの振幅応答




図 6-39. 線形位相デシメーション フィルタのパスバンド リップル

表 6-29. 線形位相デシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンド リップル	周波数範囲は $0 \sim 0.454 \times f_s$ です	-0.05		0.05	dB
ストップ バンド減衰	周波数範囲は $0.58 \times f_s \sim 4 \times f_s$ です	82.2			dB
	周波数範囲は $4 \times f_s$ 以降です	98			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.454 \times f_s$ です		17		$1/f_s$

6.3.9.1.8.1.6 サンプリングレート : 96 kHz または 88.2 kHz

図 6-40 および 図 6-41 に、このデシメーション フィルタの振幅応答とパスバンド リップルをそれぞれ示し、サンプリング レートを 96kHz または 88.2kHz とし、表 6-30 に仕様を示します。




図 6-40. 線形位相デシメーション フィルタの振幅応答




図 6-41. 線形位相デシメーション フィルタのパスバンド リップル

表 6-30. 線形位相デシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンド リップル	周波数範囲は $0 \sim 0.455 \times f_s$ です	-0.05		0.06	dB

表 6-30. 線形位相デシメーション フィルタの仕様 (続き)

パラメータ	テスト条件	最小値	標準値	最大値	単位
ストップ バンド減衰	周波数範囲は $0.58 \times f_S \sim 4 \times f_S$ です	82.2			dB
	周波数範囲は $4 \times f_S$ 以降です	87			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.455 \times f_S$ です		16.9		$1/f_S$

6.3.9.1.8.1.7 サンプリング レート : 192 kHz または 176.4 kHz

図 6-42 および 図 6-43 に、このデシメーション フィルタの振幅応答とパスバンド リップルをそれぞれ示し、サンプリング レートを 192kHz または 176.4kHz とし、表 6-31 に仕様を示します。




図 6-42. 線形位相デシメーション フィルタの振幅応答




図 6-43. 線形位相デシメーション フィルタのパスバンド リップル

表 6-31. 線形位相デシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.223 \times f_S$ です	-0.04		0.04	dB
ストップ バンド減衰	周波数範囲は $0.391 \times f_S \sim 4 \times f_S$ です	80			
	周波数範囲は $4 \times f_S$ 以降です	82.2			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.223 \times f_S$ です		11.6		$1/f_S$

サンプリング レート : 384 kHz または 352.8 kHz

図 6-44 および 図 6-45 に、このデシメーション フィルタの振幅応答とパスバンド リップルをそれぞれ示し、サンプリング レートを 384kHz または 352.8kHz とし、表 6-32 に仕様を示します。




図 6-44. 線形位相デシメーション フィルタの振幅応答




図 6-45. 線形位相デシメーション フィルタのパスバンドリップル

表 6-32. 線形位相デシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.227 \times f_s$ です	-0.07		0.07	dB
ストップ バンド減衰	周波数範囲は $0.391 \times f_s \sim 4 \times f_s$ です	80			dB
	周波数範囲は $4 \times f_s$ 以降です	88.1			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.227 \times f_s$ です		11.4		1/fs

サンプリング レート : 768 kHz または 705.6 kHz

図 6-46 および 図 6-47 に、このデシメーション フィルタの振幅応答とパスバンド リップルをそれぞれ示し、サンプリング レートを 768kHz または 705.6kHz とし、表 6-33 に仕様を示します。




図 6-46. 線形位相デシメーション フィルタの振幅応答




図 6-47. 線形位相デシメーション フィルタのパスバンドリップル

表 6-33. 線形位相デシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.121 \times f_s$ です	-0.05		0.05	dB
ストップ バンド減衰	周波数範囲は $0.433 \times f_s \sim 4 \times f_s$ です	82.6			dB
	周波数範囲は $4 \times f_s$ 以降です	83.6			

表 6-33. 線形位相デシメーション フィルタの仕様 (続き)

パラメータ	テスト条件	最小値	標準値	最大値	単位
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.258 \times f_S$ です		6.4		$1/f_S$

6.3.9.1.8.2 低レイテンシ フィルタ

オーディオ帯域内で最小限の位相偏差と低レイテンシが重要なアプリケーションには、TAC5112-Q1 の低レイテンシ デシメーション フィルタを使用できます。このデバイスは、 $0.376 \times f_S$ の周波数帯域内でほぼ線形な位相応答を持つ、約 7 個のサンプルのグループ遅延のフィルタをサポートしています。このセクションでは、低レイテンシ フィルタに対応するすべての出力サンプリング レートに関するフィルタ性能仕様および各種プロットを提供します。

6.3.9.1.8.2.1 サンプリング レート : 24 kHz または 22.05 kHz

図 6-48 に振幅応答を示し、図 6-49 は通過帯域のリップルと位相偏差を示しています。このデシメーション フィルタのサンプリング レートは 24kHz または 22kHz です。表 6-34 に、仕様の一覧を示します。




図 6-48. 低レイテンシのデシメーション フィルタの振幅応答




図 6-49. 低レイテンシ デシメーション フィルタのパスバンド リップルと位相偏差

表 6-34. 低レイテンシのデシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンド リップル	周波数範囲は $0 \sim 0.492 \times f_S$	-0.67		0.67	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_S \sim 4 \times f_S$	81.8			dB
	周波数範囲は $4 \times f_S$ 以降	115			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.376 \times f_S$		6.5		$1/f_S$
グループ遅延の偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.092		0.029	$1/f_S$
位相偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.3		0.27	度

6.3.9.1.8.2.2 サンプリング レート : 32 kHz または 29.4 kHz

図 6-50 は減衰特性を示し、図 6-51 は通過帯域のリップルと位相偏差を示しています。このデシメーション フィルタのサンプリング レートは 32kHz または 29.4kHz です。表 6-35 に、仕様の一覧を示します。




図 6-50. 低レイテンシのデシメーション フィルタの振
幅応答




図 6-51. 低レイテンシ デシメーション フィルタのバ
スバンド リップルと位相偏差

表 6-35. 低レイテンシのデシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンド リップル	周波数範囲は $0 \sim 0.492 \times f_S$	-0.67		0.67	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_S \sim 4 \times f_S$	81.8			dB
	周波数範囲は $4 \times f_S$ 以降	115			
グループ遅延またはレイテ ンシ	周波数範囲は $0 \sim 0.376 \times f_S$		6.5		$1/f_S$
グループ遅延の偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.092		0.029	$1/f_S$
位相偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.3		0.27	度

6.3.9.1.8.2.3 サンプリング レート : 48 kHz または 44.1 kHz

図 6-52 は減衰特性を示し、図 6-53 は通過帯域のリップルと位相偏差を示しています。このデシメーション フィルタのサンプリング レートは 48kHz または 44.1kHz です。表 6-36 に、仕様の一覧を示します。




図 6-52. 低レイテンシのデシメーション フィルタの振
幅応答




図 6-53. 低レイテンシ デシメーション フィルタのバ
スバンド リップルと位相偏差

表 6-36. 低レイテンシのデシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンド リップル	周波数範囲は $0 \sim 0.456 \times f_S$	-0.02		0.02	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_S \sim 4 \times f_S$	86.3			dB
	周波数範囲は $4 \times f_S$ 以降	96.8			

表 6-36. 低レイテンシのデシメーション フィルタの仕様 (続き)

パラメータ	テスト条件	最小値	標準値	最大値	単位
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.376 \times f_S$		6.6		$1/f_S$
グループ遅延の偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.086		0.027	$1/f_S$
位相偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.25		0.3	度

6.3.9.1.8.2.4 サンプリングレート : 96 kHz または 88.2 kHz

図 6-54 は減衰特性を示し、図 6-55 は通過帯域のリップルと位相偏差を示しています。このデシメーション フィルタのサンプリング レートは 96kHz または 88.2kHz です。表 6-37 に、仕様の一覧を示します。




図 6-54. 低レイテンシのデシメーション フィルタの振幅応答




図 6-55. 低レイテンシ デシメーション フィルタのパスバンド リップルと位相偏差

表 6-37. 低レイテンシのデシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.456 \times f_S$	-0.02		0.03	dB
ストップ バンド減衰	周波数範囲は $0.599 \times f_S \sim 4 \times f_S$	85.6			dB
	周波数範囲は $4 \times f_S$ 以降	95.7			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.376 \times f_S$		6.6		$1/f_S$
グループ遅延の偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.086		0.022	$1/f_S$
位相偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.25		0.30	度

6.3.9.1.8.2.5 サンプリングレート : 192 kHz または 176.4 kHz

図 6-56 は減衰特性を示し、図 6-57 は通過帯域のリップルと位相偏差を示しています。このデシメーション フィルタのサンプリング レートは 192kHz または 176.4kHz です。表 6-38 に、仕様の一覧を示します。




図 6-56. 低レイテンシのデシメーションフィルタの振幅応答




図 6-57. 低レイテンシ デシメーションフィルタのパスバンドリップルと位相偏差

表 6-38. 低レイテンシのデシメーションフィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パスバンドリップル	周波数範囲は $0 \sim 0.456 \times f_s$	-0.06		0.06	dB
ストップバンド減衰	周波数範囲は $0.571 \times f_s \sim 1.35 \times f_s$	90.5			dB
	周波数範囲は $1 \times f_s$ 以降	86.9			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.327 \times f_s$		6.8		$1/f_s$
グループ遅延の偏差	周波数範囲は $0 \sim 0.327 \times f_s$	-0.296		0.829	$1/f_s$
位相偏差	周波数範囲は $0 \sim 0.327 \times f_s$	-9.24		9.24	度

6.3.9.1.8.3 超低レイテンシ フィルタ

オーディオ帯域内での最小限の位相偏差と超低レイテンシが重要となるアプリケーションには、TAC5112-Q1 に搭載された超低レイテンシのデシメーションフィルタを使用できます。本デバイスは、グループ遅延が約 4 サンプルで、 $0.325 \times f_s$ の周波数帯域内において適切な位相応答を持つこれらのフィルタをサポートしています。このセクションでは、超低レイテンシフィルタに対応するすべての出力サンプリングレートに関するフィルタ性能仕様および各種プロットを提供します。

6.3.9.1.8.3.1 サンプリングレート : 24 kHz または 22.05 kHz

図 6-58 に振幅応答を示し、図 6-59 は通過帯域のリップルと位相偏差を示しています。このデシメーションフィルタのサンプリングレートは 24kHz または 22.05kHz です。表 6-39 に、仕様の一覧を示します。




図 6-58. 超低レイテンシのデシメーションフィルタの振幅応答




図 6-59. 超低レイテンシ デシメーションフィルタのパスバンドリップルと位相偏差

表 6-39. 超低レイテンシ デシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.492 \times f_S$	-0.67		-0.67	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_S \sim 4 \times f_S$	81.8			dB
	周波数範囲は $4 \times f_S$ 以降	115			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.325 \times f_S$		2.8		$1/f_S$
グループ遅延の偏差	周波数範囲は $0 \sim 0.325 \times f_S$	-0.292		0.765	$1/f_S$
位相偏差	周波数範囲は $0 \sim 0.325 \times f_S$	-6.7		9.7	度

6.3.9.1.8.3.2 サンプリングレート : 32 kHz または 29.4 kHz

図 6-60 は減衰特性を示し、図 6-61 は通過帯域のリップルと位相偏差を示しています。このデシメーション フィルタのサンプリングレートは 32kHz または 29.4kHz です。表 6-40 に、仕様の一覧を示します。




図 6-60. 超低レイテンシのデシメーション フィルタの振幅応答




図 6-61. 超低レイテンシ デシメーション フィルタのパスバンド リップルと位相偏差

表 6-40. 超低レイテンシ デシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.492 \times f_S$	-0.67		-0.67	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_S \sim 4 \times f_S$	81.8			dB
	周波数範囲は $4 \times f_S$ 以降	115			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.325 \times f_S$		2.7		$1/f_S$
グループ遅延の偏差	周波数範囲は $0 \sim 0.325 \times f_S$	-0.292		0.765	$1/f_S$
位相偏差	周波数範囲は $0 \sim 0.325 \times f_S$	-6.7		9.7	度

6.3.9.1.8.3.3 サンプリングレート : 48 kHz または 44.1 kHz

図 6-62 は減衰特性を示し、図 6-63 は通過帯域のリップルと位相偏差を示しています。このデシメーション フィルタのサンプリングレートは 48kHz または 44.1kHz です。表 6-41 に、仕様の一覧を示します。




図 6-62. 超低レイテンシのデシメーションフィルタの
振幅応答




図 6-63. 超低レイテンシ デシメーションフィルタの
パスバンドリップルと位相偏差

表 6-41. 超低レイテンシ デシメーションフィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.456 \times f_s$	-0.02		-0.02	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_s \sim 4 \times f_s$	86.3			dB
	周波数範囲は $4 \times f_s$ 以降	96.8			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.325 \times f_s$		2.8		$1/f_s$
グループ遅延の偏差	周波数範囲は $0 \sim 0.325 \times f_s$	-0.29		0.761	$1/f_s$
位相偏差	周波数範囲は $0 \sim 0.325 \times f_s$	-6.6		9.6	度

6.3.9.1.8.3.4 サンプルレート : 96 kHz または 88.2 kHz

図 6-64 は減衰特性を示し、図 6-65 は通過帯域のリップルと位相偏差を示しています。このデシメーションフィルタのサンプルレートは 96kHz または 88.2kHz です。表 6-42 に、仕様の一覧を示します。




図 6-64. 超低レイテンシのデシメーションフィルタの
振幅応答




図 6-65. 超低レイテンシ デシメーションフィルタの
パスバンドリップルと位相偏差

表 6-42. 超低レイテンシ デシメーションフィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.456 \times f_s$	-0.02		0.03	dB
ストップ バンド減衰	周波数範囲は $0.599 \times f_s \sim 4 \times f_s$	85.6			dB
	周波数範囲は $4 \times f_s$ 以降	95.7			

表 6-42. 超低レイテンシ デシメーション フィルタの仕様 (続き)

パラメータ	テスト条件	最小値	標準値	最大値	単位
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.325 \times f_S$		2.7		$1/f_S$
グループ遅延の偏差	周波数範囲は $0 \sim 0.325 \times f_S$	-0.29		0.761	$1/f_S$
位相偏差	周波数範囲は $0 \sim 0.325 \times f_S$	-6.6		9.6	度

6.3.9.1.8.3.5 サンプリング レート : 192 kHz または 176.4 kHz

図 6-66 は減衰特性を示し、図 6-67 は通過帯域のリップルと位相偏差を示しています。このデシメーション フィルタのサンプリング レートは 192kHz または 176.4kHz です。表 6-43 に、仕様の一覧を示します。




図 6-66. 超低レイテンシのデシメーション フィルタの振幅応答




図 6-67. 超低レイテンシ デシメーション フィルタのパスバンド リップルと位相偏差

表 6-43. 超低レイテンシ デシメーション フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.456 \times f_S$	-0.06		0.06	dB
ストップ バンド減衰	周波数範囲は $0.571 \times f_S \sim 1.35 \times f_S$	90.5			dB
	周波数範囲は $1.35 \times f_S$ 以降	86.9			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.325 \times f_S$		2.7		$1/f_S$
グループ遅延の偏差	周波数範囲は $0 \sim 0.325 \times f_S$	-0.293		0.794	$1/f_S$
位相偏差	周波数範囲は $0 \sim 0.325 \times f_S$	-6.8		9.8	度

6.3.9.1.9 自動ゲイン コントローラ (AGC)

デバイスには、ADC 記録用の自動ゲイン コントローラ (AGC) が内蔵されています。図 6-68 に示すように、AGC を使用して音声録音時に出力レベルを公称値に一定に維持できます。AGC モードでは、チャンネル ゲインを手動で設定する代わりに、マイクに向かって話している人がマイクに近づいたり遠ざかったりするなど、入力信号が大きすぎたり、極端に弱くなったりしたときに、回路がチャンネル ゲインを自動的に調整します。AGC アルゴリズムには、ターゲット レベル、許容される最大ゲイン、アタックおよびリリース (または減衰) 時間定数、ノイズ スレッショルドなど、いくつかのプログラミング可能なパラメータがあり、特定の用途に合わせてアルゴリズムを微調整できます。これらはデバイスでプログラム可能な係数の一部であり、B0_P27 および B0_P28 のプログラム可能な係数レジスタを使用して構成できます。




図 6-68. AGC の特性

目標レベル (AGC_LVL) は、AGC が ADC 出力信号レベルの保持を試みるときのおおよその出力レベルを表します。TAC5112-Q1 を使用すると、さまざまなターゲット レベルをプログラムできます。ターゲット レベルは、大きな音が発生したときにクリッピングを防ぐために十分なマージンを設定することをお勧めします。AGC 各種構成可能パラメータおよびアプリケーションの使用法の詳細については、[TAx511x ファミリーでの自動ゲイン コントローラ \(AGC\) の使用アプリケーションレポート](#) を参照してください。TI は、プログラマブル係数の設定には PPC3 GUI の使用を推奨しています。詳細については [TAC5212EVM-PDK 評価基板ユーザー ガイド](#) と [PurePath™ コンソール グラフィカル開発スイート](#) をご覧ください。

6.3.9.1.10 音声アクティビティ検出 (VAD)

TAC5112-Q1 は、低電力アクティビティ検出 (LPAD) 方式の一部として、音声アクティビティ検出 (VAD) モードをサポートしています。このモードでは、TAC5112-Q1 は入力チャンネルの 1 つを継続的に監視して音声検出を行います。このモードでは、デバイスは AVDD 電源からの低静止電流を消費します。この機能は、VAD_EN (P0_R120_D[2]) を 1'b1 に設定することで有効化できます。音声アクティビティを検出すると、TAC5112-Q1 は I²C プログラムされた設定に基づいて、ホストに割り込みまたは自動ウェイクアップで通知し、録音を開始します。このアラートは、LPAD_MODE (P1_R30_D[7:6]) レジスタ ビットを通じて設定できます。

この機能は、アナログとデジタルの両方のマイクロフォン インターフェイスでサポートされています。最小消費電力の VAD を実現するには、デジタル マイクインターフェイスを推奨します。VAD の入力チャンネルは、LPAD_CH_SEL (P1_R30_D[5:4]) レジスタ ビットを適切な値に設定することで選択できます。詳細については、『[TAx511x および TAx521x での音声アクティビティ検出の使用法](#)』アプリケーションレポートを参照してください。

6.3.9.1.11 超音波アクティビティ検出 (UAD)

TAC5112-Q1 は、低消費電力アクティビティ検出 (LPAD) 方式の一部として、超音波アクティビティ検出 (UAD) モードをサポートしています。このモードでは、TAC5112-Q1 は入力チャネルの 1 つを連続的に監視し、超音波周波数帯域の信号を検出します。このモードでは、デバイスは AVDD 電源からの低静止電流を消費します。この機能は、UAD_EN (P0_R120_D[3]) を '1'b1 に設定することで有効にすることができます。超音波動作を検出すると、TAC5112-Q1 は割り込みまたは自動ウェイクアップによりホストにアラートを送信でき、I²C プログラム構成に基づいて記録を開始できます。このアラートを構成するには、LPAD_MODE (P1_R30_D[7:6]) レジスタビットを使用します。

この機能は、アナログとデジタルの両方のマイクロフォン インターフェイスでサポートされています。最小の消費電力の UAD を実現するには、デジタル マイクロフォン インターフェイスを推奨します。UAD の入力チャネルは、LPAD_CH_SEL (P1_R30_D[5:4]) レジスタ ビットを適切な値に設定することで選択できます。詳細については、[TAx511x および TAx521x の超音波アクティビティ検出の使用法](#)を参照してください。

6.3.9.2 DAC 信号チェーン

図 6-69 に、再生信号チェーンの主要な成分を示します。




図 6-69. DAC 信号チェーン処理フローチャート

DAC 信号チェーンは、低ノイズおよびハイレファイ オーディオ アプリケーション向けに、非常に柔軟な低ノイズ再生パスを提供します。この低ノイズ、低歪みマルチビットの $\Delta\Sigma$ DAC により、TAC5112-Q1 は超低消費電力で 114dB のダイナミックレンジを実現できます。さらに、DAC アーキテクチャには、複数の変調器周波数成分周辺の帯域外周波数ノイズを高いレベルで除去するアンチエイリアス フィルタリングが組み込まれています。したがって、このデバイスは、ノイズがオーディオ帯域にエイリアシングするのを防ぎます。信号チェーンのさらに先では、統合された高性能多段デジタル補間フィルタが、高い阻止帯域減衰量で帯域外の周波数ノイズを鋭く遮断します。

また、信号処理チェーンは、バイクアッド フィルタ、位相較正、ゲイン較正、ハイパス フィルタ、デジタル サマーまたはミキサー、同期サンプル レート コンバータ、歪みリミッタ、サーマル フォールドバック、電圧低下防止、音量調整など、高度にプログラミング可能なさまざまなデジタル処理ブロックで構成されています。これらの処理ブロックの詳細については、このセクションでさらに説明します。またこのデバイスは、最大 4 つの チャンネルのシングルエンド出力モードと、ADC 入力から DAC 出力へのアナログ バイパス オプションにも対応しています。

再生用の出力チャンネルは、CH_EN(P0_R118)レジスタを使用して有効または無効にすることができ、オーディオ シリアル インターフェース用の入力チャンネルは、PASI_RX_CHx_CFG または SASI_RX_CHx_CFG ビットを使用して有効または無効にできます。このデバイスは、同時再生のためにすべてのアクティブ チャンネルの同時パワーアップとパワーダウンをサポートしています。しかし、アプリケーションのニーズによっては、他のチャンネルの再生中に、いくつかのチャンネルを動的にパワーアップまたはパワーダウンする必要がある場合、DYN_PUPD_CFG(P0_R119)レジスタを設定することで、その使用事例に対応できます。

このデバイスは、複数のデータ混合オプションをサポートしており、DAC 出力で再生する前に、メイン ASI からの最大 8 つの入力チャンネル、Aux ASI からの 2 つの入力チャンネル、ADC ループバック データ、トーン ジェネレータを、各パスで柔軟なゲイン オプションで混合できます。デフォルトでは、これらのミキサーは無効になっており、チャンネルは 1 つのチャンネルのデータのみを設定されています。ミキサーは、セクション 7.2.7 に記載されているプログラマブル係数レジスタ ASI_DIN_Mixers を設定することで構成できます。

このデバイスは、最大 90kHz の出力信号帯域幅をサポートしており、216kHz(またはそれ以上)のサンプルレートを使用することで、高周波数の非音声信号を再生できます。DAC_CHx_BW_Mode bit (P0_R101_D[0]、P0_R108_D[0]) を使用して、広帯域モードを有効または無効にできます。

サンプル レートが 48kHz 以下の場合、デバイスはすべての機能とさまざまなプログラム可能な処理ブロックをサポートします。しかし、サンプル レートが 48kHz より高い場合、同時に録音および再生できるチャンネル数や、使用できるバイキュー フィルタの数などに制限があります。詳細については、『[TAC5212 サンプルレートおよびサポートされているプログラム可能な処理ブロック](#)』アプリケーション レポート を参照してください。

6.3.9.2.1 プログラム可能なチャンネル ゲインおよびデジタル ボリューム制御

デバイスには、各出力チャンネルについて独立したプログラム可能なチャンネル ゲイン設定があり、システムで予測される最大入力信号に基づいて適切な値に設定できます。これは、OUT1x_LVL_CTRL および OUT2x_LVL_CTRL ビットを構成することで実現できます。粗いゲイン設定 (−12dB ~ +12dB) は、これらのコントロールを 6dB ステップで使用することで可能です。

このデバイスにはプログラム可能なデジタル ボリューム制御機能があり、−100dB ~ 27dB で 0.5dB 刻みの範囲で、チャンネルの録音をミュートすることもできます。DAC チャンネルが起動し、再生されている間は、デジタル ボリューム コントロール値を動的に変更することができます。ボリューム コントロールの変更中は、ソフトランアップまたはソフトランダウン機能が内部的に使用され、可聴アーティファクトを回避します。ソフトステップは、DAC_DSP_DISABLE_SOFT_STEP (P0_R115_D[1]) レジスタ ビットを使用して完全に無効にすることができます。

デジタル ボリューム コントロールの設定は、4 のシングルエンド出力チャンネルそれぞれに対して個別に利用できます。2 チャンネル差動 DAC の場合、DAC_CH1A および DAC_CH2A の設定のみが適用されます。また、このデバイスは、チャンネル 1A のデジタル ボリューム コントロール設定を使用して、チャンネル 1A が電源オンまたは電源オフの状態に関わらず、すべてのチャンネルの ボリューム コントロール設定をまとめて変更するオプションもサポートしています。このギャングアップは、DAC_DSP_DVOL_GANG (P0_R115_D[0]) レジスタ ビットを使用してイネーブルにできます。

表 6-44 はデジタル ボリューム コントロール用に利用可能なプログラマブル オプションを示します。

表 6-44. デジタル ボリューム コントロール (DVC) のプログラマブル設定

P0_R103_D[7:0]:DAC_CH1A_DVOL[7:0]	DVC 出力チャンネル 1A の設定
0000 0000 = 0d	出力チャンネル 1 DVC はミュートに設定されます
0000 0001 = 1d	出力チャンネル 1 の DVC は -100dB に設定されます
0000 0010 = 2d	出力チャンネル 1 の DVC は -99.5dB に設定されます
0000 0011 = 3d	出力チャンネル 1 の DVC は -99dB に設定されます
...	...
1100 1000 = 200d	出力チャンネル 1 の DVC は -0.5dB に設定されます
1100 1001 = 201d (デフォルト)	出力チャンネル 1 の DVC は 0dB に設定されます
1100 1010 = 202d	出力チャンネル 1 の DVC は 0.5dB に設定されます
...	...
1111 1101 = 253d	出力チャンネル 1 の DVC は 26dB に設定されます
1111 1110 = 254d	出力チャンネル 1 の DVC は 26.5dB に設定されます
1111 1111 = 255d	出力チャンネル 1 の DVC は 27dB に設定されます

同様に、出力チャンネル 1B、2A、2B のデジタル ボリューム コントロール設定は、それぞれ CH2B_DVOL (P0_R112) から CH2B_DVOL (P0_R112) レジスタ ビットを使用して構成できます。

チャンネルが電源投入されると、内部デジタル処理エンジンがミュート レベルからプログラムされた音量レベルまで音量を徐々に上げます。また、チャンネルが電源オフになると、内部デジタル処理エンジンがプログラムされた音量からミュートまで音量を徐々に下げます。このボリュームのソフトステップは、可聴アーティファクトの原因となる再生チャンネルの突然の電源オ

ンおよび電源オフを防止するために行われます。この機能は、DAC_DSP_DISABLE_SOFT_STEP (P0_R115_D[1]) レジスタビットを使用して完全に無効化することもできます。

6.3.9.2.2 プログラム可能なチャンネル ゲイン校正

このデバイスは、デジタル ボリューム制御に加えて、プログラマブル チャンネル ゲイン校正も行えます。各チャンネルのゲインは、 -0.8dB から 0.7dB のゲイン誤差範囲で、 0.1dB ごとに微調整または調整することができます。この調整は、トランスデューサの感度や負荷インピーダンスの不一致に起因するチャンネル間のゲインの一致を試みる際に有効です。この機能は、通常のデジタル ボリューム コントロールと組み合わせることで、 0.1dB の解像度で広いゲイン誤差範囲にわたってすべてのチャンネルのゲインを一致させることができます。チャンネル ゲイン校正に利用可能なプログラム可能なオプションを表 6-45 に示します。

表 6-45. DAC チャンネル ゲイン校正のプログラマブル設定

P0_R104_D[7:4]: DAC_CH1A_FGAIN[3:0]	入力チャンネル 1A のチャンネル ゲイン校正設定
0000 = 0d	入力チャンネル 1 のゲイン校正は -0.8dB に設定されています
0001 = 1d	入力チャンネル 1 のゲイン校正は -0.7dB に設定されています
...	...
1000 = 8d (デフォルト)	入力チャンネル 1 のゲイン校正は 0dB に設定されています
...	...
1110 = 14d	入力チャンネル 1 のゲイン校正は 0.6dB に設定されています
1111 = 15d	入力チャンネル 1 のゲイン校正は 0.7dB に設定されています

同様に、入力チャンネル 1B、2A、2B のチャンネル ゲイン校正設定は、それぞれ、DAC_CH1B_CFG1 (P0_R106)、DAC_CH2A_CFG1 (P0_R111)、および DAC_CH2B_CFG1 (P0_R113) レジスタビットを使用して構成できます。

6.3.9.2.3 プログラム可能なデジタル ハイパス フィルタ

記録データの直流オフセット成分を除去し、不要な低周波ノイズを減衰させるために、本デバイスはプログラム可能なハイパス フィルタ (HPF) をサポートしています。HPF は、チャンネルごとに独立したフィルタ設定ではなく、すべての DAC チャンネルに対してグローバルに適用されます。この HPF は一次のインフィニット インパルス レスポンス (IIR) フィルタを使用し構成されており、信号中の DC 成分を効果的に除去するのに十分な性能を備えています。表 6-46 は、P0_R115 の DAC_DSP_HPF_SEL[1:0] レジスタビットを使用して設定できる、あらかじめ定義された -3dB カットオフ周波数を示しています。さらに、特定のアプリケーションに合わせたカスタムの -3dB カットオフ周波数を実現するために、DAC_DSP_HPF_SEL[1:0] レジスタビットを $2'b00$ に設定することで、一次 IIR フィルタの係数をプログラムすることも可能です。HPF フィルタの周波数応答プロットを、図 6-70 に示します。

表 6-46. HPF プログラム可能設定

P0_R115_D[5:4]: DAC_DSP_HPF_SEL[1:0]	-3dB カットオフ周波数設定	16kHz サンプル レートで -3dB カット オフ周波数	48kHz サンプル レートにおける -3dB カットオフ周波数
00	プログラム可能な 1 次 IIR フィルタ	プログラム可能な 1 次 IIR フィルタ	プログラム可能な 1 次 IIR フィルタ
01 (デフォルト)	$0.00002 \times f_s$	0.25 Hz	1Hz
10	$0.00025 \times f_s$	4Hz	12Hz
11	$0.002 \times f_s$	32Hz	96Hz




図 6-70. HPF フィルタの周波数応答プロット

式 3 は、1 次プログラム可能 IIR フィルタの伝達関数を示しています。

$$H(z) = \frac{N_0 + N_1 z^{-1}}{2^{31} - D_1 z^{-1}} \quad (3)$$

この一次プログラム可能な IIR フィルタは、デフォルト係数の場合、周波数応答が 0dB のフラットなゲインとなり、オールパスフィルタとして動作します。ホスト デバイスは、表 6-47 にある IIR 係数をプログラムすることで、ハイパスフィルタリングやその他の必要なフィルタリングに合わせた目的の周波数応答に上書きすることができます。DAC_DSP_HP_FSEL[1:0] が 2'b00 に設定されている場合、ホスト デバイスは、いずれかの DAC チャンネルを再生用に起動する前に、目的の周波数応答に対応するこれらの係数値を書き込む必要があります。1 次 IIR フィルタのフィルタ係数を、表 6-47 に示します。

表 6-47. 1 次 IIR フィルタの係数

フィルタ	フィルタの係数	デフォルトの係数値	係数レジスタのマッピング
プログラム可能な 1 次 IIR フィルタ (HPF または他の目的のフィルタに割り当て可能)	N_0	0x7FFFFFFF	P17_R120-R124
	N_1	0x00000000	P17_R125-R128
	D_1	0x00000000	P18_R8-R11

6.3.9.2.4 プログラム可能なデジタル バイクウッド フィルタ

このデバイスは最大 12 個のプログラム可能なデジタル バイクウッド フィルタをサポートしており、DAC 信号チェーンでは各チャンネルに最大 3 個まで使用できます。これらの高効率フィルタは、所定の周波数応答を達成します。TAC5112-Q1 は、2 チャンネル再生の使用ケースに対応した、オンザフライでプログラム可能なバイキュー フィルタもサポートしています。デジタル信号処理において、デジタル バイクウッド フィルタは、2 つの極と 2 つのゼロを持つ二次の再帰的線形フィルタです。式 4 は、各バイキュー フィルタの伝達関数を示します。

$$H(z) = \frac{N_0 + 2N_1 z^{-1} + N_2 z^{-2}}{2^{31} - 2D_1 z^{-1} - D_2 z^{-2}} \quad (4)$$

デフォルトの係数を使用したバイキュー フィルタ セクションの周波数応答は、0dB のゲインでフラット (全通フィルタ) です。ホスト デバイスは、バイキュー係数をプログラムすることで周波数応答を上書きし、低域通過、高域通過、またはその他の希望する周波数シェーピングを達成できます。バイキュー フィルタのプログラム可能な係数は、B0_P15 および B0_P16 のプログラム可能係数レジスタに配置されています。バイキュー フィルタリングが必要な場合、ホスト デバイスは、ADC チャンネルでの録音や DAC チャンネルでの再生を開始する前に、これらの係数の値を設定する必要があります。2 チャンネルの

ユースケースでは、TAC5112-Q1 はオンザフライ プログラム可能フィルタもサポートしています。この場合、デバイスは 1 つのチャンネルに対して 2 つのフィルタ バンクを使用し、スイッチ ビットを使用して 1 つのフィルタ バンクから別のフィルタ バンクへ切り替えを行います。表 6-48 で説明しているように、これらのバイキュー フィルタは、P0_R115 の DAC_DSP_BQ_CFG[1:0] レジスタ設定に基づいて、各出力チャンネルに割り当てることができます。DAC_DSP_BQ_CFG[1:0] を 2'b00 に設定することで、すべての再生チャンネルに対するバイキュー フィルタリングが無効化され、システム アプリケーションに追加のフィルタリングが必要ない場合、ホスト デバイスはこの設定を選択できます。詳細については、[TAC5x1x および TAC5x1x-Q1 プログラム可能バイキュー フィルタ ー 構成とアプリケーションアプリケーション レポート](#)を参照してください。

表 6-48. バイキュー フィルタの録音出力チャンネルへの割り当て

プログラム可能バイキュー フィルタ	P0_R115_D[3:2] レジスタ設定を使用した再生出力チャンネルの割り当て		
	DAC_DSP_BQ_CFG[1:0] = 2'b01 (チャンネルごとに 1 つのバイキュー)	DAC_DSP_BQ_CFG[1:0] = 2'b10 (デ フォルト) (チャンネルごとに 2 つのバイキュー)	DAC_DSP_BQ_CFG[1:0] = 2'b11 (チャンネルごとに 3 つのバイキュー)
バイキュー フィルタ 1	出力チャンネル 1 に割り当て	出力チャンネル 1 に割り当て	出力チャンネル 1 に割り当て
バイキュー フィルタ 2	出力チャンネル 2 に割り当て	出力チャンネル 2 に割り当て	出力チャンネル 2 に割り当て
バイキュー フィルタ 3	出力チャンネル 3 に割り当て	出力チャンネル 3 に割り当て	出力チャンネル 3 に割り当て
バイキュー フィルタ 4	出力チャンネル 4 に割り当て	出力チャンネル 4 に割り当て	出力チャンネル 4 に割り当て
バイキュー フィルタ 5	未使用	出力チャンネル 1 に割り当て	出力チャンネル 1 に割り当て
バイキュー フィルタ 6	未使用	出力チャンネル 2 に割り当て	出力チャンネル 2 に割り当て
バイキュー フィルタ 7	未使用	出力チャンネル 3 に割り当て	出力チャンネル 3 に割り当て
バイキュー フィルタ 8	未使用	出力チャンネル 4 に割り当て	出力チャンネル 4 に割り当て
バイキュー フィルタ 9	未使用	未使用	出力チャンネル 1 に割り当て
バイキュー フィルタ 10	未使用	未使用	出力チャンネル 2 に割り当て
バイキュー フィルタ 11	未使用	未使用	出力チャンネル 3 に割り当て
バイキュー フィルタ 12	未使用	未使用	出力チャンネル 4 に割り当て

表 6-49 に、レジスタ空間へのバイキュー フィルタ係数のマッピングを示します。

表 6-49. バイキュー フィルタ係数のレジスタのマッピング

プログラム可能バイキュー フィル タ	バイキュー フィルタ係数のレジスタのマ ッピング	プログラム可能バイキュー フィル タ	バイキュー フィルタ係数のレジスタのマ ッピング
バイキュー フィルタ 1	P16_R8-R27	バイキュー フィルタ 7	P17_R8-R27
バイキュー フィルタ 2	P16_R28-R47	バイキュー フィルタ 8	P17_R28-R47
バイキュー フィルタ 3	P16_R48-R67	バイキュー フィルタ 9	P17_R48-R67
バイキュー フィルタ 4	P16_R68-R87	バイキュー フィルタ 10	P17_R68-R87
バイキュー フィルタ 5	P16_R88-R107	バイキュー フィルタ 11	P17_R88-R107
バイキュー フィルタ 6	P16_R108-R127	バイキュー フィルタ 12	P17_R108-R127

6.3.9.2.5 プログラマブル デジタル ミキサ

このデバイスは、さまざまな入力チャンネルをカスタム プログラム可能なスケールファクタでミキシングして最終的な出力チャンネルを生成する、完全にプログラム可能なミキサ機能をサポートしています。ミキサ操作のためのプログラム可能な係数は、レジスタ マップに配置されています。TI は、プログラム可能な係数設定の構成に PPC3 GUI の使用を推奨しています。構成の詳細については、『[TAC5x1x プログラム可能なデジタル チャンネル ミキサ](#)』アプリケーション レポート と『[PurePath™ Console グラフィカル開発スイート](#)』の使用方法を参照してください。

6.3.9.2.6 構成可能なデジタル補間フィルタ

デバイスの再生チャンネルには、マルチビット($\Delta\Sigma$)変調器用のデジタル データ ストリームを生成するために、入力データ ストリームを処理する高ダイナミック レンジのデジタル補間フィルタが内蔵されています。補間フィルタは、対象アプリケーションに必要な周波数応答、群遅延、消費電力、位相直線性に応じて、4 つの異なるタイプから選択できます。補間フィルタ オプションの選択は、DAC_DSP_INTX_FILT (P0_R115_D[7:6]) レジスタ ビットを設定することで行うことができます。低消費電力フィルタは、DAC_LOW_PWR_FILT (P0_R79_D[2]) ビットを設定することで構成できます。記録チャンネルのデシメーション フィルタ モード選択の構成レジスタ設定を、表 6-50 に示します。

表 6-50. 再生チャンネルの補間フィルタ モードの選択

P0_R79_D[2]: DAC_LOW_PWR_FILT	P0_R115_D[7:6]: DAC_DSP_INTX_FILT[1:0]	補間フィルタモードの選択
0	00 (デフォルト)	補間には線形位相フィルタが使用されます
0	01	補間には低遅延フィルタが使用されます
0	10	補間には超低遅延フィルタが使用されます
0	11	予約済み(この設定は使用しないでください)
1	XX	補間には低電力フィルタが使用されます

6.3.9.2.6.1 線形位相フィルタ

線形補間フィルタは、デバイスによって設定されたデフォルトのフィルタであり、フィルタの通過帯域仕様内でゼロ位相偏差を持つ線形位相が必要なすべてのアプリケーションに使用できます。フィルタの性能仕様と、サポートされているすべての出力サンプリング レートに対するさまざまなプロットが、このセクションに記載されています。

6.3.9.2.6.1.1 サンプリング レート : 8 kHz または 7.35 kHz

図 6-71 および図 6-72 は、補間フィルタの振幅応答と通過帯域リップルを、サンプリング レートが 8kHz または 7.35kHz の場合に示し、表 6-51 は仕様のリストです。




図 6-71. 線形位相補間フィルタの振幅応答




図 6-72. 線形位相補間フィルタのパスバンド リップル

表 6-51. 線形位相補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンド リップル	周波数範囲は $0 \sim 0.455 \times f_s$	-0.17		0.03	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_s \sim 4 \times f_s$	80.4			dB
	周波数範囲は $4 \times f_s \sim 7.431 \times f_s$	86.9			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.455 \times f_s$		16		$1/f_s$

6.3.9.2.6.1.2 サンプリングレート : 16 kHz または 14.7 kHz

図 6-73 および図 6-74 は、補間フィルタの振幅応答と通過帯域リップルを、サンプリング レートが 16kHz または 14.7kHz の場合に示し、表 6-52 は仕様のリストです。




図 6-73. 線形位相補間フィルタの振幅応答




図 6-74. 線形位相補間フィルタのパスバンド リップル

表 6-52. 線形位相補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンド リップル	周波数範囲は $0 \sim 0.455 \times f_s$	-0.17		0.03	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_s \sim 4 \times f_s$	80.4			dB
	周波数範囲は $4 \times f_s \sim 7.431 \times f_s$	86.9			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.455 \times f_s$		16		$1/f_s$

6.3.9.2.6.1.3 サンプリングレート : 24 kHz または 22.05 kHz

図 6-75 および図 6-76 は、補間フィルタの振幅応答と通過帯域リップルを、サンプリング レートが 24kHz または 22.05kHz の場合に示し、表 6-53 は仕様のリストです。




図 6-75. 線形位相補間フィルタの振幅応答




図 6-76. 線形位相補間フィルタのパスバンド リップル

表 6-53. 線形位相補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンド リップル	周波数範囲は $0 \sim 0.455 \times f_s$	-0.05		0.03	dB
ストップ バンド減衰	周波数範囲は $0.58 \times f_s \sim 4 \times f_s$	81.9			dB
	周波数範囲は $4 \times f_s \sim 8 \times f_s$	87.7			

表 6-53. 線形位相補間フィルタの仕様 (続き)

パラメータ	テスト条件	最小値	標準値	最大値	単位
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.455 \times f_s$		17.6		$1/f_s$

6.3.9.2.6.1.4 サンプリングレート : 32 kHz または 29.4 kHz

図 6-77 および図 6-78 は、補間フィルタの振幅応答と通過帯域リップルを、サンプリング レートが 32kHz または 29.4kHz の場合に示し、表 6-54 は仕様のリストです。




図 6-77. 線形位相補間フィルタの振幅応答




図 6-78. 線形位相補間フィルタのパスバンド リップル

表 6-54. 線形位相補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンド リップル	周波数範囲は $0 \sim 0.455 \times f_s$	-0.05		0.03	dB
ストップ バンド減衰	周波数範囲は $0.58 \times f_s \sim 4 \times f_s$	81.9			dB
	周波数範囲は $4 \times f_s \sim 8 \times f_s$	87.6			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.455 \times f_s$		17.6		$1/f_s$

6.3.9.2.6.1.5 サンプリングレート : 48 kHz または 44.1 kHz

図 6-79 および図 6-80 は、補間フィルタの振幅応答と通過帯域リップルを、サンプリング レートが 48kHz または 44.1kHz の場合に示し、表 6-55 は仕様のリストです。




図 6-79. 線形位相補間フィルタの振幅応答




図 6-80. 線形位相補間フィルタのパスバンド リップル

表 6-55. 線形位相補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.455 \times f_S$	-0.09		0.02	dB
ストップ バンド減衰	周波数範囲は $0.58 \times f_S \sim 4 \times f_S$	82			dB
	周波数範囲は $4 \times f_S \sim 7.423 \times f_S$	89.1			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.455 \times f_S$		17.3		$1/f_S$

6.3.9.2.6.1.6 サンプリングレート : 96 kHz または 88.2 kHz

図 6-81 および図 6-82 は、補間フィルタの振幅応答と通過帯域リップルを、サンプリング レートが 96kHz または 88.2kHz の場合に示し、表 6-56 に仕様を示します。




図 6-81. 線形位相補間フィルタの振幅応答




図 6-82. 線形位相補間フィルタのパスバンド リップル

表 6-56. 線形位相補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.455 \times f_S$	-0.23		0.04	dB
ストップ バンド減衰	周波数範囲は $0.58 \times f_S \sim 2 \times f_S$	82.4			dB
	周波数範囲は $2 \times f_S \sim 3.422 \times f_S$	85.1			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.455 \times f_S$		16.7		$1/f_S$

6.3.9.2.6.1.7 サンプリングレート : 192 kHz または 176.4 kHz

図 6-83 および図 6-84 は、補間フィルタの振幅応答と通過帯域リップルを、サンプリング レートが 192kHz または 176.4kHz の場合に示し、表 6-57 に仕様を示します。




図 6-83. 線形位相補間フィルタの振幅応答




図 6-84. 線形位相補間フィルタのパスバンド リップル

表 6-57. 線形位相補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.258 \times f_S$	-0.67		0.67	dB
ストップ バンド減衰	周波数範囲は $0.391 \times f_S \sim 1 \times f_S$	77.7			dB
	周波数範囲は $1 \times f_S \sim 1.612 \times f_S$	81.1			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.258 \times f_S$		10.7		$1/f_S$

6.3.9.2.6.1.8 サンプリング レート : 384 kHz または 352.8 kHz

図 6-85 および図 6-86 は、補間フィルタの振幅応答と通過帯域リップルを、サンプリング レートが 384kHz または 352.8kHz の場合に示し、表 6-58 は仕様のリストです。




図 6-85. 線形位相補間フィルタの振幅応答




図 6-86. 線形位相補間フィルタのパスバンド リップル

表 6-58. 線形位相補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.258 \times f_S$	-0.67		0.67	dB
ストップ バンド減衰	周波数範囲は $0.391 \times f_S \sim 1 \times f_S$	77.7			dB
	周波数範囲は $1 \times f_S \sim 1.612 \times f_S$	81.1			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.258 \times f_S$		10.7		$1/f_S$

6.3.9.2.6.1.9 サンプリングレート : 768kHz または 705.6kHz

図 6-87 および図 6-88 は、それぞれ補間フィルタの振幅応答と通過帯域リップルを、サンプリング レートが 768kHz または 705.6kHz の場合に示し、表 6-59 は仕様のリストです。




図 6-87. 線形位相補間フィルタの振幅応答




図 6-88. 線形位相補間フィルタのパスバンド リップル

表 6-59. 線形位相補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンド リップル	周波数範囲は $0 \sim 0.153 \times f_s$	-0.15		0.15	dB
ストップ バンド減衰	周波数範囲は $0.43 \times f_s \sim 1 \times f_s$	79.1			dB
	周波数範囲は $1 \times f_s$ 以降	82.2			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.113 \times f_s$		5.9		$1/f_s$

6.3.9.2.6.2 低レイテンシ フィルタ

オーディオ帯域内での最小限の位相偏差と低レイテンシが重要となるアプリケーションには、TAC5112-Q1 の低レイテンシ補間フィルタを使用できます。このデバイスは、 $0.376 \times f_S$ の周波数帯域内でほぼ線形な位相応答を持つ、約 7 個のサンプルのグループ遅延のフィルタをサポートしています。このセクションでは、低レイテンシ フィルタに対応するすべての出力サンプリング レートに関するフィルタ性能仕様および各種プロットを提供します。

6.3.9.2.6.2.1 サンプリング レート : 24 kHz または 22.05 kHz

図 6-89 は、この補間フィルタにおける 24kHz または 22.05kHz のサンプリングレート時のマグニチュード応答を示しています。また、図 6-90 はパスバンドリップルと位相偏差を示しています。表 6-60 に、仕様の一覧を示します。




図 6-89. 低レイテンシ補間フィルタのマグニチュード 応答




図 6-90. 低レイテンシ補間フィルタのパスバンド リップルと位相偏差

表 6-60. 低レイテンシ補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.455 \times f_S$	-0.12		-0.01	dB
ストップ バンド減衰	周波数範囲は $0.599 \times f_S \sim 4 \times f_S$	88.9			dB
	周波数範囲は $4 \times f_S \sim 7.414 \times f_S$	89			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.376 \times f_S$		7.19		$1/f_S$
グループ遅延の偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.088		0.088	$1/f_S$
位相偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.31		0.36	度

6.3.9.2.6.2.2 サンプリング レート : 32 kHz または 29.4 kHz

図 6-91 は、この補間フィルタにおける 32kHz または 29.4kHz のサンプリングレート時のマグニチュード応答を示しています。また、図 6-92 はパスバンドリップルと位相偏差を示しています。表 6-61 に、仕様の一覧を示します。




図 6-91. 低レイテンシ補間フィルタのマグニチュード 応答




図 6-92. 低レイテンシ補間フィルタのパスバンド リッ プルと位相偏差

表 6-61. 低レイテンシ補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.455 \times f_s$	-0.12		-0.01	dB
ストップ バンド減衰	周波数範囲は $0.599 \times f_s \sim 4 \times f_s$	88.9			dB
	周波数範囲は $4 \times f_s \sim 7.414 \times f_s$	89			
グループ遅延またはレイテ ンシ	周波数範囲は $0 \sim 0.376 \times f_s$		7.19		$1/f_s$
グループ遅延の偏差	周波数範囲は $0 \sim 0.376 \times f_s$	-0.088		0.088	$1/f_s$
位相偏差	周波数範囲は $0 \sim 0.376 \times f_s$	-0.31		0.36	度

6.3.9.2.6.2.3 サンプリングレート : 48 kHz または 44.1 kHz

図 6-93 は、この補間フィルタにおける 48kHz または 44.1kHz のサンプリングレート時のマグニチュード応答を示しています。また、図 6-94 はパスバンドリップルと位相偏差を示しています。表 6-62 に、仕様の一覧を示します。




図 6-93. 低レイテンシ補間フィルタのマグニチュード 応答




図 6-94. 低レイテンシ補間フィルタのパスバンド リッ プルと位相偏差

表 6-62. 低レイテンシ補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.455 \times f_s$	-0.12		-0.01	dB
ストップ バンド減衰	周波数範囲は $0.599 \times f_s \sim 4 \times f_s$	88.9			dB
	周波数範囲は $4 \times f_s \sim 7.414 \times f_s$	89			

表 6-62. 低レイテンシ補間フィルタの仕様 (続き)

パラメータ	テスト条件	最小値	標準値	最大値	単位
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.376 \times f_S$		7.19		$1/f_S$
グループ遅延の偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.088		0.088	$1/f_S$
位相偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.31		0.36	度

6.3.9.2.6.2.4 サンプリングレート : 96 kHz または 88.2 kHz

図 6-95 は、この補間フィルタにおける 96kHz または 88.2kHz のサンプリングレート時のマグニチュード応答を示しています。また、図 6-96 はパスバンドリップルと位相偏差を示しています。表 6-63 に、仕様の一覧を示します。




図 6-95. 低レイテンシ補間フィルタのマグニチュード応答




図 6-96. 低レイテンシ補間フィルタのパスバンドリップルと位相偏差

表 6-63. 低レイテンシ補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.456 \times f_S$	-0.07		0	dB
ストップ バンド減衰	周波数範囲は $0.595 \times f_S \sim 2 \times f_S$	79.9			dB
	周波数範囲は $2 \times f_S \sim 3.405 \times f_S$	79.9			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.376 \times f_S$		6.39		$1/f_S$
グループ遅延の偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.078		0.022	$1/f_S$
位相偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.268		0.022	度

6.3.9.2.6.2.5 サンプリングレート : 192 kHz または 176.4 kHz

図 6-97 は、この補間フィルタにおける 192kHz または 176.4kHz のサンプリングレート時のマグニチュード応答を示しています。また、図 6-98 はパスバンドリップルと位相偏差を示しています。表 6-64 に、仕様の一覧を示します。




図 6-97. 低レイテンシ補間フィルタのマグニチュード応答




図 6-98. 低レイテンシ補間フィルタのパスバンドリップルと位相偏差

表 6-64. 低レイテンシ補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.452 \times f_S$	-0.005		0	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_S \sim 1 \times f_S$	86.9			dB
	周波数範囲は $1 \times f_S \sim 1.401 \times f_S$	86.9			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.376 \times f_S$		5.41		$1/f_S$
グループ遅延の偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.055		0.055	$1/f_S$
位相偏差	周波数範囲は $0 \sim 0.376 \times f_S$	-0.177		0.21	度

6.3.9.2.6.3 超低レイテンシ フィルタ

超低レイテンシ(オーディオ帯域内)が重要なアプリケーションでは、TAC5112-Q1 の超低レイテンシ補間フィルタを使用できます。このデバイスは、 $0.325 \times f_S$ の周波数帯域内ではほぼ直線的な位相応答を持つ、約 4 サンプルの群遅延でこれらのフィルタをサポートしています。このセクションでは、超低レイテンシ フィルタのサポートされているすべての出力サンプリング レートにおけるフィルタ性能仕様と各種プロットを提供します。

6.3.9.2.6.3.1 サンプリングレート : 24 kHz または 22.05 kHz

図 6-99 に、振幅応答を示し 図 6-100 に、サンプリングレート 24kHz または 22.05kHz での補間フィルタのパスバンドリップルと位相偏差を示します。表 6-65 に、仕様を示します。




図 6-99. 超低レイテンシ補間フィルタの振幅応答




図 6-100. 超低レイテンシ補間フィルタのパスバンドリップルと位相偏差

表 6-65. 超低レイテンシ補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パスバンドリップル	周波数範囲は $0 \sim 0.42 \times f_s$ です	-0.005		0.01	dB
ストップバンド減衰	周波数範囲は $0.6 \times f_s \sim 4 \times f_s$ です	88.9			dB
	周波数範囲は $4 \times f_s \sim 7.41 \times f_s$ です	88.9			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.325 \times f_s$ です		3.2		$1/f_s$
群遅延の偏差	周波数範囲は $0 \sim 0.325 \times f_s$ です	-0.888		0.363	$1/f_s$
位相偏差	周波数範囲は $0 \sim 0.325 \times f_s$ です	-7.9		11.7	度

6.3.9.2.6.3.2 サンプリングレート : 32 kHz または 29.4 kHz

図 6-101 に、振幅応答を示し 図 6-102 に、サンプリングレート 32kHz または 29.4kHz での補間フィルタのパスバンドリップルと位相偏差を示します。表 6-66 に、仕様を示します。




図 6-101. 超低レイテンシ補間フィルタの振幅応答




図 6-102. 超低レイテンシ補間フィルタのパスバンドリップルと位相偏差

表 6-66. 超低レイテンシ補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.42 \times f_S$ です	-0.005		0.01	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_S \sim 4 \times f_S$ です	88.9			dB
	周波数範囲は $4 \times f_S \sim 7.41 \times f_S$ です	88.9			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.325 \times f_S$ です		3.2		$1/f_S$
群遅延の偏差	周波数範囲は $0 \sim 0.325 \times f_S$ です	-0.888		0.363	$1/f_S$
位相偏差	周波数範囲は $0 \sim 0.325 \times f_S$ です	-7.9		11.7	度

6.3.9.2.6.3.3 サンプリングレート : 48 kHz または 44.1 kHz

図 6-103 に、振幅応答を示し 図 6-104 に、サンプリングレート 48kHz または 44.1kHz での補間フィルタのパスバンドリップルと位相偏差を示します。表 6-67 に、仕様を示します。




図 6-103. 超低レイテンシ補間フィルタの振幅応答




図 6-104. 超低レイテンシ補間フィルタのパス バンドリップルと位相偏差

表 6-67. 超低レイテンシ補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.42 \times f_S$ です	-0.005		0.01	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_S \sim 4 \times f_S$ です	88.9			dB
	周波数範囲は $4 \times f_S \sim 7.41 \times f_S$ です	88.9			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.325 \times f_S$ です		3.2		$1/f_S$
群遅延の偏差	周波数範囲は $0 \sim 0.325 \times f_S$ です	-0.888		0.363	$1/f_S$
位相偏差	周波数範囲は $0 \sim 0.325 \times f_S$ です	-7.9		11.7	度

6.3.9.2.6.3.4 サンプルングレート : 96 kHz または 88.2 kHz

図 6-105 に、振幅応答を示し 図 6-106 に、サンプルングレート 96kHz または 88.2kHz での補間フィルタのパスバンドリップルと位相偏差を示します。表 6-68 に、仕様を示します。




図 6-105. 超低レイテンシ補間フィルタの振幅応答




図 6-106. 超低レイテンシ補間フィルタのパスバンドリップルと位相偏差

表 6-68. 超低レイテンシ補間フィルタの仕様

パラメータ	テスト条件	最小値	標準値	最大値	単位
パスバンドリップル	周波数範囲は $0 \sim 0.45 \times f_s$ です	-0.05		0.001	dB
ストップバンド減衰	周波数範囲は $0.6 \times f_s \sim 2 \times f_s$ です	80.6			dB
	周波数範囲は $2 \times f_s \sim 3.4 \times f_s$ です	80.6			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.325 \times f_s$ です		2.5		$1/f_s$
群遅延の偏差	周波数範囲は $0 \sim 0.325 \times f_s$ です	-0.826		0.333	$1/f_s$
位相偏差	周波数範囲は $0 \sim 0.325 \times f_s$ です	-0.86		1.30	度

6.3.9.2.6.3.5 サンプルングレート : 192kHz または 176.4kHz

図 6-107 に、振幅応答を示し 図 6-108 に、サンプルングレート 192kHz または 176.4kHz での補間フィルタのパスバンドリップルと位相偏差を示します。表 6-69 に、仕様を示します。




図 6-107. 超低レイテンシ補間フィルタの振幅応答




図 6-108. 超低レイテンシ補間フィルタのパスバンドリップルと位相偏差

表 6-69. 超低レイテンシ補間フィルタの仕様 192

パラメータ	テスト条件	最小値	標準値	最大値	単位
パス バンドリップル	周波数範囲は $0 \sim 0.463 \times f_s$ です	-0.001		0.001	dB
ストップ バンド減衰	周波数範囲は $0.6 \times f_s \sim 1 \times f_s$ です	86.9			dB
	周波数範囲は $1 \times f_s \sim 1.4 \times f_s$ です	86.9			
グループ遅延またはレイテンシ	周波数範囲は $0 \sim 0.325 \times f_s$ です		1.7		$1/f_s$
群遅延の偏差	周波数範囲は $0 \sim 0.325 \times f_s$ です	-0.702		0.268	$1/f_s$
位相偏差	周波数範囲は $0 \sim 0.325 \times f_s$ です	-0.12		0.18	度

6.3.10 割り込み、ステータス、およびデジタル I/O ピンの多重化

デバイス内の特定のイベントはホスト プロセッサの介入を必要とし、ホスト プロセッサへの割り込みをトリガーするために使用できます。そのようなイベントの 1 つに、オーディオ シリアル インターフェース (ASI) バス エラーがあります。ASI バス エラー クロックに何らかのエラーが検出された場合、デバイスは記録チャンネルをパワーオフにします。

- 無効な FSYNC 周波数
- 無効な BCLK 対 FSYNC 比
- BCLK または FSYNC クロックの長い一時停止

ASI バス クロック エラーが検出されると、デバイスはすべての録画および再生チャンネルをできるだけ早くシャットダウンします。ASI バス クロック エラーがすべて解決されると、デバイスの音量が元の状態に戻り、オーディオが回復します。ASI バス クロック エラーが発生している間、クロック エラー割り込みマスク レジスタ ビット INT_MASK0[7] (P1_R47_D[7]) が Low に設定されている場合、内部割り込み要求 (IRQ) 割り込み信号は Low をアサートします。クロック エラーは、ラッチされたフォルト ステータス レジスタ ビット INT_LTCH0 (P1_R52) でも読み出しが可能です。これは読み出し専用のレジスタです。ラッチされたフォルト ステータス レジスタ INT_LTCH0 を読み出すと、ラッチされたフォルト ステータスがすべてクリアされます。このデバイスは、内部 IRQ 割り込み信号を GPIOx または GPO1 ピンにルーティングするように追加設定できます。また、これらのピンを他のデバイスのオープンドレイン割り込み出力に配線を削減できるように、オープンドレイン出力として設定することもできます。

IRQ 割り込み信号は、INT_POL (P0_R66_D[7]) レジスタ ビットを設定することで、アクティブ Low またはアクティブ High のどちらかに構成できます。この信号は、INT_EVENT[1:0] (P0_R66_D[6:5]) レジスタ ビットをプログラムすることで、単一パルスまたは一連のパルスとして設定することもできます。割り込みがパルスの一連のシーケンスとして構成されている場合、イベントがパルスの開始をトリガーし、ラッチされたフォルト ステータス レジスタが読み取られて割り込みの原因が特定されるとパルスが停止します。

また、このデバイスは、チャンネルがパワーアップまたはパワーダウンの状態であるか、デバイスがスリープ モードであるかを判断するための読み取り専用のライブ ステータス レジスタもサポートしています。これらのステータス レジスタは、DEV_STS0 (P0_R121) および DEV_STS1 (P0_R122) レジスタ ビットにあります。

このデバイスには多機能の GPIOx、GPI1、および GPO1 ピンがあり、目的の特定の機能に合わせて構成できます。表 6-70 に、これらのマルチファンクションピンの、さまざまな機能に対するすべての可能な割り当てをリストアップします。

表 6-70. マルチファンクション ピン構成

行	ピン機能	GPIO1	GPIO2	GPO1	GPI1
—	—	GPIO1_CFG	GPIO2_CFG	GPO1_CFG	GPI1_CFG
—	—	P0_R10[7:4]	P0_R11[7:4]	P0_R12[7:4]	P0_R13[1]
A	ピンがディセーブル時	S ⁽¹⁾	S (デフォルト)	S (デフォルト)	S (デフォルト)
B	汎用出力 (GPO)	S	S	S	NS ⁽²⁾
C	割り込み出力 (IRQ)	S (デフォルト)	S	S	NS
D	すべての ADC チャンネルのパワーダウ	S	S	NS	S
E	すべての DAC チャンネルのパワーダウ	S	S	NS	S
F	PDM クロック出力 (PDMCLK)	S	S	S	NS
G	MICBIAS オン / オフ入力 (BIASEN)	S	S	NS	S
H	汎用入力 (GPI)	S	S	NS	S
I	コントローラ クロック入力 (CCLK)	S	S	S	S
J	ASI デイジーチェーン入力	S	S	NS	S
K	PDM データ入力 1 (PDMDIN1)	S	S	NS	S
L	PDM データ入力 2 (PDMDIN2)	S	S	NS	S
M	ASI DOUT	S	S	S	NS
N	ASI BCLK	S	S	S	S
O	ASI FSYNC	S	S	S	S
P	汎用クロック出力	S	S	S	NS
Q	ASI デイジーチェーン出力	S	S	S	NS
R	インクリメンタル ADC 変換開始	S	S	NS	S

(1) S は、この列に記載されている GPIO1、GPOx、または GPIx ピンで、この行に記載されている機能がサポートされていることを意味します。

(2) NS は、この列に記載されている GPIOx、GPO1、または GPI1 ピンで、この行に記載されている機能がサポートされていないことを意味します。

GPO1 または GPIOx ピンは、それぞれ独立して、P0_R10_D[2:0]、P0_R11_D[2:0]、P0_R12_D[2:0] の GPIOx_DRV[2:0] または GPO1_DRV[2:0] レジスタ ビットを使用して、希望するドライブ構成設定に設定することができます。表 6-71 に、ドライブ構成の設定を示します。

表 6-71. GPIO または GPOx ピンドライブ構成の設定

P0_R10_D[2:0]:GPIO1_DRV[2:0]	GPIO1 の GPIO 出力ドライブ構成設定
000	GPIO1 ピンが高インピーダンス(フローティング)に設定
001	GPIO1 ピンは、アクティブ Low またはアクティブ High で駆動
010 (デフォルト)	GPIO1 ピンはアクティブ Low または弱 High (オンチップ プルアップ) で駆動
011	GPIO1 ピンはアクティブ Low またはハイ インピーダンスで駆動(フローティング)。
100	GPIO1 ピンは、弱 Low (オンチップ プルダウ) またはアクティブ High で駆動
101	GPIO1 ピンは、ハイ インピーダンス(フローティング)またはアクティブ High で駆動
110 および 111	予約済み(これらの設定は使用しないでください)

汎用出力 (GPO) として構成したときは、GPO_GPI_VAL (P0_R14) レジスタを書き込むことで、GPIOx または GPO1 ピンの値を駆動できます。GPIO_MON ビット (P0_R14_D[3:1]) は、汎用入力 (GPI) として構成されている場合、GPIOx または GPI1 ピンのステータスを読み出すために使用できます。

6.3.11 パワー チューン モード

低消費電力アプリケーション向けには、TAC5112-Q1 は、1.8V 電源用に 2 チャンネル録音時に、消費電力 8mW (標準値)、2 チャンネル再生時に消費電力 7 mW (標準値)の電力調整モードでデバイスを構成するオプションを提供します。このモードは、PWR_TUNE_CFG0 (P0_R78) レジスタを 0xD4 に設定し、PWR_TUNE_CFG1 (P0_R79) レジスタ 0x86 に設定することで構成できます。省電力のため、ADC および DAC モジュレータ クロックは 1.536MHz (入力および出力データ サンプル レートが 48kHz の倍数またはサブ倍数の場合) または 1.4112MHz (入力および出力データ サンプル レートが 44.1kHz の倍数またはサブ倍数の場合) で動作するように設定されています。このモードでは、VREF 電圧、同相許容範囲 (ADC_CHx_CM_TOL) 設定、入力チャネル構成 (adc_chx_insrc) 設定のすべての組み合わせを推

奨めるわけではありません。詳細については、[さまざまな使用シナリオにおける TAC5x1x 消費電力マトリックス アプリケーション レポート](#)で、このモードでサポートされている入力インピーダンス、VREF 電圧、同相許容誤差 (ADC_CHx_CM_TOL) の設定、および入力チャネル構成 (adc_chx_insrc) の設定についてを参照してください。

6.4 デバイスの機能モード

6.4.1 スリープモードまたはソフトウェア シャットダウン

スリープモードまたはソフトウェア シャットダウンモードでは、デバイスは AVDD 電源から非常に低い静止電流を消費し、同時に I²C または SPI 通信によりデバイスをアクティブ動作に起動することができます。

また、ホスト デバイスが SLEEP_ENZ (P0_R2_D[0]) ビットを 1'b0 に設定すると、デバイスはスリープモードに入ります。デバイスがアクティブモードのときに SLEEP_ENZ ビットが Low にアサートされると、デバイスは記録および再生データのボリュームを下げて、アナログおよびデジタルブロックの電源をオフにして、スリープモードに移行します。しかし、デバイスは依然として、デバイス構成レジスタとプログラマブル係数の最後のプログラムされた値を保持し続けています。

スリープモードでは、アクティブモードに移行するためにスリープモードを終了することを除き、I²C または SPI トランザクションを実行しません。スリープモードに移行した後、I²C または SPI トランザクションを開始する前に、スリープモードを終了します。

6.4.2 アクティブモード

ホスト デバイスが SLEEP_ENZ ビットを 1'b1 に設定してスリープモードを終了すると、デバイスはアクティブモードに入ります。アクティブモードでは、I²C または SPI トランザクションを実行して、デバイスを構成し、アクティブ動作に電源オンできます。アクティブモードに移行した後、デバイスが内部ウェイクアップシーケンスを完了できるように、I²C または SPI トランザクションを開始する前に少なくとも 2 ミリ秒待つ必要があります。

プログラマブル係数レジスタ ([セクション 7.2](#)) とチャネル構成レジスタへの読み取りおよび書き込み操作は、スリープモードから復帰後 10 ミリ秒後に実行する必要があります。

ターゲットアプリケーションとシステム設定用の他のすべてのレジスタを設定した後、入力チャネルイネーブルレジスタ P0_R118 (CH_EN) を設定します。最後に、デバイスのパワーアップレジスタ P0_R120 (PWR_CFG) を構成します。各チャネルに電源を投入する前に、プログラム可能な係数の値をすべて書き込む必要があります。

アクティブモードでは、P0_R121 (DEV_STS0) および P0_R122 (DEV_STS1) レジスタに位置する読み取り専用デバイスステータスビットを読み取ることで、さまざまなブロックの電源投入および電源切断の状態が監視されます。

6.4.3 ソフトウェアリセット

ソフトウェアリセットは、SW_RESET ビット (P0_R1_D[0]) をアサートすることでいつでも実行でき、これは自己クリアビットです。このソフトウェアリセットは、デバイスを即座にシャットダウンし、すべてのデバイス構成レジスタとプログラム可能な係数をデフォルト値に戻します。

6.5 プログラミング

このデバイスには、特定のシステムや用途に合わせて希望する値に設定できる構成レジスタとプログラマブル係数が含まれています。これらのレジスタは **デバイス制御レジスタ** と呼ばれ、ページ方式でマップされて幅が 8 ビットです。

各ページには 128 の構成レジスタがあります。すべてのデバイス構成レジスタはページ 0 に保存されます。これは、電源投入時およびソフトウェアリセット後のデフォルトのページ設定です。プログラム可能な係数レジスタはすべて、ページ 0、ページ 1、ページ 3 にあります。デバイスの現在のページは、各ページのレジスタ 0 に位置する PAGE[7:0] ビットを使用して、新しい希望のページに切り替えることができます。

6.5.1 制御シリアルインターフェイス

デバイス制御レジスタには、デバイスへの I²C または SPI 通信を使用してアクセスできます。

特定のエンドアプリケーションでは、ホスト デバイスは常に I²C と SPI のどちらかを使用する必要がありますが、両方を使用することはできません。デバイスを設定するには、[表 6-72](#) を参照してください。SDA_PICO、SCL_SCLK、

GPO1_POCI、GPI1_CSZ ピンは、I²C または SPI 用に多重化されたピンであり、ADDR ピンの設定に基づいて、I²C または SPI 通信用に自動構成されています。

表 6-72. I²C および SPI アドレスの構成

ADDR 設定	モード	デバイス アドレス(7 ビット)	デバイス アドレス(8 ビット)
グラウンドへの短絡	I ² C	0x50	0xA0
4.7KΩ をグラウンドにプルダウン	I ² C	0x51	0xA2
22KΩ を AVDD にプルアップ	I ² C	0x52	0xA4
4.7KΩ を AVDD にプルアップ	I ² C	0x53	0xA6
AVDD への短絡	SPI	該当なし	該当なし

6.5.1.1 I²C 制御インターフェイス

このデバイスは、ターゲット デバイスとして I²C 制御プロトコルをサポートし、標準モード、高速モード、高速モードプラスで動作可能です。I²C 制御プロトコルには、7 ビットのターゲット アドレスが必要です。ターゲット アドレスの最上位 5 ビット (MSB) は 5'b10100 に固定されており、変更できません。下位 2 ビット (LSB) はプログラム可能で、ADDR ピンにより制御されます。I²C モードで TAC5112-Q1 によってサポートされる 4 つのデバイス アドレスについては、表 6-72 を参照してください。I2C_BRDCAST_EN (P0_R4_D[1]) ビットが 1'b1 に設定されている場合、システム内のすべての TAC5112-Q1 デバイスへの同時 I²C ブロードキャスト通信を可能にするために、7 ビットの I²C ターゲット アドレスは 7'b1010000 に固定されます。

6.5.1.1.1 一般的な I²C の動作

I²C バスは、SDA(データ)と SCL(クロック)の 2 つの信号を使用して、シリアル データ伝送によってシステム内の集積回路間で通信を行います。アドレスおよびデータの 8 ビット バイトは、MSB(最上位ビット)から先に転送されます。さらに、バス上で転送される各バイトは、受信デバイスによってアクノリッジ ビットで確認されます。各転送操作は、コントローラ デバイスがバス上にスタート コンディションを発生させることで開始し、ストップ コンディションを発生させることで終了します。バスは、クロックがロジック ハイの状態データ ピン (SDA) の遷移を使用して、スタートの条件およびストップの条件を示します。SDA ラインでのハイからローへの遷移はスタート条件を示し、ローからハイへの遷移はストップ条件を示します。通常のデータビット遷移は、クロック周期の低レベル期間内に発生しなければなりません。

コントローラ デバイスは、スタート コンディションを発行した後、7 ビットのターゲット アドレスとリード / ライト (R/W) ビットを送信して他のデバイスとの通信を開始し、次にアクノレッジ (ACK) コンディションを待機します。ターゲット デバイスは、アクノレッジ クロック期間中に SDA を低レベルに保持することで、アクノレッジを示します。これにより、コントローラ デバイスは順に次のバイトを送信します。各ターゲット デバイスは、一意の 7 ビットのターゲット アドレスに R/W ビットを加えた (1 バイトの) アドレスによって指定されます。すべての互換デバイスは、ワイヤード-AND 接続を使用した双方向バスを介して、同じ信号を共有します。

スタートコンディションとストップコンディションの間で送信されるバイト数に制限はありません。最後のデータワードが転送されると、コントローラデバイスはバスを解放するためにストップコンディションを生成します。一般的なデータ転送シーケンスを、図 6-109 に示します。




図 6-109. 代表的な I²C シーケンス

システム内では、SDA および SCL 信号に外部プルアップ抵抗を使用して、バスの論理 High レベルを設定します。SDA および SCL の電圧は、デバイスの電源電圧である IOVDD を超えてはなりません。

6.5.1.1.2 I²C のシングルバイトおよびマルチバイト転送

デバイスの I²C インターフェイスは、すべてのレジスタに対して、シングルバイトおよびマルチバイトの読み取り / 書き込み操作をサポートしています。マルチバイトの読み取り動作中は、コントローラがアクノリッジで応答を継続している限り、アサインされたレジスタから始まるデータを 1 バイトずつ返します。

デバイスは、シーケンシャルな I²C アドレッシングに対応しています。書き込みトランザクションの場合、レジスタが発行されて、次にそのレジスタのデータと残りのすべてのレジスタのデータが続いて送信される場合、I²C の書き込みトランザクションはシーケンシャルに実行されます。I²C のシーケンシャルな書き込みトランザクションの場合、発行されたレジスタは開始点となり、その次に停止または開始が送信される前に、データの量が送信され、いくつかのレジスタを書き込むかが決定されます。

6.5.1.1.2.1 I²C のシングルバイト書き込み

図 6-110 にあるように、シングルバイトのデータ書き込み転送では、最初にマスターデバイスが開始条件を送信し、次に I²C デバイスアドレスと読み取り / 書き込みビットが続きます。データ転送方向は、R/W ビットによって決定されます。書き込みデータ転送を実行するには、読み取り / 書き込みビットを 0 にセットします。正しい I²C のターゲットアドレスと読み取り / 書き込みビットを受信すると、アクノリッジビット (ACK) を返信します。次に、コントローラデバイスは、アクセスされているデバイス内部レジスタアドレスに対応するレジスタバイトを送信します。デバイスは、レジスタバイトを受信すると、再度アクノリッジビット (ACK) を返信します。その後、コントローラは指定されたレジスタに書き込むデータのバイトを送信します。完了すると、ターゲットデバイスはアクノリッジビット (ACK) で応答します。最後に、コントローラデバイスが停止条件を送信すると、シングルバイトデータの書き込み転送が完了します。




図 6-110. I²C のシングルバイト書き込み転送

6.5.1.1.2.2 I²C のマルチ バイト書き込み

図 6-111 で示されているように、複数バイトのデータ書き込み転送は、コントローラ デバイスからターゲット デバイスに複数のデータ バイトが送信されることを除いて、シングルバイトのデータ書き込み転送と同一です。各データ バイトを受信すると、デバイスはアクノリッジ ビット (ACK) で応答します。最後に、コントローラ デバイスは最後のデータ バイトの書き込み転送後にストップ条件を送信します。




図 6-111. I²C のマルチ バイト書き込み転送

6.5.1.1.2.3 I²C のシングル バイト読み出し

図 6-112 で示されているように、シングルバイトのデータ読み取り転送は、コントローラ デバイスがスタート条件を送信し、それに続いて I²C のターゲット アドレスと読み取り / 書き込みビットが続きます。データ読み取り転送の場合、書き込みとその次の読み取りの両方が行われます。最初に、内部レジスタ アドレスの読み取りに必要なアドレス バイトを転送するために、書き込みが実行されます。その結果、読み取り / 書き込みビットは 0 に設定されます。

ターゲット アドレスと読み書きビットを受信すると、デバイスはアクノリッジ ビット (ACK) で応答します。その後、コントローラ デバイスは内部レジスタ アドレス バイトを送信し、その後、デバイスがアクノリッジ ビット (ACK) を発行します。コントローラ デバイスは、ターゲット アドレスと読み取り / 書き込みビットに続いて、もう 1 つのスタート条件を送信します。このとき、R/W ビットは 1 に設定され、読み取り転送が実行されることを示します。次に、デバイスは読み取っているレジスタ アドレスからデータ バイトを送信します。データ バイトを受信後、コントローラ デバイスは、1 バイトのデータ読み取り転送を完了するために、非応答 (NACK) に続いてストップ条件を送信します。




図 6-112. I²C のシングル バイト読み出し転送

6.5.1.1.2.4 I²C のマルチ バイト読み出し

図 6-113 で示されているように、複数バイトのデータ読み取り転送は、単一バイトのデータ読み取り転送と同様ですが、複数のデータ バイトがデバイスからコントローラ デバイスに送信されます。コントローラ デバイスは、データ バイトを受信するごとにアクノリッジ ビットを返信します。ただし、最後のデータ バイトについては返信しません。最後のデータ バイトを受信した後、コントローラ デバイスは非応答 (NACK) を送信し、その後ストップ条件を送信してデータ読み取り転送を完了します。




図 6-113. I²C のマルチ バイト読み出し転送

6.5.1.2 SPI 制御インターフェイス

一般的な SPI プロトコルでは、ホスト プロセッサ (コントローラ) と周辺機器の間で全二重同期シリアル通信が可能です。SPI コントローラ (この場合、ホスト プロセッサ) は、同期クロック (SCLK に駆動) を生成し、ペリフェラル セレクト ピン CSZ を High から Low にすることで送信を開始します。SPI ペリフェラル デバイス (TAC5112-Q1 など) は、送信を開始および同期するコントローラ デバイスによって異なります。SPI コントローラにより開始されると、送信が開始されます。SPI コントローラからのバイトは、コントローラのシリアル クロック (SCLK に駆動) の制御下で、ペリフェラル PICO ピンにシフトインを開始します。そのバイトが PICO ピンでシフトインすると、1 バイトが POCI ピンでコントローラ シフトレジスタにシフトアウトされます。

SPI 制御用のデバイスを構成するには、表 6-73 を参照してください。表 6-73 は、SPI 制御モードのピン配置を記述します。

表 6-73. SPI 制御のピン割り当て

ピン番号	ピン名	SPI モードでのピン名	概要
7	SCL	SCLK	SPI シリアル ビット クロック
8	SDA	PICO	SPI ペリフェラル入力ピン
11	GP01	POCI	SPI ペリフェラル出力ピン
12	GPI1	CSZ	SPI チップ セレクトピン

TAC5112-Q1 は、クロック極性設定が 0 (標準的なマイクロ プロセッサ SPI 制御ビット CPOL=0) およびクロック位相設定が 1 (標準的なマイクロ プロセッサ SPI 制御ビット CPHA=1) の標準 SPI 制御プロトコルをサポートしています。CSZ ピンは送信と送信の間に Low レベルを維持できますが、デバイスは CSZ の立ち下がりエッジ後に送信された最初の 8 ビットのみをコマンド バイトとして解釈し、次の 8 ビットをレジスタへの書き込みの場合のみデータ バイトとして解釈します。本デバイスはすべてレジスタによって制御されます。これらのレジスタの読み書きは、そのレジスタのデータに先行して PICO ピンに送信される 8 ビット コマンドによって実行されます。表 6-74 はコマンドの構造を示します。最初の 7 ビットは、0 から 127 (10 進数) までの書き込みまたは読み取り中のレジスタのアドレスを指定します。コマンドワードは R/W ビットで終了し、シリアル バス上のデータ フローの方向を指定します。

レジスタ書き込みの場合は、R/W ビットを 0 に設定します。データの 2 番目のバイトが PICO ピンに送信され、レジスタに書き込むデータが含まれます。レジスタの読み取りも、同様の方法で実行されます。8 ビットのコマンド ワードは、7 ビットのレジスタ アドレスを送信し、それに続いてレジスタ読み取りを示す 1 に等しい R/W ビットが続きます。8 ビットのレジスタ データは、フレーム内の 2 番目の 8SCLK クロックの間に、POCI ピンからデバイスからクロックアウトされます。CSZ ピンが高レベルにプルアップされるまで、このデバイスは複数バイトのデータ書き込み/読み出し転送のためのシーケンシャル SPI アドレス指定をサポートします。複数バイトのデータ書き込みまたは読み取り転送は、すべてのデータ バイト転送が完了するまでは、それぞれ単一バイトのデータ書き込みまたは読み取り転送と同一です。ホスト デバイスは、すべてのデータ バイト転送中に CSZ ピンを Low に保つ必要があります。図 6-114 にシングルバイトの書き込み転送を示し、図 6-115 にシングルバイトの読み取り転送を示します。

表 6-74. SPI コマンド ワード

ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
ADDR(6)	ADDR(5)	ADDR(4)	ADDR(3)	ADDR(2)	ADDR(1)	ADDR(0)	R/WZ




図 6-114. SPI シングル バイトの書き込み転送




図 6-115. SPI シングル バイトの読み取り転送

7 レジスタマップ

このセクションでは、デバイスの制御レジスタについて詳細に説明します。これらのレジスタはすべて 8 ビット幅で、デバイス構成およびプログラム可能な係数設定に割り当てられます。これらのレジスタは、デバイスへの I²C または SPI 通信を使用して制御可能なページ方式を使用して内部的にマップされます。各ページには 128 バイトのレジスタが含まれます。すべてのデバイス構成レジスタは、ページ 0、ページ 1、ページ 3 に保存されます。ページ 0 は電源投入時（およびソフトウェア リセット後）のデフォルトのページ設定です。各ページのレジスタ 0 に位置する PAGE[7:0] ビットを使用することで、デバイスの現在のページを新しい希望のページに切り替えることができます。

予約済みページや予約済みレジスタとの読み書きを行わないでください。有効なレジスタの予約済みビットのデフォルト値のみを書き込みます。

複数のページにわたるレジスタ アクセスの手順は次のとおりです。

- ページ N を選択します（現在のページ番号に関係なくデータ N をレジスタ 0 に書き込みます）
- ページ N の有効なレジスタとの間でデータを読み書きします
- 新しいページ M を選択します（現在のページ番号に関係なくデータ M をレジスタ 0 に書き込みます）
- ページ M の有効なレジスタとの間でデータの読み書きができます
- 必要に応じて繰り返します

7.1 デバイス構成レジスタ

このセクションでは、デバイスのページ 0、ページ 1、ページ 3 のデバイス構成レジスタについて説明します。レジスタのアクセスコードを、表 7-1 に示します。

表 7-1. アクセス タイプ コード

アクセス タイプ	表記	説明
読み取りタイプ		
R	R	読み出し
R/W	R/W	読み出しまたは書き込み
書き込みタイプ		
W	W	書き込み

7.1.1 Book0_P0 のレジスタ

Book0_P0 レジスタのメモリマップされたレジスタを、表 7-2 に示します。表 7-2 にないレジスタ オフセット アドレスはすべて予約済みと見なして、レジスタの内容は変更しないでください。

表 7-2. BOOK0_P0 のレジスタ

アドレス	略称	レジスタ名	リセット値	セクション
0x0	PAGE_CFG	デバイス ページ レジスタ	0x00	セクション 7.1.1.1
0x1	SW_RESET	ソフトウェア リセット レジスタ	0x00	セクション 7.1.1.2
0x2	DEV_MISC_CFG	デバイスの各種設定レジスタ	0x00	セクション 7.1.1.3
0x3	AVDD_IOVDD_STS	電源ステータス レジスタ	0x00	セクション 7.1.1.4
0x4	MISC_CFG	各種構成レジスタ	0x00	セクション 7.1.1.5
0x5	MISC_CFG1	その他設定レジスタ 1	0x15	セクション 7.1.1.6
0x6	DAC_CFG_A0	DAC ポップノイズ除去設定レジスタ	0x35	セクション 7.1.1.7
0x7	MISC_CFG0	その他設定レジスタ 0	0x00	セクション 7.1.1.8
0xA	GPIO1_CFG0	GPIO1 構成レジスタ 0	0x32	セクション 7.1.1.9
0xB	GPIO2_CFG0	GPIO2 構成レジスタ 0	0x00	セクション 7.1.1.10
0xC	GPO1_CFG0	GPO1 構成レジスタ 0	0x00	セクション 7.1.1.11
0xD	GPI_CFG	GPI1 構成レジスタ 0	0x00	セクション 7.1.1.12
0xE	GPO_GPI_VAL	GPIO、GPO 出力値レジスタ	0x00	セクション 7.1.1.13
0xF	INTF_CFG0	インターフェース構成レジスタ 0	0x00	セクション 7.1.1.14
0x10	INTF_CFG1	インターフェース構成レジスタ 1	0x52	セクション 7.1.1.15
0x11	INTF_CFG2	インターフェース構成レジスタ 2	0x80	セクション 7.1.1.16
0x12	INTF_CFG3	インターフェース構成レジスタ 3	0x00	セクション 7.1.1.17
0x13	INTF_CFG4	インターフェース構成レジスタ 4	0x00	セクション 7.1.1.18
0x14	INTF_CFG5	インターフェース構成レジスタ 5	0x00	セクション 7.1.1.19
0x15	INTF_CFG6	インターフェース構成レジスタ 6	0x00	セクション 7.1.1.20
0x18	ASI_CFG0	ASI 構成レジスタ 0	0x40	セクション 7.1.1.21
0x19	ASI_CFG1	ASI 構成レジスタ 1	0x00	セクション 7.1.1.22
0x1A	PASI_CFG0	プライマリ ASI 構成レジスタ 0	0x30	セクション 7.1.1.23
0x1B	PASI_TX_CFG0	PASI TX 構成レジスタ 0	0x00	セクション 7.1.1.24
0x1C	PASI_TX_CFG1	PASI TX 構成レジスタ 1	0x00	セクション 7.1.1.25
0x1D	PASI_TX_CFG2	PASI TX 構成レジスタ 2	0x00	セクション 7.1.1.26
0x1E	PASI_TX_CH1_CFG	PASI TX チャンネル 1 構成レジスタ	0x20	セクション 7.1.1.27
0x1F	PASI_TX_CH2_CFG	PASI TX チャンネル 2 構成レジスタ	0x21	セクション 7.1.1.28
0x20	PASI_TX_CH3_CFG	PASI TX チャンネル 3 構成レジスタ	0x02	セクション 7.1.1.29
0x21	PASI_TX_CH4_CFG	PASI TX チャンネル 4 構成レジスタ	0x03	セクション 7.1.1.30
0x22	PASI_TX_CH5_CFG	PASI TX チャンネル 5 構成レジスタ	0x04	セクション 7.1.1.31
0x23	PASI_TX_CH6_CFG	PASI TX チャンネル 6 構成レジスタ	0x05	セクション 7.1.1.32
0x24	PASI_TX_CH7_CFG	PASI TX チャンネル 7 構成レジスタ	0x06	セクション 7.1.1.33
0x25	PASI_TX_CH8_CFG	PASI TX チャンネル 8 構成レジスタ	0x07	セクション 7.1.1.34
0x26	PASI_RX_CFG0	PASI RX 構成レジスタ 0	0x00	セクション 7.1.1.35
0x27	PASI_RX_CFG1	PASI RX 構成レジスタ 1	0x00	セクション 7.1.1.36
0x28	PASI_RX_CH1_CFG	PASI RX チャンネル 1 構成レジスタ	0x20	セクション 7.1.1.37
0x29	PASI_RX_CH2_CFG	PASI RX チャンネル 2 構成レジスタ	0x21	セクション 7.1.1.38
0x2A	PASI_RX_CH3_CFG	PASI RX チャンネル 3 構成レジスタ	0x02	セクション 7.1.1.39

表 7-2. BOOK0_P0 のレジスタ (続き)

アドレス	略称	レジスタ名	リセット値	セクション
0x2B	PASI_RX_CH4_CFG	PASI RX チャンネル 4 構成レジスタ	0x03	セクション 7.1.1.40
0x2C	PASI_RX_CH5_CFG	PASI RX チャンネル 5 構成レジスタ	0x04	セクション 7.1.1.41
0x2D	PASI_RX_CH6_CFG	PASI RX チャンネル 6 構成レジスタ	0x05	セクション 7.1.1.42
0x2E	PASI_RX_CH7_CFG	PASI RX チャンネル 7 構成レジスタ	0x06	セクション 7.1.1.43
0x2F	PASI_RX_CH8_CFG	PASI RX チャンネル 8 構成レジスタ	0x07	セクション 7.1.1.44
0x32	CLK_CFG0	クロック設定レジスタ 0	0x00	セクション 7.1.1.45
0x33	CLK_CFG1	クロック設定レジスタ 1	0x00	セクション 7.1.1.46
0x34	CLK_CFG2	クロック設定レジスタ 2	0x40	セクション 7.1.1.47
0x35	CNT_CLK_CFG0	コントローラ モード クロック構成レジスタ 0	0x00	セクション 7.1.1.48
0x36	CNT_CLK_CFG1	コントローラ モード クロック構成レジスタ 1	0x00	セクション 7.1.1.49
0x37	CNT_CLK_CFG2	コントローラ モード クロック構成レジスタ 2	0x20	セクション 7.1.1.50
0x38	CNT_CLK_CFG3	コントローラ モード クロック構成レジスタ 3	0x00	セクション 7.1.1.51
0x39	CNT_CLK_CFG4	コントローラ モード クロック構成レジスタ 4	0x00	セクション 7.1.1.52
0x3A	CNT_CLK_CFG5	コントローラ モード クロック構成レジスタ 5	0x00	セクション 7.1.1.53
0x3B	CNT_CLK_CFG6	コントローラ モード クロック構成レジスタ 6	0x00	セクション 7.1.1.54
0x3C	CLK_ERR_STS0	クロック エラーとステータス レジスタ 0	0x00	セクション 7.1.1.55
0x3D	CLK_ERR_STS1	クロック エラーとステータス レジスタ 1	0x00	セクション 7.1.1.56
0x3E	CLK_DET_STS0	クロック比検出レジスタ 0	0x00	セクション 7.1.1.57
0x3F	CLK_DET_STS1	クロック比検出レジスタ 1	0x00	セクション 7.1.1.58
0x40	CLK_DET_STS2	クロック比検出レジスタ 2	0x00	セクション 7.1.1.59
0x41	CLK_DET_STS3	クロック比検出レジスタ 3	0x00	セクション 7.1.1.60
0x42	INT_CFG	割り込み構成レジスタ	0x00	セクション 7.1.1.61
0x43	DAC_FLT_CFG	割り込み構成レジスタ	0x54	セクション 7.1.1.62
0x4B	ADC_DAC_MISC_CFG	ADC 過負荷応答構成レジスタ	0x00	セクション 7.1.1.63
0x4C	IADC_CFG	IADC 構成レジスタ	0x5C	セクション 7.1.1.64
0x4D	VREF_MICBIAS_CFG	VREF および MICBIAS 構成レジスタ	0x00	セクション 7.1.1.65
0x4E	PWR_TUNE_CFG0	パワー チューン構成レジスタ 0	0x00	セクション 7.1.1.66
0x4F	PWR_TUNE_CFG1	パワー チューン構成レジスタ 1	0x00	セクション 7.1.1.67
0x50	ADC_CH1_CFG0	ADC チャンネル 1 構成レジスタ 0	0x00	セクション 7.1.1.68
0x51	IADC_CH_CFG	IADC チャンネル構成レジスタ	0x00	セクション 7.1.1.69
0x52	ADC_CH1_CFG2	ADC チャンネル 1 構成レジスタ 2	0xA1	セクション 7.1.1.70
0x53	ADC_CH1_CFG3	ADC チャンネル 1 構成レジスタ 3	0x80	セクション 7.1.1.71
0x54	ADC_CH1_CFG4	ADC チャンネル 1 構成レジスタ 4	0x00	セクション 7.1.1.72
0x55	ADC_CH2_CFG0	ADC チャンネル 2 構成レジスタ 0	0x00	セクション 7.1.1.73
0x57	ADC_CH2_CFG2	チャンネル 2 構成レジスタ 2	0xA1	セクション 7.1.1.74
0x58	ADC_CH2_CFG3	ADC チャンネル 2 構成レジスタ 3	0x80	セクション 7.1.1.75
0x59	ADC_CH2_CFG4	ADC チャンネル 2 構成レジスタ 4	0x00	セクション 7.1.1.76
0x5A	ADC_CH3_CFG0	ADC チャンネル 3 構成レジスタ 0	0x00	セクション 7.1.1.77
0x5B	ADC_CH3_CFG2	ADC チャンネル 3 構成レジスタ 2	0xA1	セクション 7.1.1.78
0x5C	ADC_CH3_CFG3	ADC チャンネル 3 構成レジスタ 3	0x80	セクション 7.1.1.79
0x5D	ADC_CH3_CFG4	ADC チャンネル 3 構成レジスタ 4	0x00	セクション 7.1.1.80
0x5E	ADC_CH4_CFG0	ADC チャンネル 4 構成レジスタ 0	0x00	セクション 7.1.1.81

表 7-2. BOOK0_P0 のレジスタ (続き)

アドレス	略称	レジスタ名	リセット値	セクション
0x5F	ADC_CH4_CFG2	チャンネル 4 構成レジスタ 2	0xA1	セクション 7.1.1.82
0x60	ADC_CH4_CFG3	ADC チャンネル 4 構成レジスタ 3	0x80	セクション 7.1.1.83
0x61	ADC_CH4_CFG4	ADC チャンネル 4 構成レジスタ 4	0x00	セクション 7.1.1.84
0x62	ADC_CFG1	ADC 構成レジスタ 1	0x00	セクション 7.1.1.85
0x64	OUT1x_CFG0	チャンネル OUT1x 構成レジスタ 0	0x20	セクション 7.1.1.86
0x65	OUT1x_CFG1	チャンネル OUT1x 構成レジスタ 1	0x20	セクション 7.1.1.87
0x66	OUT1x_CFG2	チャンネル OUT2x 構成レジスタ 2	0x20	セクション 7.1.1.88
0x67	DAC_CH1A_CFG0	DAC チャンネル 1A 構成レジスタ 0	0xC9	セクション 7.1.1.89
0x68	DAC_CH1A_CFG1	DAC チャンネル 1A 構成レジスタ 1	0x80	セクション 7.1.1.90
0x69	DAC_CH1B_CFG0	DAC チャンネル 1B 構成レジスタ 0	0xC9	セクション 7.1.1.91
0x6A	DAC_CH1B_CFG1	DAC チャンネル 1B 構成レジスタ 1	0x80	セクション 7.1.1.92
0x6B	OUT2x_CFG0	チャンネル OUT2x 構成レジスタ 0	0x20	セクション 7.1.1.93
0x6C	OUT2x_CFG1	チャンネル OUT2x 構成レジスタ 1	0x20	セクション 7.1.1.94
0x6D	OUT2x_CFG2	チャンネル OUT2x 構成レジスタ 2	0x20	セクション 7.1.1.95
0x6E	DAC_CH2A_CFG0	DAC チャンネル 2A 構成レジスタ 0	0xC9	セクション 7.1.1.96
0x6F	DAC_CH2A_CFG1	DAC チャンネル 2A 構成レジスタ 1	0x80	セクション 7.1.1.97
0x70	DAC_CH2B_CFG0	DAC チャンネル 2B 構成レジスタ 0	0xC9	セクション 7.1.1.98
0x71	DAC_CH2B_CFG1	DAC チャンネル 2B 構成レジスタ 1	0x80	セクション 7.1.1.99
0x72	DSP_CFG0	DSP 構成レジスタ 0	0x18	セクション 7.1.1.100
0x73	DSP_CFG1	DSP 構成レジスタ 0	0x18	セクション 7.1.1.101
0x76	CH_EN	チャンネル イネーブル構成レジスタ	0xCC	セクション 7.1.1.102
0x77	DYN_PUPD_CFG	パワーアップ構成レジスタ	0x00	セクション 7.1.1.103
0x78	PWR_CFG	パワーアップ構成レジスタ	0x00	セクション 7.1.1.104
0x79	DEV_STS0	デバイス ステータス レジスタ 0	0x00	セクション 7.1.1.105
0x7A	DEV_STS1	デバイス ステータス レジスタ 1	0x80	セクション 7.1.1.106
0x7E	I2C_CKSUM	I ² C チェックサム レジスタ	0x00	セクション 7.1.1.107

7.1.1.1 PAGE_CFG レジスタ (アドレス = 0x0) [リセット = 0x00]

PAGE_CFG を [表 7-3](#) に示します。

[概略表](#)に戻ります。

デバイスのメモリ マップは複数のページに分かれています。このレジスタはページを設定します。

表 7-3. PAGE_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	PAGE[7:0]	R/W	00000000b	これらのビットは、デバイスのページを設定します。 0d = ページ 0 1d = ページ 1 2d ~ 254d = ページ 2 ~ ページ 254 255d = ページ 255

7.1.1.2 SW_RESET レジスタ (アドレス = 0x1) [リセット = 0x00]

SW_RESET を [表 7-4](#) に示します。

[概略表](#)に戻ります。

このレジスタはソフトウェアリセットレジスタです。ソフトウェアリセットをアサートすると、すべてのレジスタ値はデフォルトのパワーオンリセット (POR) 状態になります。

表 7-4. SW_RESET レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-1	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
0	SW_RESET	R/W	0b	ソフトウェアリセット。このビットはセルフクリアです。 0d = リセットしない 1d = すべてのレジスタをリセット値にリセットする

7.1.1.3 DEV_MISC_CFG レジスタ (アドレス = 0x2) [リセット = 0x00]

DEV_MISC_CFG を [表 7-5](#) に示します。

[概略表](#)に戻ります。

このレジスタは、各種デバイスレジスタを設定します。

表 7-5. DEV_MISC_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値のみを書き込み
5-4	VREF_QCHG[1:0]	R/W	00b	VREF 外部コンデンサの急速充電の時間は、200Ω の内部直列インピーダンスを使用して設定されます。 0d = VREF 急速充電時間 3.5ms (標準値) 1d = VREF 急速充電時間 10ms (標準値) 2d = VREF 急速充電時間 50ms (標準値) 3d = VREF 急速充電時間 100ms (標準値)
3	SLEEP_EXIT_VREF_EN	R/W	0b	スリープモード終了設定 0d = DREG のみイネーブル 1d = DREG および VREF 有効化
2	AVDD_MODE	R/W	0b	AVDD モード構成。 0d = 内部 AREG レギュレータを使用 (AVDD 3.3V 動作に使用) 1d = AVDD 1.8V で AREG に直接使用 (AVDD 1.8V 動作には厳密にこの設定を使用してください)
1	IOVDD_IO_MODE	R/W	0b	IOVDD モード構成。 0d = 3.3V/1.8V/1.2V での IOVDD (1.8V および 1.2V での動作には速度制限が適用されます) 1d = IOVDD、1.8V/1.2V でのみ (速度制限なし。3.3V での IOVDD の動作にはこの設定を使用しないでください)。
0	SLEEP_ENZ	R/W	0b	スリープモード設定。 0d = デバイスはスリープモード 1d = デバイスはスリープモードではない

7.1.1.4 AVDD_IOVDD_STS レジスタ (アドレス = 0x3) [リセット = 0x00]

AVDD_IOVDD_STS を [表 7-6](#) に示します。

[概略表](#)に戻ります。

このレジスタには、電源検出と電圧低下の状態が含まれています。

表 7-6. AVDD_IOVDD_STS レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	AVDD_MODE_STS	R	0b	AVDD モード ステータス フラグ レジスタ。 0d = AVDD_MODE の設定に従う 1d = AVDD 3.3V での動作 (AVDD_MODE は強制的に 0d に設定)
6	IOVDD_IO_MODE_STS	R	0b	IOVDD モード ステータス フラグ レジスタ。 0d = 構成された IOVDD_MODE 1d = IOVDD 3.3V 動作 (IOVDD_IO_MODE を強制的に 0d に設定)
5-2	予約済み	R	0b	予約済みビット。リセット値のみを書き込み
1	BRWNOUT_SHDN_STS	R	0b	ブラウンアウト シャットダウン ステータス 0d = ブラウンアウト シャットダウンなし 1d = ブラウンアウト シャットダウン
0	BRWNOUT_SHDN_EXIT_SLEEP	R/W	0b	ブラウンアウト シャットダウン スリープ終了構成 0d = スリープ モードにとどまる 1d = スリープ モードを終了

7.1.1.5 MISC_CFG レジスタ (アドレス = 0x4) [リセット = 0x00]

MISC_CFG を表 7-7 に示します。

[概略表](#)に戻ります。

このレジスタは、さまざまな構成レジスタを設定します。

表 7-7. MISC_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6	IGNORE_CLK_ERR	R/W	0b	クロック エラー検出動作 0b = クロック エラーがイネーブル 1b = クロック エラーがディセーブル
5	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
4	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
2	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
1	I2C_BRDCAST_EN	R/W	0b	I ² C ブロードキャスト アドレッシング設定。 0d = I ² C ブロードキャスト モードがディセーブル 1d = I ² C ブロードキャスト モードがイネーブル、I ² C ターゲット アドレスは、 ピン制御 LSB ビットを「0」に固定
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.6 MISC_CFG1 レジスタ (アドレス = 0x5) [リセット = 0x15]

MISC_CFG1 を表 7-8 に示します。

[概略表](#)に戻ります。

このレジスタは、各種設定レジスタ 1 を設定します。

表 7-8. MISC_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	INCAP_QCHG[1:0]	R/W	00b	外部 AC 結合コンデンサの急速充電時間は、内部直列インピーダンス 800Ω を使用して設定されます。 0D = INxP、INxM 急速充電時間 2.5ms (標準値) 1d = INxP、INxM 急速充電時間 12.5ms (標準値) 2D = INxP、INxM 急速充電時間 25ms (標準値) 3D = INxP、INxM 急速充電時間 50ms (標準値)
5-4	SHDN_CFG[1:0]	R/W	01b	シャットダウン構成。 0d = IOVDD がデアサートされた直後に DREG を電源オフ 1d = DREG はアクティブに維持され、タイムアウト(DREG_KA_TIME)に達するまで、クリーンなシャットダウンをイネーブルにし、タイムアウト期間の後に DREG は強制的に電源オフ。 2d = デバイスがクリーンにシャットダウンされるまで DREG はアクティブに維持 3d = 予約済み
3-2	DREG_KA_TIME[1:0]	R/W	01b	これらのビットは、IOVDD がデアサートされた後に DREG がアクティブに維持される時間を設定します。 0d = DREG を 30ms (標準値)の間アクティブに維持 1d = DREG を 25ms (標準値)の間アクティブに維持 2d = DREG を 10ms (標準値)の間アクティブに維持 3d = DREG を 5ms (標準値)の間アクティブに維持
1-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

7.1.1.7 DAC_CFG_A0 レジスタ (アドレス = 0x6) [リセット = 0x35]

DAC_CFG_A0 を表 7-9 に示します。

[概略表](#)に戻ります。

このレジスタは、デバイス DAC のポップオフを構成します。

表 7-9. DAC_CFG_A0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	RSERIES_DE_POP_INT[1:0]	R/W	00b	HP アンブ直列抵抗選択構成。 0d = 1K 1d = 0.5K 2d = 0.33K 3d = 0.25k
5-4	RSERIES_DE_POP_MID[1:0]	R/W	11b	HP アンブ直列抵抗選択構成。 0d = 1K 1d = 0.5K 2d = 0.33K 3d = 0.25k
3-0	PWR_UP_TIME_DE_PO P[3:0]	R/W	0101b	HP アンブ外部キャップ充電時間設定。 0d = 2ms 1d = 4ms 2D = 8ms 3D = 16ms 4D = 50ms 5d = 100ms 6d = 250ms 7d = 500ms 8d = 1s 9d = 5s 10d-15d = 予約済み

7.1.1.8 MISC_CFG0 レジスタ (アドレス = 0x7) [リセット = 0x00]

MISC_CFG0 を表 7-10 に示します。

[概略表](#)に戻ります。

このレジスタは、各種設定レジスタ 0 を設定します。

表 7-10. MISC_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	DAC_ST_W_CAP_DIS	R/W	0b	DAC は、DC ブロッキング コンデンサの放電シーケンスから開始します。 0d = ディセーブル 1d = イネーブル
6	DAC_DLYD_PWRUP	R/W	0b	DAC 電源オン遅延構成。 0d = ディセーブル 1d = イネーブル (DAC_DLYD_PWRUP_TIME 構成に基づくパワーアップの遅延)
5	DAC_DLYD_PWRUP_TIME	R/W	0b	DAC 電源オン遅延時間構成。 0d = 64-128ms 1d = 256-512ms
4	HW_RESET_ON_CLK_STOP_EN	R/W	0b	CLK_SRC_SEL によって選択されたクロックが 2ms の間利用できない場合のハードリセットのアサート 0d = ディセーブル 1d = イネーブル
3-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

7.1.1.9 GPIO1_CFG0 レジスタ (アドレス = 0xA) [リセット = 0x32]

GPIO1_CFG0 を表 7-11 に示します。

[概略表](#)に戻ります。

このレジスタは GPIO1 構成レジスタ 0 です。

表 7-11. GPIO1_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	GPIO1_CFG[3:0]	R/W	0011b	GPIO1 構成。 0d = GPIO1 はディセーブル 1d = GPIO1 は汎用入力 (GPI) またはその他の入力機能として構成 2d = GPIO1 を汎用出力 (GPO) として構成 3d = GPIO1 をチップ割り込み出力 (IRQ) として構成 4d = GPIO1 を PDM クロック出力 (PDMCLK) として構成 5d = GPIO1 をプライマリ ASI DOUT として構成 6d = GPIO1 をプライマリ ASI DOUT 2 として構成 7d = GPIO1 は二次 ASI DOUT として構成 8d = GPIO1 は、二次 ASI DOUT2 として構成 9d = GPIO1 は、二次 ASI BCLK 出力として構成 10d = GPIO1 は、二次 ASI FSYNC 出力として構成 11d = GPIO1 は汎用 CLKOUT として構成 12d = GPIO1 は PASI DOUT と SASI DOUT のマルチプレクサとして構成 13d = GPIO1 は DIN Daisy 用に DAISY_OUT として設定 14d ~ 15d = 予約済み
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

表 7-11. GPIO1_CFG0 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
2-0	GPIO1_DRV[2:0]	R/W	010b	GPIO1 出力ドライブ構成 (GPIO1_CFG を I ² S out として構成した場合は無効) 0d = ハイ インピーダンス出力 1d = アクティブ Low とアクティブ High を駆動 2d = アクティブ Low と弱い High を駆動 3d = アクティブ Low、ハイ インピーダンス 4d = 弱い Low とアクティブ High を駆動 5d = ハイ インピーダンスとアクティブ High を駆動 6d~7d = 予約済み。使用しないでください。

7.1.1.10 GPIO2_CFG0 レジスタ (アドレス = 0xB) [リセット = 0x00]

GPIO2_CFG0 を表 7-12 に示します。

[概略表](#)に戻ります。

このレジスタは GPIO2 構成レジスタ 0 です。

表 7-12. GPIO2_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	GPIO2_CFG[3:0]	R/W	0000b	GPIO2 構成。 0d = GPIO2 はディセーブル 1d = GPIO2 は汎用入力 (GPI) またはその他の入力機能として構成 2d = GPIO2 を汎用出力 (GPO) として構成 3d = GPIO2 をチップ割り込み出力 (IRQ) として構成 4d = GPIO2 を PDM クロック出力 (PDMCLK) として構成 5d = GPIO2 をプライマリ ASI DOUT として構成 6d = GPIO2 をプライマリ ASI DOUT 2 として構成 7d = GPIO2 は二次 ASI DOUT として構成 8d = GPIO2 は、二次 ASI DOUT2 として構成 9d = GPIO2 は、二次 ASI BCLK 出力として構成 10d = GPIO2 は、二次 ASI FSYNC 出力として構成 11d = GPIO2 は汎用 CLKOUT として構成 12d = GPIO2 は PASI DOUT と SASI DOUT のマルチプレクサとして構成 13d = GPIO2 は DIN Daisy 用に DAISY_OUT として設定 14d ~ 15d = 予約済み
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
2-0	GPIO2_DRV[2:0]	R/W	000b	GPIO2 出力ドライブ構成 (GPIO2_CFG を I ² S out として構成した場合は無効) 0d = ハイ インピーダンス出力 1d = アクティブ Low とアクティブ High を駆動 2d = アクティブ Low と弱い High を駆動 3d = アクティブ Low、ハイ インピーダンス 4d = 弱い Low とアクティブ High を駆動 5d = ハイ インピーダンスとアクティブ High を駆動 6d~7d = 予約済み。使用しないでください。

7.1.1.11 GPIO1_CFG0 レジスタ (アドレス = 0xC) [リセット = 0x00]

GPIO1_CFG0 を表 7-13 に示します。

[概略表](#)に戻ります。

このレジスタは GPIO1 構成レジスタ 0 です。

表 7-13. GPO1_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	GPO1_CFG[3:0]	R/W	0000b	GPO1 構成。(SPI モードの場合、このピンは POCI として機能し、以下の構成設定は適用できません) (DOUT として使用する場合、常にバス キーパー EN はサポートされません。) 0d = GPO1 はディセーブル 1d = 予約済み 2d = GPO1 は汎用出力 (GPO) として構成 3d = GPO1 はチップ割り込み出力 (IRQ) として設定 4d = GPO1 が PDM クロック出力 (PDMCLK) として構成 5d = GPO1 はプライマリ ASI DOUT として構成 6d = GPO1 は ASI DOUT2 としてプライマリに構成 7d = GPO1 は二次 ASI DOUT として構成 8d = GPO1 は二次 ASI DOUT2 として構成 9d = GPO1 は、二次 ASI BCLK 出力として構成 10d = GPO1 は、二次 ASI FSYNC 出力として構成 11d = GPO1 は汎用 CLKOUT として構成 12d = GPO1 は PASI DOUT と SASI DOUT のマルチプレクサとして構成 13d = GPO1 は DIN Daisy 用に DAISY_OUT として設定 14d ~ 15d = 予約済み
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
2-0	GPO1_DRV[2:0]	R/W	000b	GPO1 出力ドライブ構成 (GPO1_CFG が I²S out として構成されている場合は無効) (SPI モードの場合、このピンは CSZ として動作し、以下の構成設定は適用されません) 0d = Hi-Z 出力 1d = アクティブ Low とアクティブ High を駆動 2d = アクティブ Low と弱い High を駆動 3d = アクティブ Low と Hi-Z を駆動 4d = 弱い Low とアクティブ High を駆動 5d = Hi-Z とアクティブ High を駆動 6d ~ 7d = 予約済み。使用しないでください

7.1.1.12 GPI_CFG レジスタ (アドレス = 0xD) [リセット = 0x00]

GPI_CFG を表 7-14 に示します。

[概略表](#)に戻ります。

このレジスタは GPI1 構成レジスタ 0 です。

表 7-14. GPI_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-2	予約済み	R	0b	予約済みビット。リセット値のみを書き込み
1	GPI1_CFG	R/W	0b	GPI1 構成。(SPI モードの場合、このピンは CSZ として機能し、以下の構成設定は適用されません) 0d = GPI1 はディセーブル 1d = GPI1 は汎用入力 (GPI) またはその他の入力機能として構成されます
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.13 GPO_GPI_VAL レジスタ (アドレス = 0xE) [リセット = 0x00]

GPO_GPI_VAL を表 7-15 に示します。

[概略表](#)に戻ります。

このレジスタは、GPIO および GPO 出力値レジスタです。

表 7-15. GPO_GPI_VAL レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	GPIO1_VAL	R/W	0b	GPO として構成されているときの GPIO1 の出力値。 0d = 値 0 で出力を駆動 1d = 値 1 で出力を駆動
6	GPIO2_VAL	R/W	0b	GPO として構成されているときの GPIO2 の出力値。 0d = 値 0 で出力を駆動 1d = 値 1 で出力を駆動
5	GPO1_VAL	R/W	0b	GPO として構成されているときの GPO1 の出力値。 0d = 値 0 で出力を駆動 1d = 値 1 で出力を駆動
4	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
3	GPIO1_MON	R	0b	GPI として構成されている場合は GPIO1 の値を監視します。 0d = 入力モニタ値 0 1d = 入力モニタ値 1
2	GPIO2_MON	R	0b	GPI として構成されている場合は GPIO2 の値を監視します。 0d = 入力モニタ値 0 1d = 入力モニタ値 1
1	GPI1_MON	R	0b	GPI として構成されている場合は GPI1 の値を監視します。 0d = 入力モニタ値 0 1d = 入力モニタ値 1
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.14 INTF_CFG0 レジスタ (アドレス = 0xF) [リセット = 0x00]

INTF_CFG0 を表 7-16 に示します。

[概略表](#)に戻ります。

このレジスタは、インターフェイス構成レジスタ 0 です。

表 7-16. INTF_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	CCLK_SEL[1:0]	R/W	00b	CCLK 選択構成。 0d = CCLK はディセーブル 1d = GPIO1 2d = GPIO2 3d = GPI1
4-2	PASI_DIN2_SEL[2:0]	R/W	000b	プライマリ ASI DIN2 選択構成。 0d = プライマリ ASI DIN2 がディセーブル 1d = GPIO1 2d = GPIO2 3d = GPI1 4d = DOUT 5d = プライマリ ASI DIN 6d ~ 7d = 予約済み
1	PASI_BCLK_SEL	R/W	0b	プライマリ ASI BCLK 選択構成。 0d = プライマリ ASI BCLK が BCLK 1d = プライマリ ASI BCLK がセカンダリ ASI BCLK
0	PASI_FSYNC_SEL	R/W	0b	プライマリ ASI FSYNC 選択構成。 0d = プライマリ ASI FSYNC が FSYNC 1d = プライマリ ASI FSYNC がセカンダリ ASI FSYNC

7.1.1.15 INTF_CFG1 レジスタ (アドレス = 0x10) [リセット = 0x52]

INTF_CFG1 を表 7-17 に示します。

[概略表](#)に戻ります。

このレジスタは、インターフェイス構成レジスタ 1 です。

表 7-17. INTF_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	DOUT_SEL[3:0]	R/W	0101b	DOUT 選択構成。 0d = DOUT はディセーブル 1d = DOUT は入力として構成 2d = DOUT は汎用出力 (GPO) として構成 3d = DOUT はチップ割り込み出力 (IRQ) として構成 4d = DOUT は PDM クロック出力 (PDMCLK) として構成 5d = DOUT は、プライマリ ASI DOUT として構成 6d = DOUT はプライマリ ASI DOUT2 として構成 7d = DOUT は二次 ASI DOUT として構成 8d = DOUT は二次 ASI DOUT2 として構成 9d = DOUT は、二次 ASI BCLK 出力として構成 10d = DOUT を二次 ASI FSYNC 出力として構成 11d = DOUT は汎用 CLKOUT として構成 12d = DOUT は PASI DOUT と SASI DOUT のマルチプレクスとして構成 13d = DIN Daisy 用に DAISY_OUT として DOUT を構成 14d = DOUT は DIN (ループバック) として構成 15d = 予約済み
3	DOUT_VAL	R/W	0b	GPO として構成された場合の DOUT 出力値。 0d = 値 0 で出力を駆動 1d = 値 1 で出力を駆動
2-0	DOUT_DRV[2:0]	R/W	010b	DOUT 出力駆動構成。 0D = Hi-Z 出力 1d = アクティブ Low とアクティブ High を駆動 2d = アクティブ Low と弱い High を駆動 3d = アクティブ Low、Hi-Z 4D = 弱い Low、アクティブ High を駆動 5d = Hi-Z とアクティブ High を駆動 6d~7d = 予約済み。使用しないでください。

7.1.1.16 INTF_CFG2 レジスタ (アドレス = 0x11) [リセット = 0x80]

INTF_CFG2 を表 7-18 に示します。

[概略表](#)に戻ります。

このレジスタは、インターフェイス構成レジスタ 2 です。

表 7-18. INTF_CFG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	PASI_DIN_EN	R/W	1b	プライマリ ASI DIN イネーブル構成。 0d = プライマリ ASI DIN が無効 1d = プライマリ ASI DIN が有効

表 7-18. INTF_CFG2 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
6-4	SASI_FSYNC_SEL[2:0]	R/W	000b	セカンダリ ASI FSYNC 選択設定。 0d = セカンダリ ASI 無効 1d = GPIO1 2d = GPIO2 3d = GPI1 4d = 予約済み 5d = プライマリ ASI FSYNC 6d ~ 7d = 予約済み
3-1	SASI_BCLK_SEL[2:0]	R/W	000b	セカンダリ ASI BCLK 選択設定。 0d = セカンダリ ASI 無効 1d = GPIO1 2d = GPIO2 3d = GPI1 4d = 予約済み 5d = プライマリ ASI BCLK 6d ~ 7d = 予約済み
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.17 INTF_CFG3 レジスタ (アドレス = 0x12) [リセット = 0x00]

INTF_CFG3 を表 7-19 に示します。

[概略表](#)に戻ります。

このレジスタは、インターフェイス構成レジスタ 3 です。

表 7-19. INTF_CFG3 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-5	SASI_DIN_SEL[2:0]	R/W	000b	セカンダリ ASI DIN 選択設定。 0d = セカンダリ ASI DIN がディセーブル 1d = GPIO1 2d = GPIO2 3d = GPI1 4d = DOUT 5d = プライマリ ASI DIN 6d ~ 7d = 予約済み
4-2	SASI_DIN2_SEL[2:0]	R/W	000b	セカンダリ ASI DIN2 選択構成。 0d = セカンダリ ASI DIN2 がディセーブル 1d = GPIO1 2d = GPIO2 3d = GPI1 4d = DOUT 5d = プライマリ ASI DIN 6d ~ 7d = 予約済み
1-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

7.1.1.18 INTF_CFG4 レジスタ (アドレス = 0x13) [リセット = 0x00]

INTF_CFG4 を表 7-20 に示します。

[概略表](#)に戻ります。

このレジスタは、インターフェイス構成レジスタ 4 です。

表 7-20. INTF_CFG4 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	PDM_CH1_SEL	R/W	0b	PDM レコード バスのチャンネル 1 の設定を選択します。 0D = チャンネル 1 は、レコード バスのアナログ (ADC) タイプです。 1d = チャンネル 1 は、レコード バスのデジタル (PDM) タイプです
6	PDM_CH2_SEL	R/W	0b	PDM レコード バスのチャンネル 2 の設定を選択します。 0D = チャンネル 2 は、レコード バスのアナログ (ADC) タイプです。 1d = チャンネル 2 は、レコード バスのデジタル (PDM) タイプです
5	PDMDIN1_EDGE	R/W	0b	PDMCLK のラッチ エッジは、チャンネル 1 とチャンネル 2 のデータに使用されます。 0D = チャンネル 1 のデータは負のエッジでラッチ、チャンネル 2 のデータは立ち上がりエッジでラッチされます。 1d = チャンネル 1 のデータは立ち上がりエッジでラッチされ、チャンネル 2 のデータは負のエッジでラッチされます
4	PDMDIN2_EDGE	R/W	0b	PDMCLK のラッチ エッジは、チャンネル 3 とチャンネル 4 のデータに使用されます。 0D = チャンネル 3 のデータは負のエッジでラッチ、チャンネル 4 のデータは立ち上がりエッジでラッチされます。 1d = チャンネル 3 のデータは立ち上がりエッジでラッチされ、チャンネル 4 のデータは負のエッジでラッチされます
3-2	PDM_DIN1_SEL[1:0]	R/W	00b	PDM データ チャンネル 1 および 2 の選択された構成。 0D = PDM データ・チャンネル 1 および 2 はディセーブル 1d = GPIO1 2D = GPIO2 3D = GPI1
1-0	PDM_DIN2_SEL[1:0]	R/W	00b	PDM データ チャンネル 3 および 4 の選択された構成。 0D = PDM データ・チャンネル 3 および 4 はディセーブル 1d = GPIO1 2D = GPIO2 3D = GPI1

7.1.1.19 INTF_CFG5 レジスタ (アドレス = 0x14) [リセット = 0x00]

INTF_CFG5 を表 7-21 に示します。

[概略表](#)に戻ります。

このレジスタは、インターフェイス構成レジスタ 5 です。

表 7-21. INTF_CFG5 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	PDM_DIN_SEL_OVRD	R/W	0b	PDM データ チャンネル (1 および 2) / (3 および 4) 構成オーバーライドを選択します。 0d = オーバーライドなし 1d = GPI1 として構成されている場合、PDM_DIN1/2_SEL が DIN としてオーバーライドされます
6	DOUT_WITH_DIN	R/W	0b	DOUT を ASI OUT と ASI IN の両方として使用 0d = DOUT_SEL に基づく DOUT 1d = DOUT を ASI OUT と ASI DIN の両方として使用
5-4	PD_ADC_GPIO[1:0]	R/W	00b	GPIO セレクト構成を使用して ADC をパワーダウンします。 (PD_ADC_GPIO/ADC_PDZ のいずれかがパワーダウン構成の場合、ADC がパワーダウンします。) 0d = GPIO を使用した ADC のパワーダウン 1d = GPIO1 を使用した ADC のパワーダウン 2d = GPIO2 を使用した ADC のパワーダウン 3d = GPI1 を使用した ADC のパワーダウン

表 7-21. INTF_CFG5 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
3-2	PD_DAC_GPIO[1:0]	R/W	00b	GPIO 選択構成を使用した DAC のパワーダウン。(PD_DAC_GPIO/ DAC_PDZ のいずれかがパワーダウンする場合、DAC の電源オフ) 0d = GPIO を使用した DAC のパワーダウンがディセーブル 1d = GPIO1 を使用した DAC のパワーダウン 2d = GPIO2 を使用した DAC のパワーダウン 3d = GPI1 を使用した DAC のパワーダウン
1	PLIM_GPIO	R/W	0b	GPIO1 構成を使用する PLIM。 0d = GPIO1 を使用する PLIM はディセーブル 1d = GPIO1 を使用する PLIM
0	GPA_GPIO	R/W	0b	GPIO1 構成を使用する GPA。 0d = GPIO1 を使用する GPA はディセーブル 1d = GPIO1 を使用する GPA

7.1.1.20 INTF_CFG6 レジスタ (アドレス = 0x15) [リセット = 0x00]

INTF_CFG6 を表 7-22 に示します。

[概略表](#)に戻ります。

このレジスタは、インターフェイス構成レジスタ 6 です。

表 7-22. INTF_CFG6 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	EN_MBIAS_GPIO[1:0]	R/W	00b	GPIO 選択構成を使用して MICBIAS をイネーブル。 0d = GPIO を使用して MICBIAS をイネーブルする 1d = GPIO1 を使用して MICBIAS をイネーブルする 2D = GPIO2 3D を使用して MICBIAS をイネーブルする 3d = GPI1 を使用して MICBIAS をイネーブルする
5-4	IADC_CONVST_GPIO[1:0]]	R/W	00b	IADC 変換は、GPIO 選択構成を使用して開始します。 0d = GPIO を使用して IADC をイネーブルする 1d = GPIO1 を使用して IADC をイネーブルする 2D = GPIO2 を使用して IADC をイネーブルする 3d = GPI1 を使用して IADCS をイネーブルする
3-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.21 ASI_CFG0 レジスタ (アドレス = 0x18) [リセット = 0x40]

ASI_CFG0 を表 7-23 に示します。

[概略表](#)に戻ります。

このレジスタは ASI 構成レジスタ 0 です。

表 7-23. ASI_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	PASI_DIS	R/W	0b	プライマリ ASI (PASI) を無効または有効にします。 0d = プライマリ ASI 有効 1d = プライマリ ASI 無効
6	SASI_DIS	R/W	1b	セカンダリ ASI (SASI) を無効または有効にします。 0d = セカンダリ ASI が有効 1d = セカンダリ ASI が無効
5	SASI_CFG_GANG	R/W	0b	プライマリ ASI と連動するセカンダリ ASI のすべての設定。 0d = セカンダリ ASI は独立した構成を持っている 1d = セカンダリ ASI 構成はプライマリ ASI と同じ

表 7-23. ASI_CFG0 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
4-3	DAISY_EN[1:0]	R/W	00b	デイジーチェーン機能有効(1 つの ASI と 1 つの DOUT および DIN のみ利用可能) 0d = デイジーチェーンをディセーブル 1d = PASI デイジーチェーンをイネーブル(セカンダリ ASI は利用不可) 2d = SASI デイジーチェーンを有効(プライマリ ASI は利用不可) 3d = 予約済み、使用しません
2-0	DAISY_IN_SEL[2:0]	R/W	000b	デイジー入力選択構成。 0d = デイジー入力ディセーブル 1d = GPIO1 2d = GPIO2 3d = GPI1 4d = 予約済み 5d = DIN 6d ~ 7d = 予約済み

7.1.1.22 ASI_CFG1 レジスタ (アドレス = 0x19) [リセット = 0x00]

ASI_CFG1 を表 7-24 に示します。

[概略表](#)に戻ります。

このレジスタは ASI 構成レジスタ 1 です。

表 7-24. ASI_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	ASI_DOUT_CFG[1:0]	R/W	00b	ASI データ出力構成。 0d = プライマリ ASI 用データ出力 1 つ、セカンダリ ASI 用データ出力 1 つ 1d = プライマリ ASI 用の 2 つのデータ出力 2d = 2 データ出力、セカンダリ ASI 3d = 予約済み。使用しません
5-4	ASI_DIN_CFG[1:0]	R/W	00b	ASI データ入力構成。 0d = プライマリ ASI 用データ入力 1 つ、セカンダリ ASI 用データ入力 1 つ 1d = プライマリ ASI 用データ入力 2 つ 2d = セカンダリ ASI 用データ入力 2 つ 3d = 予約済み。使用しません
3	DAISY_DIR	R/W	0b	デイジー方向構成。 0D = ASI DOUT デイジー 1d = ASI DIN デイジー
2	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
1	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.23 PASI_CFG0 レジスタ (アドレス = 0x1A) [リセット = 0x30]

PASI_CFG0 を表 7-25 に示します。

[概略表](#)に戻ります。

このレジスタは ASI 構成レジスタ 0 です。

表 7-25. PASI_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	PASI_FORMAT[1:0]	R/W	00b	プライマリ ASI プロトコル フォーマット。 0d = TDM モード 1d = I ² S モード 2d = LJ(左揃え) モード 3d = 予約済み、使用しないでください
5-4	PASI_WLEN[1:0]	R/W	11b	プライマリ ASI ワードまたはスロットの長さ。 0d = 16 ビット (10kΩ 入力インピーダンス構成で使用するため、この設定を推奨) 1d = 20 ビット 2d = 24 ビット 3d = 32 ビット
3	PASI_FSYNC_POL	R/W	0b	ASI fsync 極性 (PASI プロトコルのみ)。 0d = 標準プロトコルに基づくデフォルトの極性 1d = 標準プロトコルに対して反転された極性
2	PASI_BCLK_POL	R/W	0b	ASI BCLK 極性 (PASI プロトコルのみ)。 0d = 標準プロトコルに基づくデフォルトの極性 1d = 標準プロトコルに対して反転された極性
1	PASI_BUS_ERR	R/W	0b	ASI バス エラー検出。 0d = バス エラー検出を有効にする 1d = バス エラー検出を無効にする
0	PASI_BUS_ERR_RCOV	R/W	0b	ASI バス エラー自動再開。 0d = バス エラー回復後の自動再開をイネーブル 1d = バス エラー回復後の自動再開をディスエーブルにし、ホストがデバイスを構成するまでの間、電源オフのままになります

7.1.1.24 PASI_TX_CFG0 レジスタ (アドレス = 0x1B) [リセット = 0x00]

PASI_TX_CFG0 を表 7-26 に示します。

[概略表](#)に戻ります。

このレジスタは PASI TX 構成レジスタ 0 です。

表 7-26. PASI_TX_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	PASI_TX_EDGE	R/W	0b	プライマリ ASI データ出力 (プライマリおよびセカンダリ データ ピン) の送信エッジ。 0d = PASI_BCLK_POL のプロトコル構成設定に従うデフォルトのエッジ 1d = デフォルトのエッジ設定を基準として、後続のエッジ (半周期遅延) を反転
6	PASI_TX_FILL	R/W	0b	未使用のサイクルのプライマリ ASI データ出力 (プライマリおよびセカンダリ データ ピン) 0d = 未使用のサイクルの場合は常に 0 を送信 1d = 未使用のサイクルの場合は常にハイ インピーダンスを使用
5	PASI_TX_LSB を表します	R/W	0b	LSB 送信用のプライマリ ASI データ出力 (プライマリおよびセカンダリ データ ピン上)。 0d = フル サイクルの間 LSB を送信 1d = 前半サイクルの間 LSB を、後半サイクルの間、ハイ インピーダンスを送信

表 7-26. PASI_TX_CFG0 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
4-3	PASI_TX_KEEPER[1:0]	R/W	00b	プライマリ ASI データ出力 (プライマリおよびセカンダリ データ ピン) バス キーパー。 0d = バス キーパーは常にディスエーブル 1d = バスキーパーは常にイネーブル 2d = LSB 送信中に 1 サイクルのみバス キーパーがイネーブル 3d = LSB 送信中にのみバス キーパーは、1 サイクルおよび半サイクルでのみイネーブル
2	PASI_TX_USE_INT_FSYNC	R/W	0b	プライマリ ASI は、必要に応じてコントローラ モード構成での出力データ生成に内部 FSYNC を使用します。 0d = ASI プロトコル データ生成に外部 FSYNC を使用 1d = ASI プロトコル データ生成に内部 FSYNC を使用
1	PASI_TX_USE_INT_BCLK	R/W	0b	プライマリ ASI は、コントローラ モード構成での出力データ生成に内部 BCLK を使用します。 0d = ASI プロトコル データ生成に外部 BCLK を使用 1d = ASI プロトコル データ生成に内部 BCLK を使用
0	PASI_TDM_PULSE_WIDTH	R/W	0b	TDM 形式のプライマリ ASI FSYNC パルス幅。(コントローラ モードで有効) 0d = Fsync パルスは 1 bclk 周期幅 1d = Fsync パルスは 2 bclk 周期幅

7.1.1.25 PASI_TX_CFG1 レジスタ (アドレス = 0x1C) [リセット = 0x00]

PASI_TX_CFG1 を表 7-27 に示します。

[概略表](#)に戻ります。

このレジスタは PASI TX 構成レジスタ 1 です。

表 7-27. PASI_TX_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-5	予約済み	R	0b	予約済みビット。リセット値のみを書き込み
4-0	PASI_TX_OFFSET[4:0]	R/W	00000b	プライマリ ASI 出力データの MSB スロット 0 のオフセット (プライマリおよびセカンダリ データ ピン)。 0d = ASI データの MSB 位置にはオフセットがなく、標準プロトコルに従っている 1d = ASI データの MSB 位置 (TDM モードはスロット 0 または I ² S、LJ モードは左および右スロット 0) 標準プロトコルに対して 2 BCLK サイクルのオフセット 2d = ASI データ MSB 位置 (TDM モードはスロット 0 または I ² S、LJ モードは、標準プロトコルに対する BCLK サイクル 2 つ分の左右スロット 0) オフセット 3d ~ 30d = ASI データ MSB の位置 (TDM モードはスロット 0 または I ² S、LJ モードは、構成に従って割り当てられた左右のスロット 0 のオフセット) 31d = ASI データ MSB 位置 (TDM モードがスロット 0 または I ² S、LJ モードは、標準プロトコルに対する左右のスロット 0 の 31 BCLK サイクルのオフセットです。

7.1.1.26 PASI_TX_CFG2 レジスタ (アドレス = 0x1D) [リセット = 0x00]

PASI_TX_CFG2 を表 7-28 に示します。

[概略表](#)に戻ります。

このレジスタは PASI TX 構成レジスタ 2 です。

表 7-28. PASI_TX_CFG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	PASI_TX_CH8_SEL	R/W	0b	プライマリ ASI 出力チャンネル 8 の選択。 0d = プライマリ ASI チャンネル 8 出力が DOUT にある 1d = プライマリ ASI チャンネル 8 出力が DOUT2 にある
6	PASI_TX_CH7_SEL	R/W	0b	プライマリ ASI 出力チャンネル 7 の選択。 0d = プライマリ ASI チャンネル 7 出力が DOUT にある 1d = プライマリ ASI チャンネル 7 出力が DOUT2 にある
5	PASI_TX_CH6_SEL	R/W	0b	プライマリ ASI 出力チャンネル 6 の選択。 0d = プライマリ ASI チャンネル 6 出力が DOUT にある 1d = プライマリ ASI チャンネル 6 出力が DOUT2 にある
4	PASI_TX_CH5_SEL	R/W	0b	プライマリ ASI 出力チャンネル 5 の選択。 0d = プライマリ ASI チャンネル 5 出力が DOUT にある 1d = プライマリ ASI チャンネル 5 出力が DOUT2 にある
3	PASI_TX_CH4_SEL	R/W	0b	プライマリ ASI 出力チャンネル 4 の選択。 0d = プライマリ ASI チャンネル 4 出力が DOUT にある 1d = プライマリ ASI チャンネル 4 出力が DOUT2 にある
2	PASI_TX_CH3_SEL	R/W	0b	プライマリ ASI 出力チャンネル 3 の選択。 0d = プライマリ ASI チャンネル 3 出力が DOUT にある 1d = プライマリ ASI チャンネル 3 出力が DOUT2 にある
1	PASI_TX_CH2_SEL	R/W	0b	プライマリ ASI 出力チャンネル 2 の選択。 0d = プライマリ ASI チャンネル 2 出力が DOUT にある 1d = プライマリ ASI チャンネル 2 出力が DOUT2 にある
0	PASI_TX_CH1_SEL	R/W	0b	プライマリ ASI 出力チャンネル 1 の選択。 0d = プライマリ ASI チャンネル 1 出力が DOUT にある 1d = プライマリ ASI チャンネル 1 出力が DOUT2 にある

7.1.1.27 PASI_TX_CH1_CFG レジスタ (アドレス = 0x1E) [リセット = 0x20]

PASI_TX_CH1_CFG を表 7-29 に示します。

[概略表](#)に戻ります。

このレジスタは PASI TX チャンネル 1 構成レジスタです。

表 7-29. PASI_TX_CH1_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値のみを書き込み
5	PASI_TX_CH1_CFG	R/W	1b	プライマリ ASI 出力チャンネル 1 構成。 0d = プライマリ ASI チャンネル 1 の出力がトライステート状態 1d = プライマリ ASI チャンネル 1 の出力が ADC / PDM チャンネル 1 のデータに対応
4-0	PASI_TX_CH1_SLOT_NUM[4:0]	R/W	00000b	プライマリ ASI 出力チャンネル 1 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.28 PASI_TX_CH2_CFG レジスタ (アドレス = 0x1F) [リセット = 0x21]

PASI_TX_CH2_CFG を表 7-30 に示します。

[概略表](#)に戻ります。

このレジスタは PASI TX チャンネル 2 構成レジスタです。

表 7-30. PASI_TX_CH2_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値のみを書き込み
5	PASI_TX_CH2_CFG	R/W	1b	プライマリ ASI 出力チャンネル 2 構成。 0d = プライマリ ASI チャンネル 2 の出力がトライステート状態 1d = プライマリ ASI チャンネル 2 の出力が PDM チャンネル 2 のデータに対応
4-0	PASI_TX_CH2_SLOT_NUM[4:0]	R/W	00001b	プライマリ ASI 出力チャンネル 2 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.29 PASI_TX_CH3_CFG レジスタ (アドレス = 0x20) [リセット = 0x02]

PASI_TX_CH3_CFG を表 7-31 に示します。

[概略表](#)に戻ります。

このレジスタは PASI TX チャンネル 3 構成レジスタです。

表 7-31. PASI_TX_CH3_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	PASI_TX_CH3_CFG[1:0]	R/W	00b	プライマリ ASI 出力チャンネル 3 構成。 0d = プライマリ ASI チャンネル 3 出力がトライステート条件 1d = プライマリ ASI チャンネル 3 出力は PDM チャンネル 3 データに対応 2d = プライマリ ASI チャンネル 3 出力は温度データに対応 3d = 予約済み
4-0	PASI_TX_CH3_SLOT_NUM[4:0]	R/W	00010b	プライマリ ASI 出力チャンネル 3 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.30 PASI_TX_CH4_CFG レジスタ (アドレス = 0x21) [リセット = 0x03]

PASI_TX_CH4_CFG を表 7-32 に示します。

[概略表](#)に戻ります。

このレジスタは PASI TX チャンネル 4 構成レジスタです。

表 7-32. PASI_TX_CH4_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	PASI_TX_CH4_CFG[1:0]	R/W	00b	プライマリ ASI 出力チャンネル 4 構成。 0d = プライマリ ASI チャンネル 4 出力がトライステート条件 1d = プライマリ ASI チャンネル 4 出力は PDM チャンネル 4 データに対応 2d = プライマリ ASI チャンネル 4 出力は温度データに対応 3d = 予約済み
4-0	PASI_TX_CH4_SLOT_NUM[4:0]	R/W	00011b	プライマリ ASI 出力チャンネル 4 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.31 PASI_TX_CH5_CFG レジスタ (アドレス = 0x22) [リセット = 0x04]

PASI_TX_CH5_CFG を表 7-33 に示します。

[概略表](#)に戻ります。

このレジスタは PASI TX チャンネル 5 構成レジスタです。

表 7-33. PASI_TX_CH5_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	PASI_TX_CH5_CFG[1:0]	R/W	00b	プライマリ ASI 出力チャンネル 5 構成。 0d = プライマリ ASI チャンネル 5 出力が状態条件 1d = プライマリ ASI チャンネル 5 出力は tri 入力チャンネル 1 ループバック・データに対応 2D = プライマリ ASI チャンネル 5 出力はエコー・リファレンス・チャンネル 1 データに対応 3D = 予約済み
4-0	PASI_TX_CH5_SLOT_NUM[4:0]	R/W	00100b	プライマリ ASI 出力チャンネル 5 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.32 PASI_TX_CH6_CFG レジスタ (アドレス = 0x23) [リセット = 0x05]

PASI_TX_CH6_CFG を表 7-34 に示します。

[概略表](#)に戻ります。

このレジスタは PASI TX チャンネル 6 構成レジスタです。

表 7-34. PASI_TX_CH6_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

表 7-34. PASI_TX_CH6_CFG レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
6-5	PASI_TX_CH6_CFG[1:0]	R/W	00b	プライマリ ASI 出力チャネル 6 構成。 0d = プライマリ ASI チャネル 6 出力が状態条件 1d = プライマリ ASI チャネル 6 出力は tri 入力チャネル 2 ループバック・データに対応 2D = プライマリ ASI チャネル 6 出力はエコー・リファレンス・チャネル 2 データに対応 3D = 予約済み
4-0	PASI_TX_CH6_SLOT_NUM[4:0]	R/W	00101b	プライマリ ASI 出力チャネル 6 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.33 PASI_TX_CH7_CFG レジスタ (アドレス = 0x24) [リセット = 0x06]

PASI_TX_CH7_CFG を表 7-35 に示します。

[概略表](#)に戻ります。

このレジスタは PASI TX チャネル 7 構成レジスタです。

表 7-35. PASI_TX_CH7_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	PASI_TX_CH7_CFG[1:0]	R/W	00b	プライマリ ASI 出力チャネル 7 構成。 0d = プライマリ ASI チャネル 7 出力がトリステート条件 1d = プライマリ ASI チャネル 7 出力は {VBAT_WLby2, TEMP_WLby2} に対応 2d = プライマリ ASI チャネル 7 出力は {echo_ref_ch1, echo_ref_ch2} データに対応 3d = 予約済み
4-0	PASI_TX_CH7_SLOT_NUM[4:0]	R/W	00110b	プライマリ ASI 出力チャネル 7 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.34 PASI_TX_CH8_CFG レジスタ (アドレス = 0x25) [リセット = 0x07]

PASI_TX_CH8_CFG を表 7-36 に示します。

[概略表](#)に戻ります。

このレジスタは PASI TX チャネル 8 構成レジスタです。

表 7-36. PASI_TX_CH8_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

表 7-36. PASI_TX_CH8_CFG レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
5	PASI_TX_CH8_CFG	R/W	0b	プライマリ ASI 出力チャネル 8 構成。 0d = プライマリ ASI チャネル 8 出力がトライステート 1d = プライマリ ASI チャネル 8 出力が ICLA データに対応
4-0	PASI_TX_CH8_SLOT_NUM[4:0]	R/W	00111b	プライマリ ASI 出力チャネル 8 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.35 PASI_RX_CFG0 レジスタ (アドレス = 0x26) [リセット = 0x00]

PASI_RX_CFG0 を表 7-37 に示します。

[概略表](#)に戻ります。

このレジスタは PASI RX 構成レジスタ 0 です。

表 7-37. PASI_RX_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	PASI_RX_EDGE	R/W	0b	プライマリ ASI データ入力 (プライマリおよびセカンダリ データ ピン) 受信エッジ。 0d = PASI_BCLK_POL のプロトコル構成設定に従うデフォルトのエッジ 1d = デフォルトのエッジ設定を基準として、後続のエッジ (半周期遅延) を反転
6	PASI_RX_USE_INT_FSYNC	R/W	0b	プライマリ ASI は、必要に応じてコントローラ モード構成での入力データラッチに内部 FSYNC を使用します。 0d = ASI プロトコルのデータラッチに外部 FSYNC を使用 1d = ASI プロトコルのデータラッチに内部 FSYNC を使用
5	PASI_RX_USE_INT_BCLK	R/W	0b	プライマリ ASI は、コントローラ モード構成での入力データラッチに内部 BCLK を使用します。 0d = ASI プロトコルのデータラッチに外部 BCLK を使用 1d = ASI プロトコルのデータラッチに内部 BCLK を使用
4-0	PASI_RX_OFFSET[4:0]	R/W	00000b	プライマリ ASI データ入力の MSB スロット 0 のオフセット (プライマリおよびセカンダリ データ ピン)。 0d = ASI データの MSB 位置にはオフセットがなく、標準プロトコルに従っている 1d = ASI データの MSB 位置 (TDM モードはスロット 0 または I ² S、LJ モードは左および右スロット 0) 標準プロトコルに対して 2 BCLK サイクルのオフセット 2d = ASI データ MSB 位置 (TDM モードはスロット 0 または I ² S、LJ モードは、標準プロトコルに対する BCLK サイクル 2 つ分の左右スロット 0) オフセット 3d ~ 30d = ASI データ MSB の位置 (TDM モードはスロット 0 または I ² S、LJ モードは、構成に従って割り当てられた左右のスロット 0 のオフセット) 31d = ASI データ MSB 位置 (TDM モードがスロット 0 または I ² S、LJ モードは、標準プロトコルに対する左右のスロット 0 の 31 BCLK サイクルのオフセットです。

7.1.1.36 PASI_RX_CFG1 レジスタ (アドレス = 0x27) [リセット = 0x00]

PASI_RX_CFG1 を表 7-38 に示します。

[概略表](#)に戻ります。

このレジスタは PASI RX 構成レジスタ 1 です。

表 7-38. PASI_RX_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	PASI_RX_CH8_SEL	R/W	0b	プライマリ ASI 入力チャンネル 8 の選択。 0d = プライマリ ASI チャンネル 8 入力は DIN 1d = プライマリ ASI チャンネル 8 入力は DIN2 にオン
6	PASI_RX_CH7_SEL	R/W	0b	プライマリ ASI 入力チャンネル 7 の選択。 0d = プライマリ ASI チャンネル 7 入力は DIN 1d = プライマリ ASI チャンネル 7 入力は DIN2 にオン
5	PASI_RX_CH6_SEL	R/W	0b	プライマリ ASI 入力チャンネル 6 の選択。 0d = プライマリ ASI チャンネル 6 入力は DIN 1d = プライマリ ASI チャンネル 6 入力は DIN2 にオン
4	PASI_RX_CH5_SEL	R/W	0b	プライマリ ASI 入力チャンネル 5 の選択。 0d = プライマリ ASI チャンネル 5 入力は DIN 1d = プライマリ ASI チャンネル 5 入力は DIN2 にオン
3	PASI_RX_CH4_SEL	R/W	0b	プライマリ ASI 入力チャンネル 4 の選択。 0d = プライマリ ASI チャンネル 4 入力は DIN 1d = プライマリ ASI チャンネル 4 入力は DIN2 にオン
2	PASI_RX_CH3_SEL	R/W	0b	プライマリ ASI 入力チャンネル 3 の選択。 0d = プライマリ ASI チャンネル 3 入力は DIN 1d = プライマリ ASI チャンネル 3 入力は DIN2 にオン
1	PASI_RX_CH2_SEL	R/W	0b	プライマリ ASI 入力チャンネル 2 の選択。 0d = プライマリ ASI チャンネル 2 入力は DIN 1d = プライマリ ASI チャンネル 2 入力は DIN2 にオン
0	PASI_RX_CH1_SEL	R/W	0b	プライマリ ASI 入力チャンネル 1 の選択。 0d = プライマリ ASI チャンネル 1 入力は DIN 1d = プライマリ ASI チャンネル 1 入力は DIN2 にオン

7.1.1.37 PASI_RX_CH1_CFG レジスタ (アドレス = 0x28) [リセット = 0x20]

PASI_RX_CH1_CFG を表 7-39 に示します。

[概略表](#)に戻ります。

このレジスタは PASI RX チャンネル 1 構成レジスタです。

表 7-39. PASI_RX_CH1_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値のみを書き込み
5	PASI_RX_CH1_CFG	R/W	1b	プライマリ ASI 入力チャンネル 1 構成。 0D = プライマリ ASI チャンネル 1 入力が無効 1d = プライマリ ASI チャンネル 1 の入力が DAC チャンネル 1 のデータに対応

表 7-39. PASI_RX_CH1_CFG レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
4-0	PASI_RX_CH1_SLOT_NUM[4:0]	R/W	00000b	プライマリ ASI 入力チャネル 1 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.38 PASI_RX_CH2_CFG レジスタ (アドレス = 0x29) [リセット = 0x21]

PASI_RX_CH2_CFG を表 7-40 に示します。

概略表に戻ります。

このレジスタは PASI RX チャネル 2 構成レジスタです。

表 7-40. PASI_RX_CH2_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値のみを書き込み
5	PASI_RX_CH2_CFG	R/W	1b	プライマリ ASI 入力チャネル 2 構成。 0D = プライマリ ASI チャネル 2 入力が無効 1d = プライマリ ASI チャネル 2 の入力が DAC チャネル 2 のデータに対応
4-0	PASI_RX_CH2_SLOT_NUM[4:0]	R/W	00001b	プライマリ ASI 入力チャネル 2 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.39 PASI_RX_CH3_CFG レジスタ (アドレス = 0x2A) [リセット = 0x02]

PASI_RX_CH3_CFG を表 7-41 に示します。

概略表に戻ります。

このレジスタは PASI RX チャネル 3 構成レジスタです。

表 7-41. PASI_RX_CH3_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値のみを書き込み
5	PASI_RX_CH3_CFG	R/W	0b	プライマリ ASI 入力チャネル 3 構成。 0D = プライマリ ASI チャネル 3 入力が無効 1d = プライマリ ASI チャネル 3 の入力が DAC チャネル 3 のデータに対応

表 7-41. PASI_RX_CH3_CFG レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
4-0	PASI_RX_CH3_SLOT_NUM[4:0]	R/W	00010b	プライマリ ASI 入力チャネル 3 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.40 PASI_RX_CH4_CFG レジスタ (アドレス = 0x2B) [リセット = 0x03]

PASI_RX_CH4_CFG を表 7-42 に示します。

概略表に戻ります。

このレジスタは PASI RX チャネル 4 構成レジスタです。

表 7-42. PASI_RX_CH4_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値のみを書き込み
5	PASI_RX_CH4_CFG	R/W	0b	プライマリ ASI 入力チャネル 4 構成。 0D = プライマリ ASI チャネル 4 入力が無効 1d = プライマリ ASI チャネル 4 の入力が DAC チャネル 4 のデータに対応
4-0	PASI_RX_CH4_SLOT_NUM[4:0]	R/W	00011b	プライマリ ASI 入力チャネル 4 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.41 PASI_RX_CH5_CFG レジスタ (アドレス = 0x2C) [リセット = 0x04]

PASI_RX_CH5_CFG を表 7-43 に示します。

概略表に戻ります。

このレジスタは PASI RX チャネル 5 構成レジスタです。

表 7-43. PASI_RX_CH5_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	PASI_RX_CH5_CFG[1:0]	R/W	00b	プライマリ ASI 入力チャネル 5 構成。 0D = プライマリ ASI チャネル 5 入力が無効 1d = プライマリ ASI チャネル 5 入力は DAC チャネル 5 のデータに対応 2d = プライマリ ASI チャネル 5 入力は ADC チャネル 1 の出力ループバックに対応 3d = 予約済み

表 7-43. PASI_RX_CH5_CFG レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
4-0	PASI_RX_CH5_SLOT_NUM[4:0]	R/W	00100b	プライマリ ASI 入力チャネル 5 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.42 PASI_RX_CH6_CFG レジスタ (アドレス = 0x2D) [リセット = 0x05]

PASI_RX_CH6_CFG を表 7-44 に示します。

概略表に戻ります。

このレジスタは PASI RX チャネル 6 構成レジスタです。

表 7-44. PASI_RX_CH6_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	PASI_RX_CH6_CFG[1:0]	R/W	00b	プライマリ ASI 入力チャネル 6 構成。 0d = プライマリ ASI チャネル 6 入力がディセーブル 1d = プライマリ ASI チャネル 6 入力は DAC チャネル 6 データに対応 2d = プライマリ ASI チャネル 6 入力は ADC チャネル 2 出力ループバックに対応 3d = プライマリ ASI チャネル 6 入力は ICLA デバイス 1 のデータに対応し
4-0	PASI_RX_CH6_SLOT_NUM[4:0]	R/W	00101b	プライマリ ASI 入力チャネル 6 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.43 PASI_RX_CH7_CFG レジスタ (アドレス = 0x2E) [リセット = 0x06]

PASI_RX_CH7_CFG を表 7-45 に示します。

概略表に戻ります。

このレジスタは PASI RX チャネル 7 構成レジスタです。

表 7-45. PASI_RX_CH7_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	PASI_RX_CH7_CFG[1:0]	R/W	00b	プライマリ ASI 入力チャネル 7 構成。 0d = プライマリ ASI チャネル 7 入力がディセーブル 1d = プライマリ ASI チャネル 7 入力は DAC チャネル 7 データに対応 2d = プライマリ ASI チャネル 7 入力は ADC チャネル 3 出力ループバックに対応 3d = プライマリ ASI チャネル 7 入力は ICLA デバイス 2 のデータに対応し

表 7-45. PASI_RX_CH7_CFG レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
4-0	PASI_RX_CH7_SLOT_NUM[4:0]	R/W	00110b	プライマリ ASI 入力チャンネル 7 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.44 PASI_RX_CH8_CFG レジスタ (アドレス = 0x2F) [リセット = 0x07]

PASI_RX_CH8_CFG を表 7-46 に示します。

概略表に戻ります。

このレジスタは PASI RX チャンネル 8 構成レジスタです。

表 7-46. PASI_RX_CH8_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	PASI_RX_CH8_CFG[1:0]	R/W	00b	プライマリ ASI 入力チャンネル 8 構成。 0d = プライマリ ASI チャンネル 8 入力がディセーブル 1d = プライマリ ASI チャンネル 8 入力は DAC チャンネル 8 データに対応 2d = プライマリ ASI チャンネル 8 入力は ADC チャンネル 4 出力ループバックに対応 3d = プライマリ ASI チャンネル 8 入力は ICLA デバイス 3 のデータに対応し
4-0	PASI_RX_CH8_SLOT_NUM[4:0]	R/W	00111b	プライマリ ASI 入力チャンネル 8 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.1.45 CLK_CFG0 レジスタ (アドレス = 0x32) [リセット = 0x00]

CLK_CFG0 を表 7-47 に示します。

概略表に戻ります。

このレジスタはクロック構成レジスタ 0 です。

表 7-47. CLK_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-2	PASI_SAMP_RATE[5:0]	R/W	000000b	プライマリ ASI サンプル レート設定。-標準 (許容範囲) 0d = デバイスでプライマリ ASI サンプリング レートの自動検出 1d = 768000 (670320-791040) 2d = 614400 (536256-632832) 3d = 512000 (446880-527360) 4d = 438857 (383040-452022) 5d = 384000 (335160-395520) 6d = 341333 (297920-351573) 7d = 307200 (268128-316416) 8d = 256000 (223440-263680) 9d = 219429 (191520-226011) 10d = 192000 (167580-197760) 11d = 170667 (148960-175786) 12d = 153600 (134064-158208) 13d = 128000 (111720-131840) 14d = 109714 (95760-113005) 15d = 96000 (83790-98880) 16d = 85333 (74480-87893) 17d = 76800 (67032-79104) 18d = 64000 (55860-65920) 19d = 54857 (47880-56502) 20d = 48000 (41895-49440) 21d = 42667 (37240-43946) 22d = 38400 (33516-39552) 23d = 32000 (27930-32960) 24d = 27429 (23940-28251) 25d = 24000 (20947-24720) 26d = 21333 (18620-21973) 27d = 19200 (16758-19776) 28d = 16000 (13965-16480) 29d = 13714 (11970-14125) 30d = 12000 (10473-12360) 31d = 10667 (9310-10986) 32d = 9600 (8379-9888) 33d = 8000 (6982-8240) 34d = 6857 (5985-7062) 35d = 6000 (5236-6180) 36d = 5333 (4655-5493) 37d = 4800 (4189-4944) 38d = 4000 (3491-4120) 39d = 3429 (2992-3531) 40d = 3000 (2618-3090) 41d-63d = 予約済み
1	PASI_FS_RATE_NO_LIM	R/W	0b	サンプリング レートを標準オーディオ サンプル レートのみに制限します。 0d = 自動モードを使用して許容誤差 1% の標準オーディオ レートをサポート 1d = 自動モードを使用して許容誤差 5% の標準オーディオ レートをサポート
0	CUSTOM_CLK_CFG	R/W	0b	カスタム クロック構成を有効にし、すべてのデバタイドとマルチプレクサの選択を手動で構成する必要があります。 0d = 自動クロック設定 1d = カスタム クロック設定

7.1.1.46 CLK_CFG1 レジスタ (アドレス = 0x33) [リセット = 0x00]

CLK_CFG1 を表 7-48 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 1 です。

表 7-48. CLK_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-2	SASI_SAMP_RATE[5:0]	R/W	000000b	セカンダリ ASI サンプル レート設定。-標準 (範囲) 0d = セカンダリ ASI サンプリングレートがデバイスで自動検出 1d = 768000 (670320-791040) 2d = 614400 (536256-632832) 3d = 512000 (446880-527360) 4d = 438857 (383040-452022) 5d = 384000 (335160-395520) 6d = 341333 (297920-351573) 7d = 307200 (268128-316416) 8d = 256000 (223440-263680) 9d = 219429 (191520-226011) 10d = 192000 (167580-197760) 11d = 170667 (148960-175786) 12d = 153600 (134064-158208) 13d = 128000 (111720-131840) 14d = 109714 (95760-113005) 15d = 96000 (83790-98880) 16d = 85333 (74480-87893) 17d = 76800 (67032-79104) 18d = 64000 (55860-65920) 19d = 54857 (47880-56502) 20d = 48000 (41895-49440) 21d = 42667 (37240-43946) 22d = 38400 (33516-39552) 23d = 32000 (27930-32960) 24d = 27429 (23940-28251) 25d = 24000 (20947-24720) 26d = 21333 (18620-21973) 27d = 19200 (16758-19776) 28d = 16000 (13965-16480) 29d = 13714 (11970-14125) 30d = 12000 (10473-12360) 31d = 10667 (9310-10986) 32d = 9600 (8379-9888) 33d = 8000 (6982-8240) 34d = 6857 (5985-7062) 35d = 6000 (5236-6180) 36d = 5333 (4655-5493) 37d = 4800 (4189-4944) 38d = 4000 (3491-4120) 39d = 3429 (2992-3531) 40d = 3000 (2618-3090) 41d-63d = 予約済み
1	SASI_FS_RATE_NO_LIM	R/W	0b	サンプリング レートを標準オーディオ サンプル レートのみに制限します。 0d = 自動モードを使用して許容誤差 1% の標準オーディオ レートをサポート 1d = 自動モードを使用して許容誤差 5% の標準オーディオ レートをサポート
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.47 CLK_CFG2 レジスタ (アドレス = 0x34) [リセット = 0x40]

CLK_CFG2 を表 7-49 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 2 です。

表 7-49. CLK_CFG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	PLL_DIS	R/W	0b	カスタム / 自動クロック モード PLL 設定。 0d = PLL はカスタム クロック モードで常に有効 / 自動クロック モードでの DSP MIPS 要件に基づき PLL が有効 1d = PLL は無効
6	AUTO_PLL_FR_ALLOW	R/W	1b	PLL を分数モード動作で動作させます。 0D = PLL 分数モードは無効 1d = PLL 分数モードは有効
5	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
4	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
3-1	CLK_SRC_SEL[2:0]	R/W	000b	入力クロック ソースの選択。 0d = プライマリ ASI BCLK は入力クロック ソース 1d = プライマリ ASI と同期した CLCLK が入力クロックソース 2d = セカンダリ ASI BCLK は入力クロック ソース 3d = セカンダリ ASI FSYNC と同期した CLCLK が入力クロックソース 4d = CCLK 周波数の固定 (コントローラ モード構成でのみ使用) 5d = 内部発振器クロックは入力クロックソース (カスタム クロック構成でのみサポート) 6d ~ 7d = 予約済み
0	RATIO_CLK_EDGE	R/W	0b	クロック源比検出のエッジ選択。 0d = クロックソースの立ち上がりエッジを使用して、プライマリまたはセカンダリ FSYNC で比率をチェック 1d = クロックソースの立ち下がりエッジを使用して、プライマリまたはセカンダリ FSYNC との比率をチェックし

7.1.1.48 CNT_CLK_CFG0 レジスタ (アドレス = 0x35) [リセット = 0x00]

CNT_CLK_CFG0 を表 7-50 に示します。

[概略表](#)に戻ります。

このレジスタはコントローラ モード クロック構成レジスタ 0 です。

表 7-50. CNT_CLK_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	PDM_CLK_CFG[1:0]	R/W	00b	PDM_CLK 構成。 0d = PDM_CLK は 2.8224MHz または 3.072MHz 1d = PDM_CLK は 1.4112MHz または 1.536MHz 2d = PDM_CLK は 705.6kHz または 768kHz 3d = PDM_CLK は 5.6448MHz または 6.144MHz
5-0	CCLK_FS_RATIO_MSB[5:0]	R/W	000000b	CCLK とプライマリ / セカンダリ ASI FSYNC の同期比を選択するための最上位ビット。 0d = この比率を自動検出 (CCLK がプライマリ / セカンダリ FSYNC と同期していると想定) 1d ~ 16383d = 構成に基づく比率

7.1.1.49 CNT_CLK_CFG1 レジスタ (アドレス = 0x36) [リセット = 0x00]

CNT_CLK_CFG1 を表 7-51 に示します。

[概略表](#)に戻ります。

このレジスタはコントローラ モード クロック構成レジスタ 1 です。

表 7-51. CNT_CLK_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	CCLK_FS_RATIO_LSB[7:0]	R/W	00000000b	CCLK とプライマリ / セカンダリ ASI FSYNC の同期に使用する比率を選択します。 0d = この比率を自動検出 (CCLK がプライマリ / セカンダリ FSYNC と同期していると想定) 1d ~ 16383d = 構成に基づく比率

7.1.1.50 CNT_CLK_CFG2 レジスタ (アドレス = 0x37) [リセット = 0x20]

CNT_CLK_CFG2 を表 7-52 に示します。

[概略表](#)に戻ります。

このレジスタはコントローラ モード クロック構成レジスタ 2 です。

表 7-52. CNT_CLK_CFG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-5	CCLK_FREQ_SEL[2:0]	R/W	001b	これらのビットは、CCLK 入力周波数を選択します (コントローラ モード構成でのみ使用)。 0d = 12MHz 1d = 12.288MHz 2d = 13MHz 3d = 16MHz 4d = 19.2MHz 5d = 19.68MHz 6d = 24MHz 7d = 24.576MHz
4	PASI_CNT_CFG	R/W	0b	プライマリ ASI コントローラまたはターゲット構成 0d = ターゲット構成のプライマリ ASI 1d = コントローラ構成のプライマリ ASI
3	SASI_CNT_CFG	R/W	0b	セカンダリ ASI コントローラまたはターゲット構成 0d = ターゲット構成のセカンダリ ASI 1d = コントローラ構成のセカンダリ ASI
2	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
1	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
0	FS_MODE	R/W	0b	サンプル レート設定 (デバイスがコントローラ モードのときに有効)。これは PASI と SASI の両方に適用できます。 0D = サンプリング レートは 48kHz の倍数 (または倍数未満) 1d = サンプリング レートは 44.1kHz の倍数 (または倍数未満)

7.1.1.51 CNT_CLK_CFG3 レジスタ (アドレス = 0x38) [リセット = 0x00]

CNT_CLK_CFG3 を表 7-53 に示します。

[概略表](#)に戻ります。

このレジスタはコントローラ モード クロック構成レジスタ 3 です。

表 7-53. CNT_CLK_CFG3 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	PASI_USE_INT_BCLK_F OR_FSYNC	R/W	0b	コントローラ モード構成中は、PASI での FSYNC 生成に内部 BCLK を使用します。 0d = FSYNC 生成には外部 BCLK を使用 1d = FSYNC 生成には内部 BCLK を使用

表 7-53. CNT_CLK_CFG3 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
6	PASI_INV_BCLK_FOR_F_SYNC	R/W	0b	コントローラ モード構成における PASI FSYNC 生成の場合のみ、PASI BCLK の極性を反転させます。 0d = PASI FSYNC 生成のための PASI BCLK の極性を反転しない 1d = PASI FSYNC 生成のための PASI BCLK の極性を反転させる
5-0	PASI_BCLK_FS_RATIO_MSB[5:0]	R/W	000000b	コントローラ モードにおけるプライマリ ASI BCLK 対 FSYNC 比の MSB ビット。

7.1.1.52 CNT_CLK_CFG4 レジスタ (アドレス = 0x39) [リセット = 0x00]

CNT_CLK_CFG4 を表 7-54 に示します。

[概略表](#)に戻ります。

このレジスタはコントローラ モード クロック構成レジスタ 4 です。

表 7-54. CNT_CLK_CFG4 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	PASI_BCLK_FS_RATIO_LSB[7:0]	R/W	00000000b	コントローラ モードのプライマリ ASI BCLK 対 F SYNC 比の LSB バイト。

7.1.1.53 CNT_CLK_CFG5 レジスタ (アドレス = 0x3A) [リセット = 0x00]

CNT_CLK_CFG5 を表 7-55 に示します。

[概略表](#)に戻ります。

このレジスタはコントローラ モード クロック構成レジスタ 5 です。

表 7-55. CNT_CLK_CFG5 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	SASI_USE_INT_BCLK_FOR_FSYNC	R/W	0b	コントローラ モード構成中は、SASI での FSYNC 生成に内部 BCLK を使用します。 0d = FSYNC 生成には外部 BCLK を使用 1d = FSYNC 生成には内部 BCLK を使用
6	SASI_INV_BCLK_FOR_F_SYNC	R/W	0b	コントローラ モード構成における SASI FSYNC 生成の場合のみ、SASI BCLK の極性を反転させます。 0d = SASI FSYNC 生成のための SASI BCLK の極性を反転しない 1d = SASI FSYNC 生成のための SASI BCLK の極性を反転させる
5-0	SASI_BCLK_FS_RATIO_MSB[5:0]	R/W	000000b	コントローラ モードでのセカンダリ ASI BCLK 対 FSYNC 比の MSB ビット。

7.1.1.54 CNT_CLK_CFG6 レジスタ (アドレス = 0x3B) [リセット = 0x00]

CNT_CLK_CFG6 を表 7-56 に示します。

[概略表](#)に戻ります。

このレジスタはコントローラ モード クロック構成レジスタ 6 です。

表 7-56. CNT_CLK_CFG6 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	SASI_BCLK_FS_RATIO_LSB[7:0]	R/W	00000000b	コントローラ モードでのセカンダリ ASI BCLK 対 FSYNC 比の LSB バイト。

7.1.1.55 CLK_ERR_STS0 レジスタ (アドレス = 0x3C) [リセット = 0x00]

CLK_ERR_STS0 を表 7-57 に示します。

[概略表](#)に戻ります。

このレジスタはクロック エラーおよびステータス レジスタ 0 です。

表 7-57. CLK_ERR_STS0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	DSP_CLK_ERR	R	0b	FSYNC と選択したクロック ソースとの比率エラーを示すフラグ。 0d = 比率誤差なし 1d = プライマリまたはセカンダリ ASI FSYNC と選択されたクロック ソース間の比率エラー
6	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
5	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
4	SRC_RATIO_ERR	R	0b	SRC m:n 比がサポートされていないことを示すフラグ。(カスタム m/n 比構成では無効)。 0d = m:n 比率をサポート 1d = サポートしていない m:n 比率エラー
3	DEM_RATE_ERR	R	0b	クロック構成が有効な DEM レートを許可していないことを示すフラグ。 0d = DEM クロック レート エラーなし 1d = 選択されたクロック構成で DEM クロック レート エラー
2	PDM_CLK_ERR	R	0b	クロック構成が有効な PDM クロック生成を許可していないことを示すフラグ。 0d = 選択されたクロック構成で PDM クロック生成エラーなし 1d = 選択されたクロック構成で PDM クロック生成エラー
1	RESET_ON_CLK_STOP_DET_STS	R	0b	オーディオ クロック ソースが 1 ミリ秒以上停止したことを示すフラグ。 0d = オーディオ クロック ソース エラーなし 1d = オーディオ クロック ソースが 1ms 以上停止
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.56 CLK_ERR_STS1 レジスタ (アドレス = 0x3D) [リセット = 0x00]

CLK_ERR_STS1 を表 7-58 に示します。

[概略表](#)に戻ります。

このレジスタはクロック エラーおよびステータス レジスタ 1 です。

表 7-58. CLK_ERR_STS1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	PASI_BCLK_FS_RATIO_ERR	R	0b	PASI bclk fsync 比率エラーを示すフラグ。 0d = 選択されたクロック構成で PASI bclk Fsync 比エラーなし 1d = PASI bclk Fsync 比エラー
6	SASI_BCLK_FS_RATIO_ERR	R	0b	SASI bclk fsync 比率エラーを示すフラグ。 0d = 選択されたクロック構成で SASI bclk Fsync 比エラーなし 1d = SASI bclk Fsync 比エラー
5	CLK_FS_RATIO_ERR	R	0b	CCLK fsync 比エラーを示すフラグ。 0d = CCLK fsync 比エラーなし 1d = Cclk Fsync 比エラー
4	PASI_FS_ERR	R	0b	PASI FS レート変更または停止エラーを示すフラグ。 0d = PASI FS エラーなし 1d = PASI FS レートの変化または停止を検出
3	SASI_FS_ERR	R	0b	SASI FS レート変更または停止エラーを示すフラグ。 0d = SASI FS エラーなし 1d = SASI FS レートの変化または停止を検出

表 7-58. CLK_ERR_STS1 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
2-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

7.1.1.57 CLK_DET_STS0 レジスタ (アドレス = 0x3E) [リセット = 0x00]

CLK_DET_STS0 を表 7-59 に示します。

概略表に戻ります。

このレジスタはクロック比検出レジスタ 0 です。

表 7-59. CLK_DET_STS0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-2	PASI_SAMP_RATE_STS[5:0]	R	000000b	プライマリ ASI サンプル レート検出ステータス。 0d = 予約済み 1d = 768000 (670320-791040) 2d = 614400 (536256-632832) 3d = 512000 (446880-527360) 4d = 438857 (383040-452022) 5d = 384000 (335160-395520) 6d = 341333 (297920-351573) 7d = 307200 (268128-316416) 8d = 256000 (223440-263680) 9d = 219429 (191520-226011) 10d = 192000 (167580-197760) 11d = 170667 (148960-175786) 12d = 153600 (134064-158208) 13d = 128000 (111720-131840) 14d = 109714 (95760-113005) 15d = 96000 (83790-98880) 16d = 85333 (74480-87893) 17d = 76800 (67032-79104) 18d = 64000 (55860-65920) 19d = 54857 (47880-56502) 20d = 48000 (41895-49440) 21d = 42667 (37240-43946) 22d = 38400 (33516-39552) 23d = 32000 (27930-32960) 24d = 27429 (23940-28251) 25d = 24000 (20947-24720) 26d = 21333 (18620-21973) 27d = 19200 (16758-19776) 28d = 16000 (13965-16480) 29d = 13714 (11970-14125) 30d = 12000 (10473-12360) 31d = 10667 (9310-10986) 32d = 9600 (8379-9888) 33d = 8000 (6982-8240) 34d = 6857 (5985-7062) 35d = 6000 (5236-6180) 36d = 5333 (4655-5493) 37d = 4800 (4189-4944) 38d = 4000 (3491-4120) 39d = 3429 (2992-3531) 40d = 3000 (2618-3090) 41d-63d = 予約済み
1-0	PLL_MODE_STS[1:0]	R	00b	PLL の使用状況ステータス。 0D = 整数モードで使用される PLL 1d = 分数モードで PLL を使用 2d = PLL は使用されない 3d = 予約済み

7.1.1.58 CLK_DET_STS1 レジスタ (アドレス = 0x3F) [リセット = 0x00]

CLK_DET_STS1 を表 7-60 に示します。

[概略表](#)に戻ります。

このレジスタはクロック比検出レジスタ 1 です。

表 7-60. CLK_DET_STS1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-2	SASI_SAMP_RATE_STS[5:0]	R	000000b	セカンダリ ASI サンプル レート検出ステータス。 0d = 予約済み 1d = 768000 (670320-791040) 2d = 614400 (536256-632832) 3d = 512000 (446880-527360) 4d = 438857 (383040-452022) 5d = 384000 (335160-395520) 6d = 341333 (297920-351573) 7d = 307200 (268128-316416) 8d = 256000 (223440-263680) 9d = 219429 (191520-226011) 10d = 192000 (167580-197760) 11d = 170667 (148960-175786) 12d = 153600 (134064-158208) 13d = 128000 (111720-131840) 14d = 109714 (95760-113005) 15d = 96000 (83790-98880) 16d = 85333 (74480-87893) 17d = 76800 (67032-79104) 18d = 64000 (55860-65920) 19d = 54857 (47880-56502) 20d = 48000 (41895-49440) 21d = 42667 (37240-43946) 22d = 38400 (33516-39552) 23d = 32000 (27930-32960) 24d = 27429 (23940-28251) 25d = 24000 (20947-24720) 26d = 21333 (18620-21973) 27d = 19200 (16758-19776) 28d = 16000 (13965-16480) 29d = 13714 (11970-14125) 30d = 12000 (10473-12360) 31d = 10667 (9310-10986) 32d = 9600 (8379-9888) 33d = 8000 (6982-8240) 34d = 6857 (5985-7062) 35d = 6000 (5236-6180) 36d = 5333 (4655-5493) 37d = 4800 (4189-4944) 38d = 4000 (3491-4120) 39d = 3429 (2992-3531) 40d = 3000 (2618-3090) 41d-63d = 予約済み
1-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

7.1.1.59 CLK_DET_STS2 レジスタ (アドレス = 0x40) [リセット = 0x00]

CLK_DET_STS2 を表 7-61 に示します。

[概略表](#)に戻ります。

このレジスタはクロック比検出レジスタ 2 です。

表 7-61. CLK_DET_STS2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値のみを書き込み
5-0	FS_CLKSRC_RATIO_DE T_MSB_STS[5:0]	R	000000b	プライマリ ASI またはセカンダリ ASI の MSB ビットとクロックソースの比率 が検出された FSYNC。

7.1.1.60 CLK_DET_STS3 レジスタ (アドレス = 0x41) [リセット = 0x00]

CLK_DET_STS3 を表 7-62 に示します。

[概略表](#)に戻ります。

このレジスタはクロック比検出レジスタ 3 です。

表 7-62. CLK_DET_STS3 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	FS_CLKSRC_RATIO_DE T_LSB_STS[7:0]	R	00000000b	プライマリ ASI またはセカンダリ ASI の MSB ビットとクロックソースの比率 が検出された LSB

7.1.1.61 INT_CFG レジスタ (アドレス = 0x42) [リセット = 0x00]

INT_CFG を表 7-63 に示します。

[概略表](#)に戻ります。

このレジスタは割り込み構成レジスタです。

表 7-63. INT_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	INT_POL	R/W	0b	割り込み極性。 0b = アクティブ Low (IRQZ) 1b = アクティブ High (IRQ)
6-5	INT_EVENT[1:0]	R/W	00b	割り込みイベントの設定。 0d = INT は、マスクされていないラッチされた割り込みイベントが発生する とアサート 1d = マスクされていない状態でのライブ割り込みイベント時に INT がアサ ート 2d = INT は、マスクされていないラッチされた割り込みイベントが発生する ごとに、2 ミリ秒 (標準) 間アサート 3d = INT は、マスクされていない割り込みイベントが発生するたびに、各 パルスで 2 ミリ秒 (標準) 間、1 回アサート
4-3	PD_ON_FLT_CFG[1:0]	R/W	00b	chx と micbias の故障時の電源オフ構成。 0d = パワーダウンのフォルトは考慮されない 1d = マスクされていないフォルトのみがパワーダウンと見なされる 2d = すべてのフォルトはパワーダウンと見なされる 3d = 予約済み
2	LTCH_READ_CFG	R/W	0b	ラッチ レジスタの読み出し構成を中断。 0b = すべての割り込みを LTCH レジスタから読み出すことができる 1b = マスクされていない割り込みのみ LTCH レジスタで読み出すことが できる
1	PD_ON_FLT_RCV_CFG	R/W	0b	フォルト時の ADC チャンネルのパワーダウン構成 0b = 自動復帰、フォルトが解消されたときに ADC チャンネルは再び電源オ ンになります 1b = 手動で回復、フォルトが解消されても ADC チャンネルは再電源オンに なりません

表 7-63. INT_CFG レジスタ フィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
0	LTCH_CLR_ON_READ	R/W	0b	LTCH レジスタビットのクリア用 Cfgn 0 = LTCH reg ビットは、ライブ ステータスがゼロの場合にのみ、reg 読み取り時にクリアされます 1 = LTCH reg ビットは、ライブ ステータスに関係なく、reg 読み取り時にクリアされます

7.1.1.62 DAC_FLT_CFG レジスタ (アドレス = 0x43) [リセット = 0x54]

DAC_FLT_CFG を 表 7-64 に示します。

[概略表](#)に戻ります。

このレジスタは割り込み構成レジスタです。

表 7-64. DAC_FLT_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	DAC_PD_ON_FLT_CFG[1:0]	R/W	10b	DAC のフォルト時の電源オフ構成。 0d = パワーダウンのフォルトは考慮されない 1d = マスクされていないフォルトのみがパワーダウンと見なされる 2d = すべてのフォルトはパワーダウンと見なされる 3d = 予約済み
4	DAC_PD_ON_FLT_RCV_CFG	R/W	1b	フォルト時の DAC チャンネルのパワーダウン構成 0b = 自動復帰、フォルトが解消されたときに DAC チャンネルは再び電源オンになります 1b = 手動で回復、フォルトが解消されても DAC チャンネルは再電源オンになりません
3	OUT_CHx_PD_FLT_STS	R	0b	OUTxx フォルト時の PD のステータス 0d = フォルトにより DAC チャンネルがパワーダウンしていない 1d = フォルトのため一部の DAC チャンネルがパワーダウン
2	DAC_DIS_PD_W_PU	R/W	1b	DAC の電源投入中に DRVR VG フォルトで電源オフをディセーブル 0b = 電源投入中に DRVR VG の故障が発生した場合、DAC をパワーダウン 1b = 電源投入中に DRVR VG の故障が発生した場合、DAC のパワーダウンを無効にする
1	DAC_FLT_DET_DIS	R/W	0b	DAC VG_FAULT/SC_FAULT 検出構成 0b = イネーブル 1b = ディセーブル
0	AREG_SC_FLAG_DET_DIS	R/W	0b	AREG 短絡検出構成 0b = イネーブル 1b = ディセーブル

7.1.1.63 ADC_DAC_MISC_CFG レジスタ (アドレス = 0x4B) [リセット = 0x00]

ADC_DAC_MISC_CFG を 表 7-65 に示します。

[概略表](#)に戻ります。

このレジスタは ADC 過負荷応答構成レジスタです。このレジスタは、過負荷回復フェーズで ADC チャンネルをミュートして、可聴アーティファクトを防止することもできます。過負荷復帰フェーズは、レベルが急激に変化するステップ入力などの入力に対する保護メカニズムです。

表 7-65. ADC_DAC_MISC_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
5	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
4	ADC_CH1_MUTE_ON_O VRLD	R/W	0b	ADC1 が過負荷復帰フェーズのときに ADC チャンネル 1 をミュートする 0b = 無効 1b = 有効
3	ADC_CH2_MUTE_ON_O VRLD	R/W	0b	ADC2 が過負荷復帰フェーズのときに ADC チャンネル 2 をミュートする 0b = 無効 1b = 有効
2-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

7.1.1.64 IADC_CFG レジスタ (アドレス = 0x4C) [リセット = 0x5C]

IADC_CFG を表 7-66 に示します。

[概略表](#)に戻ります。

このレジスタは IADC 構成レジスタです。

表 7-66. IADC_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	IADC_NSkip_SEL[1:0]	R/W	01b	IADC NSkip 構成。 0d = 384 mod clks 1d = 576 mod clks 2d = 896 mod clks 3d = 1024 mod clks 4d = 2048 mod clks 5d = 4096 mod clks 6d-7d = 予約済み
5-4	IADC_NRESET_SEL[1:0]	R/W	01b	IADC NRESET 構成。 0d = 50 mod clks 1d = 75 mod clks 2d = 100 mod clks 3d = 150 mod clks
3-2	IADC_OSR_SEL[1:0]	R/W	11b	IADC OSR 選択設定。 0d = 32 1d = 64 2d = 96 3d = 128
1-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

7.1.1.65 VREF_MICBIAS_CFG レジスタ (アドレス = 0x4D) [リセット = 0x00]

VREF_MICBIAS_CFG を表 7-67 に示します。

[概略表](#)に戻ります。

このレジスタは VREF および MICBIAS の構成レジスタです。

表 7-67. VREF_MICBIAS_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-5	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

表 7-67. VREF_MICBIAS_CFG レジスタ フィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
4	MICBIAS_LDO_GAIN	R/W	0b	MICBIAS 出力ゲイン設定 0d = LDO ゲイン = 1 1d = LDO ゲイン = 1.096
3-2	MICBIAS_VAL[1:0]	R/W	00b	MICBIAS 出力設定 0d = マイクロフォンのバイアスを VREF に設定 1d = マイクロフォンのバイアスを VREF/2 に設定 (VREF_FSCALE 0 または 1 設定でのみ有効) 2d = 予約済み 3d = マイクロフォンのバイアス出力は AVDD にバイパス
1-0	VREF_FSCALE[1:0]	R/W	00b	VREF/フルスケール設定 (使用する AVDD 最小電圧に基づいて構成する必要があります) 0d = 差動入力の場合は $2V_{RMS}$ またはシングル エンド入力の場合は $1V_{RMS}$ サポートするために VREF を 2.75V に設定 1d = VREF を 2.5V に設定して、差動入力の場合は $1.818 V_{RMS}$ 、シングルエンド入力の場合は $0.909 V_{RMS}$ をサポート 2d = 差動入力の場合は $1V_{RMS}$ 、シングルエンド入力の場合は $0.5V_{RMS}$ をサポートするために VREF を 1.375V に設定 3d = 予約済み

7.1.1.66 PWR_TUNE_CFG0 レジスタ (アドレス = 0x4E) [リセット = 0x00]

PWR_TUNE_CFG0 を表 7-68 に示します。

[概略表](#)に戻ります。

このレジスタは、パワートーン設定用の構成レジスタ 0 です。

表 7-68. PWR_TUNE_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	ADC_CLK_BY2_MODE	R/W	0b	ADC MOD CLK の選択構成。 0d = MOD CLK 3.072MHz または 2.8224MHz 1d = MOD CLK 1.536MHz または 1.4112MHz
6	ADC_CIC_ORDER	R/W	0b	ADC CIC 注文の構成。 0d = 5 次 CIC 1d = 4 次 CIC
5	ADC_FIR_BYPASS	R/W	0b	ADC FIR バイパス構成。 0d = バイパスのディセーブル 1d = バイパスのイネーブル
4	ADC_DEM_RATE_OVRD	R/W	0b	ADC DEM レート オーバーライド設定。 0d = デフォルト 1d = 2x
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
2	ADC_LOW_PWR_FILT	R/W	0b	ADC の低消費電力フィルタ構成 0d = ディセーブル 1d = イネーブル
1-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

7.1.1.67 PWR_TUNE_CFG1 レジスタ (アドレス = 0x4F) [リセット = 0x00]

PWR_TUNE_CFG1 を表 7-69 に示します。

[概略表](#)に戻ります。

このレジスタは、電力チューン構成用の構成レジスタです。

表 7-69. PWR_TUNE_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	DAC_CLK_BY2_MODE	R/W	0b	DAC MOD CLK の選択構成。 0d = MOD CLK 3MHz 1d = MOD CLK 1.5MHz
6	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
5	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
4	DAC_DEM_RATE_OVRD	R/W	0b	DAC DEM レート オーバーライド設定。 0d = デフォルト 1d = 2x
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
2	DAC_LOW_PWR_FILTER	R/W	0b	DAC の低消費電力フィルタ構成 0d = ディスエーブル 1d = イネーブル
1	DAC_POWER_SCAL	R/W	0b	DAC IREF 選択設定。 0d = Vref/R 1d = Vref/2R
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.68 ADC_CH1_CFG0 レジスタ (アドレス = 0x50) [リセット = 0x00]

ADC_CH1_CFG0 を表 7-70 に示します。

概略表に戻ります。

このレジスタは ADC チャンネル 1 の構成レジスタ 0 です。

表 7-70. ADC_CH1_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	ADC_CH1_INSRC[1:0]	R/W	00b	ADC チャンネル 1 入力構成。 0d = アナログ差動入力 1d = アナログ シングル エンド入力 2d = アナログ シングルエンド マルチプレクサ INP1 入力 3d = アナログ シングルエンド マルチプレクサ INM1 入力
5-4	ADC_CH1_IMP[1:0]	R/W	00b	ADC チャンネル 1 入力インピーダンス (アナログ入力に適用可能)。 0d = 5kΩ の標準入力インピーダンス (4Vrms の場合は 10kΩ) 1d = 標準 10kΩ 入力インピーダンス 2d = 標準 40kΩ 入力インピーダンス 3d = 予約済み
3-2	ADC_CH1_CM_TOL[1:0]	R/W	00b	ADC チャンネル 1 入力カップリング (アナログ入力に適用可能)。 0d = 同相変動許容差のある AC 結合入力シングル エンドで 50mVpp、 差動構成で 100mVpp をサポート 1d = AC 結合/DC 結合入力 (同相変動許容差のあるシングル エンドで 500mVpp、差動構成で 1Vpp をサポート 2d = AC 結合/DC 結合入力、同相変動許容差のレール ツー レール (電 源からグランドまで) (高 CMRR 許容モード) 3d = 予約済み
1	ADC_CH1_FULLSCALE_VAL	R/W	0b	ADC チャンネル 1 VREF = 2.75V の場合のフルスケール値(アナログ入力 に適用可能)。 0d = 2Vrms 差動 (シングル エンド動作では 1Vrms) 1d = 4Vrms 差動 (シングル エンド動作では 2Vrms) (AC 結合構成の場 合、入力同相に外部バイアスが必要で、このモードは同相変動許容レ ール ツー レールでサポート) (2.75VREF のみ対応、オーディオ帯域幅モ ードでのみサポート)

表 7-70. ADC_CH1_CFG0 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
0	ADC_CH1_BW_MODE	R/W	0b	ADC チャンネル 1 の帯域幅選択。カップリング (アナログ入力に適用可能)。 0d = オーディオ帯域幅 (24kHz モード) 1d = 広帯域幅 (96kHz モード) (40kΩ 入力インピーダンス ケースのみサポート)

7.1.1.69 IADC_CH_CFG レジスタ (アドレス = 0x51) [リセット = 0x00]

IADC_CH_CFG を表 7-71 に示します。

[概略表](#)に戻ります。

このレジスタは、IADC モードの ADC チャンネルの構成レジスタです。

表 7-71. IADC_CH_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	IADC_EN	R/W	0b	IADC イネーブル構成。 0d = IADC は無効 1d = IADC は有効
6-5	IADC_MODE[1:0]	R/W	00b	IADC モード構成。(シングル チャンネル モード チャンネル選択の場合、ADC_INSRC SE_MUX 構成により制御されます) 0d = ワンショット シングル チャンネル 1d = ワンショット マルチ チャンネル 2d = シーケンシャル シングル チャンネル 3d = シーケンシャル マルチ チャンネル
4	IADC_CONVST_ONESHOT	R/W	0b	IADC 変換から 1 つの短い構成が開始されます。 0d = 変換なし 1d = ワンショット変換を開始します
3	IADC_STOP_SEQ_CONV	R/W	0b	IADC 停止シーケンシャル変換構成。 0d = シーケンシャル変換を実行中 1d = シーケンシャル変換を停止します
2	IADC_ONESHOT_CONV_DONE_STS	R	0b	IADC ワンショット変換完了構成。 0d = 変換が完了していない 1d = ワンショット変換が完了
1-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.70 ADC_CH1_CFG2 レジスタ (アドレス = 0x52) [リセット = 0xA1]

ADC_CH1_CFG2 を表 7-72 に示します。

[概略表](#)に戻ります。

このレジスタは ADC チャンネル 1 の構成レジスタ 2 です。

表 7-72. ADC_CH1_CFG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	ADC_CH1_DVOL[7:0]	R/W	10100001b	チャンネル 1 デジタル ボリューム制御。 0d = デジタル ボリュームはミュート 1d = デジタル ボリューム コントロールは -80dB に設定 2d = デジタル ボリューム コントロールは -79.5dB に設定 3d ~ 160d = デジタル ボリューム コントロールは設定に従って設定 161d = デジタル ボリューム コントロールを 0dB に設定 162d = デジタル ボリューム コントロールを 0.5dB に設定 163d ~ 253d = デジタル ボリューム コントロールは設定に従って設定 254d = デジタル ボリューム コントロールは 46.5dB に設定 255d = デジタル ボリューム コントロールを 47dB に設定

7.1.1.71 ADC_CH1_CFG3 レジスタ (アドレス = 0x53) [リセット = 0x80]

ADC_CH1_CFG3 を表 7-73 に示します。

[概略表](#)に戻ります。

このレジスタは ADC チャンネル 1 の構成レジスタ 3 です。

表 7-73. ADC_CH1_CFG3 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	ADC_CH1_FGAIN[3:0]	R/W	1000b	ADC チャンネル 1 の微調整ゲイン較正。 0d = 微調整ゲインを -0.8dB に設定 1d = 微調整ゲインを -0.7dB に設定 2d = 微調整ゲインを -0.6dB に設定 3d ~ 7d = 微調整ゲインを構成どおりに設定 8d = 微調整ゲインを 0dB に設定 9d = 微調整ゲインを 0.1dB に設定 10d ~ 13d = 微調整ゲインを設定どおりに設定 14d = 微調整ゲインを 0.6dB に設定 15d = 微調整ゲインを 0.7dB に設定
3-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.72 ADC_CH1_CFG4 レジスタ (アドレス = 0x54) [リセット = 0x00]

ADC_CH1_CFG4 を表 7-74 に示します。

[概略表](#)に戻ります。

このレジスタは ADC チャンネル 1 の構成レジスタ 4 です。

表 7-74. ADC_CH1_CFG4 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-2	ADC_CH1_PCAL[5:0]	R/W	000000b	変調器クロック分解能による ADC チャンネル 1 位相較正。 0d = 位相キャリブレーションなし 1d = 変調器クロックの 1 サイクルに位相キャリブレーション遅延を設定 2d = 位相キャリブレーション遅延は変調器クロックの 2 サイクルに設定 3d ~ 62d = 設定による位相キャリブレーション遅延 63d = 位相キャリブレーション遅延は変調器クロックの 63 サイクルに設定
1-0	PCAL_ANA_DIG_SEL[1:0]	R/W	00b	PCAL サポートの設定。 0d = Pcal (アナログ / デジタル両対応) 1d = アナログのみの Pcal 2D = デジタルのみの Pcal 3d = 予約済み

7.1.1.73 ADC_CH2_CFG0 レジスタ (アドレス = 0x55) [リセット = 0x00]

ADC_CH2_CFG0 を表 7-75 に示します。

[概略表](#)に戻ります。

このレジスタは ADC チャンネル 2 の構成レジスタ 0 です。

表 7-75. ADC_CH2_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	ADC_CH2_INSRC[1:0]	R/W	00b	ADC チャンネル 2 入力構成。 0d = アナログ差動入力 1d = アナログ シングル エンド入力 2d = アナログ シングルエンド マルチプレクサ INP2 入力 3d = アナログ シングルエンド マルチプレクサ INM2 入力
5-4	ADC_CH2_IMP[1:0]	R/W	00b	ADC チャンネル 2 入力インピーダンス (アナログ入力に適用可能)。 0d = 5kΩ の標準入力インピーダンス (4Vrms の場合は 10kΩ) 1d = 標準 10kΩ 入力インピーダンス 2d = 標準 40kΩ 入力インピーダンス 3d = 予約済み
3-2	ADC_CH2_CM_TOL[1:0]	R/W	00b	ADC チャンネル 2 入力カップリング (アナログ入力に適用可能)。 0d = 同相変動許容差のある AC 結合入力シングル エンドで 50mVpp、差動構成で 100mVpp をサポート 1d = AC 結合/DC 結合入力 (同相変動許容差のあるシングル エンドで 500mVpp、差動構成で 1Vpp をサポート 2d = AC 結合/DC 結合入力、同相変動許容差のレール ツー レール (電源からグラウンドまで) (高 CMRR 許容モード) 3d = 予約済み
1	ADC_CH2_FULLSCALE_VAL	R/W	0b	ADC チャンネル 2 VREF = 2.75V の場合のフルスケール値 (アナログ入力に適用可能)。 0d = 2Vrms 差動 (シングル エンド動作では 1Vrms) 1d = 4Vrms 差動 (シングル エンド動作では 2Vrms) (AC 結合構成の場合、入力同相に外部バイアスが必要で、このモードは同相変動許容レール ツー レールでサポート) (2.75VREF のみ対応、オーディオ帯域幅モードでのみサポート)
0	ADC_CH2_BW_MODE	R/W	0b	ADC チャンネル 2 の帯域幅選択。カップリング (アナログ入力に適用可能)。 0d = オーディオ帯域幅 (24kHz モード) 1d = 広帯域幅 (96kHz モード) (40kΩ 入力インピーダンス ケースのみサポート)

7.1.1.74 ADC_CH2_CFG2 レジスタ (アドレス = 0x57) [リセット = 0xA1]

ADC_CH2_CFG2 を表 7-76 に示します。

[概略表](#)に戻ります。

このレジスタは、チャンネル 2 の設定レジスタ 2 です。

表 7-76. ADC_CH2_CFG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	ADC_CH2_DVOL[7:0]	R/W	10100001b	チャンネル 1 デジタル ボリューム制御。 0d = デジタル ボリュームはミュート 1d = デジタル ボリューム コントロールは -80dB に設定 2d = デジタル ボリューム コントロールは -79.5dB に設定 3d ~ 160d = デジタル ボリューム コントロールは設定に従って設定 161d = デジタル ボリューム コントロールを 0dB に設定 162d = デジタル ボリューム コントロールを 0.5dB に設定 163d ~ 253d = デジタル ボリューム コントロールは設定に従って設定 254d = デジタル ボリューム コントロールは 46.5dB に設定 255d = デジタル ボリューム コントロールを 47dB に設定

7.1.1.75 ADC_CH2_CFG3 レジスタ (アドレス = 0x58) [リセット = 0x80]

ADC_CH2_CFG3 を表 7-77 に示します。

[概略表](#)に戻ります。

このレジスタは、ADC チャンネル 2 の構成レジスタ 3 です。

表 7-77. ADC_CH2_CFG3 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	ADC_CH2_FGAIN[3:0]	R/W	1000b	ADC チャンネル 2 微調整ゲイン較正。 0d = 微調整ゲインを -0.8dB に設定 1d = 微調整ゲインを -0.7dB に設定 2d = 微調整ゲインを -0.6dB に設定 3d ~ 7d = 微調整ゲインを構成どおりに設定 8d = 微調整ゲインを 0dB に設定 9d = 微調整ゲインを 0.1dB に設定 10d ~ 13d = 微調整ゲインを設定どおりに設定 14d = 微調整ゲインを 0.6dB に設定 15d = 微調整ゲインを 0.7dB に設定
3-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.76 ADC_CH2_CFG4 レジスタ (アドレス = 0x59) [リセット = 0x00]

ADC_CH2_CFG4 を表 7-78 に示します。

[概略表](#)に戻ります。

このレジスタは、ADC チャンネル 2 の構成レジスタ 4 です。

表 7-78. ADC_CH2_CFG4 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-2	ADC_CH2_PCAL[5:0]	R/W	000000b	変調器クロック分解能による、ADC チャンネル 2 の位相較正。 0d = 位相キャリブレーションなし 1d = 変調器クロックの 1 サイクルに位相キャリブレーション遅延を設定 2d = 位相キャリブレーション遅延は変調器クロックの 2 サイクルに設定 3d ~ 62d = 設定による位相キャリブレーション遅延 63d = 位相キャリブレーション遅延は変調器クロックの 63 サイクルに設定
1-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.77 ADC_CH3_CFG0 レジスタ (アドレス = 0x5A) [リセット = 0x00]

ADC_CH3_CFG0 を表 7-79 に示します。

[概略表](#)に戻ります。

このレジスタは ADC チャンネル 3 の構成レジスタ 0 です。

表 7-79. ADC_CH3_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	ADC_CH3_CLONE	R/W	0b	ADC チャンネル 3 入力構成。 0d = クローンが無効 1d = チャンネル 3 のデジタル フィルタ入力、チャンネル 1 のデジタル フィルタ入力(クローン入力)と同じものを生成
6-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.78 ADC_CH3_CFG2 レジスタ (アドレス = 0x5B) [リセット = 0xA1]

ADC_CH3_CFG2 を [表 7-80](#) に示します。

[概略表](#)に戻ります。

このレジスタは ADC チャンネル 3 の構成レジスタ 2 です。

表 7-80. ADC_CH3_CFG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	ADC_CH3_DVOL[7:0]	R/W	10100001b	チャンネル 3 デジタル ボリューム制御。 0d = デジタル ボリュームはミュート 1d = デジタル ボリュームコントロールは -80dB に設定 2d = デジタル ボリュームコントロールは -79.5dB に設定 3d ~ 160d = デジタル ボリュームコントロールは設定に従って設定 161d = デジタル ボリュームコントロールを 0dB に設定 162d = デジタル ボリュームコントロールを 0.5dB に設定 163d ~ 253d = デジタル ボリュームコントロールは設定に従って設定 254d = デジタル ボリュームコントロールは 46.5dB に設定 255d = デジタル ボリュームコントロールを 47dB に設定

7.1.1.79 ADC_CH3_CFG3 レジスタ (アドレス = 0x5C) [リセット = 0x80]

ADC_CH3_CFG3 を [表 7-81](#) に示します。

[概略表](#)に戻ります。

このレジスタは ADC チャンネル 3 の構成レジスタ 3 です。

表 7-81. ADC_CH3_CFG3 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	ADC_CH3_FGAIN[3:0]	R/W	1000b	ADC チャンネル 3 の微調整ゲイン較正。 0d = 微調整ゲインを -0.8dB に設定 1d = 微調整ゲインを -0.7dB に設定 2d = 微調整ゲインを -0.6dB に設定 3d ~ 7d = 微調整ゲインを構成どおりに設定 8d = 微調整ゲインを 0dB に設定 9d = 微調整ゲインを 0.1dB に設定 10d ~ 13d = 微調整ゲインを設定どおりに設定 14d = 微調整ゲインを 0.6dB に設定 15d = 微調整ゲインを 0.7dB に設定
3-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.80 ADC_CH3_CFG4 レジスタ (アドレス = 0x5D) [リセット = 0x00]

ADC_CH3_CFG4 を表 7-82 に示します。

[概略表](#)に戻ります。

このレジスタは ADC チャンネル 3 の構成レジスタ 4 です。

表 7-82. ADC_CH3_CFG4 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-2	ADC_CH3_PCAL[5:0]	R/W	000000b	変調器クロック分解能による ADC チャンネル 3 位相較正。 0d = 位相キャリブレーションなし 1d = 変調器クロックの 1 サイクルに位相キャリブレーション遅延を設定 2d = 位相キャリブレーション遅延は変調器クロックの 2 サイクルに設定 3d ~ 62d = 設定による位相キャリブレーション遅延 63d = 位相キャリブレーション遅延は変調器クロックの 63 サイクルに設定
1-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.81 ADC_CH4_CFG0 レジスタ (アドレス = 0x5E) [リセット = 0x00]

ADC_CH4_CFG0 を表 7-83 に示します。

[概略表](#)に戻ります。

このレジスタは、ADC チャンネル 4 の構成レジスタ 0 です。

表 7-83. ADC_CH4_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	ADC_CH4_CLONE	R/W	0b	ADC チャンネル 4 入力構成。 0d = クローンが無効 1d = チャンネル 4 のデジタル フィルタ入力、チャンネル 2 のデジタル フィルタ入力(クローン入力)と同じものを生成
6-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.82 ADC_CH4_CFG2 レジスタ (アドレス = 0x5F) [リセット = 0xA1]

ADC_CH4_CFG2 を表 7-84 に示します。

[概略表](#)に戻ります。

このレジスタは、チャンネル 4 の構成レジスタ 2 です。

表 7-84. ADC_CH4_CFG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	ADC_CH4_DVOL[7:0]	R/W	10100001b	チャンネル 4 デジタル ボリューム制御。 0d = デジタル ボリュームはミュート 1d = デジタル ボリューム コントロールは -80dB に設定 2d = デジタル ボリューム コントロールは -79.5dB に設定 3d ~ 160d = デジタル ボリューム コントロールは設定に従って設定 161d = デジタル ボリューム コントロールを 0dB に設定 162d = デジタル ボリューム コントロールを 0.5dB に設定 163d ~ 253d = デジタル ボリューム コントロールは設定に従って設定 254d = デジタル ボリューム コントロールは 46.5dB に設定 255d = デジタル ボリューム コントロールを 47dB に設定

7.1.1.83 ADC_CH4_CFG3 レジスタ (アドレス = 0x60) [リセット = 0x80]

ADC_CH4_CFG3 を表 7-85 に示します。

[概略表](#)に戻ります。

このレジスタは、ADC チャンネル 4 の構成レジスタ 3 です。

表 7-85. ADC_CH4_CFG3 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	ADC_CH4_FGAIN[3:0]	R/W	1000b	ADC チャンネル 4 微調整ゲイン較正。 0d = 微調整ゲインを -0.8dB に設定 1d = 微調整ゲインを -0.7dB に設定 2d = 微調整ゲインを -0.6dB に設定 3d ~ 7d = 微調整ゲインを構成どおりに設定 8d = 微調整ゲインを 0dB に設定 9d = 微調整ゲインを 0.1dB に設定 10d ~ 13d = 微調整ゲインを設定どおりに設定 14d = 微調整ゲインを 0.6dB に設定 15d = 微調整ゲインを 0.7dB に設定
3-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.84 ADC_CH4_CFG4 レジスタ (アドレス = 0x61) [リセット = 0x00]

ADC_CH4_CFG4 を表 7-86 に示します。

[概略表](#)に戻ります。

このレジスタは、ADC チャンネル 4 の構成レジスタ 4 です。

表 7-86. ADC_CH4_CFG4 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-2	ADC_CH4_PCAL[5:0]	R/W	000000b	変調器クロック分解能による、ADC チャンネル 4 の位相較正。 0d = 位相キャリブレーションなし 1d = 変調器クロックの 1 サイクルに位相キャリブレーション遅延を設定 2d = 位相キャリブレーション遅延は変調器クロックの 2 サイクルに設定 3d ~ 62d = 設定による位相キャリブレーション遅延 63d = 位相キャリブレーション遅延は変調器クロックの 63 サイクルに設定
1-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.85 ADC_CFG1 レジスタ (アドレス = 0x62) [リセット = 0x00]

ADC_CFG1 を表 7-87 に示します。

[概略表](#)に戻ります。

このレジスタは ADC の構成レジスタ 1 です。

表 7-87. ADC_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
5-4	ADC_PINCM_TRIM[1:0]	R/W	00b	AC 結合モードで ADC チャンネルの入力同相電圧を微調整するビットです。以下の抵抗を入力ピンと AVDD の間に接続して、同相電圧にわずかに調整 (インクリメント) します 01 = 500k 10 = 250k 11 = 予約済みで
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

表 7-87. ADC_CFG1 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
2	ADC_DATA_INVERT	R/W	0b	ADC データを反転するためのビット
1-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.86 OUT1x_CFG0 レジスタ (アドレス = 0x64) [リセット = 0x20]

OUT1x_CFG0 を表 7-88 に示します。

[概略表](#)に戻ります。

このレジスタは、チャンネル OUT 1x の構成レジスタ 0 です。

表 7-88. OUT1x_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-5	OUT1x_SRC[2:0]	R/W	001b	OUT1x ソース構成。 0d = 予約済み。使用しないでください 1d = DAC 信号チェーンからの入力 2d = アナログ バイパス経路からの入力 3d = DAC 信号経路とアナログ バイパス経路の両方からの入力 4d = DAC シグナル チェーンとアナログ バイパス経路の両方からの独立した入力 (DAC -> OUT1P, IN1P -> OUT1M) 5d = DAC シグナル チェーンとアナログ バイパス経路の両方からの独立した入力 (IN1M -> OUT1P, DAC -> OUT1M) 6d-7d = 予約済み、使用しないでください
4-2	OUT1x_CFG[2:0]	R/W	000b	OUT1x DAC/アナログ バイパス ルーティング構成。(OUT1x_SRC が 4d または 5d に設定されている場合は使用しないでください) 0d = 差動 (DAC1AP + DAC1BP / IN1M -> OUT1P ; DAC1AM + DAC1BM / IN1P -> OUT1M) 1d = ステレオ シングルエンド (DAC1A / IN1M -> OUT1P ; DAC1B / IN1P -> OUT1M) 2d = OUT1P のみに出力されるモノラル シングルエンド (DAC1A + DAC1B / IN1M -> OUT1P) 3d = OUT1M のみに出力されるモノラル シングルエンド (DAC1A + DAC1B / IN1P -> OUT1M) 4d = OUT1M を VCOM とする疑似差動 (DAC1A, DAC1B / IN1M -> OUT1P, VCOM -> OUT1M) 5d = OUT1M を VCOM として疑似差動、OUT2M を外部センシング用 (DAC1A, DAC1B / IN1M -> OUT1P, VCOM -> OUT1M) 6d = OUT1P を VCOM として疑似差動 (IN1P -> OUT1M, VCOM -> OUT1P) 7d = 予約済み。使用しないでください。
1	OUT1x_VCOM	R/W	0b	チャンネル OUT1x の VCOM 構成。 0d = $0.6 \times V_{ref}$ (1.375V VREF モードのみの場合は $0.654 \times V_{ref}$) 1d = AVDD×2
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.87 OUT1x_CFG1 レジスタ (アドレス = 0x65) [リセット = 0x20]

OUT1x_CFG1 を表 7-89 に示します。

[概略表](#)に戻ります。

このレジスタは、チャンネル OUT 1x の構成レジスタ 1 です。

表 7-89. OUT1x_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	OUT1P_DRIVE[1:0]	R/W	00b	チャンネル OUT1P の駆動構成。 0d = 最小 300Ω のシングルエンド インピーダンスを持つライン出力ドライバ 1d = 最小 16Ω のシングルエンド インピーダンスを持つヘッドフォンドライバ 2d = 最小 4Ω のシングルエンド インピーダンスを駆動 3d = FD レシーバ負荷でより高い DR/SNR を実現
5-3	OUT1P_LVL_CTRL[2:0]	R/W	100b	チャンネル OUT1P レベル制御構成。 0d = 予約済み。使用しないでください 1d = 予約済み。使用しないでください 2d = 12dB (OUT1x_SRC{B0_P0_R100}で設定されたバイパス モードのみで有効) 3d = 6dB (OUT1x_SRC{B0_P0_R100}で ana バイパスモードまたは ana-dig ミックス モードが設定されている場合のみ有効) 4d = 0dB 5d = -6dB (OUT1x_SRC{B0_P0_R100}で ana バイパスモードまたは ana-dig ミックス モードが設定されている場合のみ有効) 6d = -12dB (OUT1x_SRC{B0_P0_R100}で ana バイパス モードまたは ana-dig ミックス モードが構成され、AIN1M_BYP_IMP が 4.4kΩ に構成されている場合のみ有効) 7d = 予約済み。使用しないでください
2	AIN1M_BYP_IMP	R/W	0b	AIN1M アナログ バイパス入力インピーダンス。 0d = 4.4kΩ 1d = 20kΩ
1	AIN1x_BYP_CFG	R/W	0b	IN1x アナログバイパス入力構成。 0d = FD/ 疑似差動 1d = SE
0	DAC_CH1_BW_MODE	R/W	0b	DAC チャンネル 1 の帯域幅選択。 0d = オーディオ帯域幅 (24kHz モード) 1d = 広帯域幅 (96kHz モード)

7.1.1.88 OUT1x_CFG2 レジスタ (アドレス = 0x66) [リセット = 0x20]

OUT1x_CFG2 を表 7-90 に示します。

[概略表](#)に戻ります。

このレジスタは、チャンネル OUT2x の構成レジスタ 2 です。

表 7-90. OUT1x_CFG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	OUT1M_DRIVE[1:0]	R/W	00b	チャンネル OUT1M の駆動構成。 0d = 最小 300Ω のシングルエンド インピーダンスを持つライン出力ドライバ 1d = 最小 16Ω のシングルエンド インピーダンスを持つヘッドフォンドライバ 2d = 最小 4Ω のシングルエンド インピーダンスを駆動 3d = FD レシーバ負荷でより高い DR/SNR を実現

表 7-90. OUT1x_CFG2 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
5-3	OUT1M_LVL_CTRL[2:0]	R/W	100b	チャンネル OUT1M レベル制御構成。 0d = 予約済み。使用しないでください 1d = 予約済み。使用しないでください 2d = 12dB (OUT1x_SRC{B0_P0_R100}で設定されたバイパス モードのみで有効) 3d = 6dB (OUT1x_SRC{B0_P0_R100}で ana バイパスモードまたは ana-dig ミックス モードが設定されている場合のみ有効) 4d = 0dB 5d = -6dB (OUT1x_SRC{B0_P0_R100}で ana バイパスモードまたは ana-dig ミックス モードが設定されている場合のみ有効) 6d = -12dB (OUT1x_SRC{B0_P0_R100}で ana バイパス モードまたは ana-dig ミックス モードが構成され、AIN1M_BYP_IMP が 4.4kΩ に構成されている場合のみ有効) 7d = 予約済み。使用しないでください
2	AIN1P_BYP_IMP	R/W	0b	AIN1P アナログ バイパス入力インピーダンス。 0d = 4.4kΩ 1d = 20kΩ
1	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
0	DAC_CH1_CM_TOL	R/W	0b	DAC チャンネル 1 入力カップリング (アナログ入力に適用可能)。 0d = AC 結合入力 1d = AC 結合/ DC 結合入力

7.1.1.89 DAC_CH1A_CFG0 レジスタ (アドレス = 0x67) [リセット = 0xC9]

DAC_CH1A_CFG0 を表 7-91 に示します。

[概略表](#)に戻ります。

このレジスタは、DAC チャンネル 1A の構成レジスタ 0 です。

表 7-91. DAC_CH1A_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	DAC_CH1A_DVOL[7:0]	R/W	11001001b	チャンネル 1A のデジタル ボリューム制御。 0d = デジタル ボリュームはミュート 1d = デジタル ボリューム コントロールは -100dB に設定 2d = デジタル ボリューム コントロールは -99.5dB に設定 3d ~ 200d = デジタル ボリューム コントロールは設定に従って設定 201d = デジタル ボリューム コントロールを 0dB に設定 202d = デジタル ボリューム コントロールを +0.5dB に設定 203d ~ 253d = デジタル ボリューム コントロールは設定に従って設定 254d = デジタル ボリューム コントロールは +26.5dB に設定 255d = デジタル ボリューム コントロールを +27dB に設定

7.1.1.90 DAC_CH1A_CFG1 レジスタ (アドレス = 0x68) [リセット = 0x80]

DAC_CH1A_CFG1 を表 7-92 に示します。

[概略表](#)に戻ります。

このレジスタは、DAC チャンネル 1A の構成レジスタ 1 です。

表 7-92. DAC_CH1A_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	DAC_CH1A_FGAIN[3:0]	R/W	1000b	DAC チャンネル 1A の微調整ゲイン較正。 0d = 微調整ゲインを -0.8dB に設定 1d = 微調整ゲインを -0.7dB に設定 2d = 微調整ゲインを -0.6dB に設定 3d ~ 7d = 微調整ゲインを構成どおりに設定 8d = 微調整ゲインを 0dB に設定 9d = 微調整ゲインを 0.1dB に設定 10d ~ 13d = 微調整ゲインを設定どおりに設定 14d = 微調整ゲインを 0.6dB に設定 15d = 微調整ゲインを 0.7dB に設定
3-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.91 DAC_CH1B_CFG0 レジスタ (アドレス = 0x69) [リセット = 0xC9]

DAC_CH1B_CFG0 を表 7-93 に示します。

[概略表](#)に戻ります。

このレジスタは DAC チャンネル 1B の構成レジスタ 0 です。

表 7-93. DAC_CH1B_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	DAC_CH1B_DVOL[7:0]	R/W	11001001b	チャンネル 1B デジタル ボリューム コントロール。 0d = デジタル ボリュームはミュート 1d = デジタル ボリューム コントロールは -100dB に設定 2d = デジタル ボリューム コントロールは -99.5dB に設定 3d ~ 200d = デジタル ボリューム コントロールは設定に従って設定 201d = デジタル ボリューム コントロールを 0dB に設定 202d = デジタル ボリューム コントロールを +0.5dB に設定 203d ~ 253d = デジタル ボリューム コントロールは設定に従って設定 254d = デジタル ボリューム コントロールは +26.5dB に設定 255d = デジタル ボリューム コントロールを +27dB に設定

7.1.1.92 DAC_CH1B_CFG1 レジスタ (アドレス = 0x6A) [リセット = 0x80]

DAC_CH1B_CFG1 を表 7-94 に示します。

[概略表](#)に戻ります。

このレジスタは DAC チャンネル 1B の構成レジスタ 1 です。

表 7-94. DAC_CH1B_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	DAC_CH1B_FGAIN[3:0]	R/W	1000b	DAC チャンネル 1B の微調整ゲイン較正。 0d = 微調整ゲインを -0.8dB に設定 1d = 微調整ゲインを -0.7dB に設定 2d = 微調整ゲインを -0.6dB に設定 3d ~ 7d = 微調整ゲインを構成どおりに設定 8d = 微調整ゲインを 0dB に設定 9d = 微調整ゲインを 0.1dB に設定 10d ~ 13d = 微調整ゲインを設定どおりに設定 14d = 微調整ゲインを 0.6dB に設定 15d = 微調整ゲインを 0.7dB に設定
3-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.93 OUT2x_CFG0 レジスタ (アドレス = 0x6B) [リセット = 0x20]

OUT2x_CFG0 を表 7-95 に示します。

[概略表](#)に戻ります。

このレジスタは、チャンネル OUT2x の構成レジスタ 0 です。

表 7-95. OUT2x_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-5	OUT2x_SRC[2:0]	R/W	001b	OUT2x ソース構成。 0d = 予約済み。使用しないでください 1d = DAC 信号チェーンからの入力 2d = アナログ バイパス経路からの入力 3d = DAC 信号経路とアナログ バイパス経路の両方からの入力 4d = DAC シグナル チェーンとアナログ バイパス経路の両方からの独立した入力 (DAC -> OUT2P、IN2P -> OUT2M) 5d = DAC シグナル チェーンとアナログ バイパス経路の両方からの独立した入力 (IN2M -> OUT2P、DAC -> OUT2M) 6d-7d = 予約済み、使用しないでください
4-2	OUT2x_CFG[2:0]	R/W	000b	OUT2x DAC/アナログ バイパス ルーティング構成。(OUT1x_SRC が 4d または 5d に設定されている場合は使用しないでください) 0d = 差動 (DAC2AP + DAC2BP / IN2M -> OUT2P ; DAC2AM + DAC2BM / IN2P -> OUT2M) 1d = ステレオ シングルエンド (DAC2A / IN2M -> OUT2P ; DAC2B / IN2P -> OUT2M) 2d = OUT2P のみに出力されるモノラル シングルエンド (DAC2A + DAC2B / IN2M -> OUT2P) 3d = OUT2M のみに出力されるモノラル シングルエンド (DAC2A + DAC2B / IN2P -> OUT2M) 4d = 疑似差動で OUT2P を VCOM として使用 (DAC2A、DAC2B / IN2M -> OUT2P、VCOM -> OUT2M) 5d = 予約済み。使用しないでください 6d = Pseudo differential with OUT2P as VCOM (IN2P -> OUT2M, VCOM -> OUT2P) 7d = 予約済み。使用しないでください。
1	OUT2x_VCOM	R/W	0b	チャンネル OUT2x の VCOM 構成。 0d = $0.6 \times V_{ref}$ (1.375V VREF モードのみの場合は $0.654 \times V_{ref}$) 2d = AVDD×2
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.94 OUT2x_CFG1 レジスタ (アドレス = 0x6C) [リセット = 0x20]

OUT2x_CFG1 を表 7-96 に示します。

[概略表](#)に戻ります。

このレジスタは、チャンネル OUT2x の構成レジスタ 1 です。

表 7-96. OUT2x_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	OUT2P_DRIVE[1:0]	R/W	00b	チャンネル OUT2P の駆動構成。 0D = 最小 300Ω のシングルエンド インピーダンスを持つライン出力ドライバ 1d = 最小 16Ω のシングルエンド インピーダンスを持つヘッドフォンドライバ 2d = 最小 4Ω のシングルエンド インピーダンスを駆動 3d = FD レシーバ負荷でより高い DR/SNR を実現

表 7-96. OUT2x_CFG1 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
5-3	OUT2P_LVL_CTRL[2:0]	R/W	100b	チャンネル OUT2P レベル制御構成。 0d = 予約済み。使用しないでください 1d = 予約済み。使用しないでください 2d = 12dB (OUT2x_SRC{B0_P0_R107}で設定されたバイパス モードのみ有効) 3d = 6dB (OUT2x_SRC{B0_P0_R107}で ana バイパスモードまたは ana-dig ミックス モードが設定されている場合のみ有効) 4d = 0dB 5d = -6dB (OUT2x_SRC{B0_P0_R107}で ana バイパスモードまたは ana-dig ミックス モードが設定されている場合のみ有効) 6d = -12dB (OUT2x_SRC{B0_P0_R107}で ana バイパス モードまたは ana-dig ミックス モードが構成され、AIN1M_BYP_IMP が 4.4kΩ に構成されている場合のみ有効) 7d = 予約済み。使用しないでください
2	AIN2M_BYP_IMP	R/W	0b	AIN2M アナログ バイパス入力インピーダンス。 0d = 4.4kΩ 1d = 20kΩ
1	AIN2x_BYP_CFG	R/W	0b	IN2x アナログバイパス入力構成。 0d = FD/ 疑似差動 1d = SE
0	DAC_CH2_BW_MODE	R/W	0b	DAC チャンネル 2 の帯域幅選択。 0d = オーディオ帯域幅 (24kHz モード) 1d = 広帯域幅 (96kHz モード)

7.1.1.95 OUT2x_CFG2 レジスタ (アドレス = 0x6D) [リセット = 0x20]

OUT2x_CFG2 を表 7-97 に示します。

[概略表](#)に戻ります。

このレジスタは、チャンネル OUT2x の構成レジスタ 2 です。

表 7-97. OUT2x_CFG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	OUT2M_DRIVE[1:0]	R/W	00b	チャンネル OUT2M の駆動構成。 0D = 最小 300Ω のシングルエンド インピーダンスを持つライン出力ドライバ 1d = 最小 16Ω のシングルエンド インピーダンスを持つヘッドフォンドライバ 2d = 最小 4Ω のシングルエンド インピーダンスを駆動 3d = FD レシーバ負荷でより高い DR/SNR を実現
5-3	OUT2M_LVL_CTRL[2:0]	R/W	100b	チャンネル OUT2M レベル制御構成。 0d = 予約済み。使用しないでください 1d = 予約済み。使用しないでください 2d = 12dB (OUT2x_SRC{B0_P0_R107}で設定されたバイパス モードのみ有効) 3d = 6dB (OUT2x_SRC{B0_P0_R107}で ana バイパスモードまたは ana-dig ミックス モードが設定されている場合のみ有効) 4d = 0dB 5d = -6dB (OUT2x_SRC{B0_P0_R107}で ana バイパスモードまたは ana-dig ミックス モードが設定されている場合のみ有効) 6d = -12dB (OUT2x_SRC{B0_P0_R107}で ana バイパス モードまたは ana-dig ミックス モードが構成され、AIN1M_BYP_IMP が 4.4kΩ に構成されている場合のみ有効) 7d = 予約済み。使用しないでください

表 7-97. OUT2x_CFG2 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
2	AIN2P_BYP_IMP	R/W	0b	AIN2P アナログ バイパス入力インピーダンス。 0d = 4.4kΩ 1d = 20kΩ
1	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
0	DAC_CH2_CM_TOL	R/W	0b	DAC チャンネル 2 入力カップリング(アナログ入力に適用可能)。 0d = AC 結合入力 1d = AC 結合/ DC 結合入力

7.1.1.96 DAC_CH2A_CFG0 レジスタ (アドレス = 0x6E) [リセット = 0xC9]

DAC_CH2A_CFG0 を表 7-98 に示します。

[概略表](#)に戻ります。

このレジスタは、DAC チャンネル 2A の構成レジスタ 0 です。

表 7-98. DAC_CH2A_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	DAC_CH2A_DVOL[7:0]	R/W	11001001b	チャンネル 2A のデジタル ボリューム制御。 0d = デジタル ボリュームはミュート 1d = デジタル ボリューム コントロールは -100dB に設定 2d = デジタル ボリューム コントロールは -99.5dB に設定 3d ~ 200d = デジタル ボリューム コントロールは設定に従って設定 201d = デジタル ボリューム コントロールを 0dB に設定 202d = デジタル ボリューム コントロールを +0.5dB に設定 203d ~ 253d = デジタル ボリューム コントロールは設定に従って設定 254d = デジタル ボリューム コントロールは +26.5dB に設定 255d = デジタル ボリューム コントロールを +27dB に設定

7.1.1.97 DAC_CH2A_CFG1 レジスタ (アドレス = 0x6F) [リセット = 0x80]

DAC_CH2A_CFG1 を表 7-99 に示します。

[概略表](#)に戻ります。

このレジスタは、DAC チャンネル 2A の構成レジスタ 1 です。

表 7-99. DAC_CH2A_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	DAC_CH2A_FGAIN[3:0]	R/W	1000b	DAC チャンネル 2A の微調整ゲイン較正。 0d = 微調整ゲインを -0.8dB に設定 1d = 微調整ゲインを -0.7dB に設定 2d = 微調整ゲインを -0.6dB に設定 3d ~ 7d = 微調整ゲインを構成どおりに設定 8d = 微調整ゲインを 0dB に設定 9d = 微調整ゲインを 0.1dB に設定 10d ~ 13d = 微調整ゲインを設定どおりに設定 14d = 微調整ゲインを 0.6dB に設定 15d = 微調整ゲインを 0.7dB に設定
3-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.98 DAC_CH2B_CFG0 レジスタ (アドレス = 0x70) [リセット = 0xC9]

DAC_CH2B_CFG0 を表 7-100 に示します。

[概略表](#)に戻ります。

このレジスタは DAC チャンネル 2B の構成レジスタ 0 です。

表 7-100. DAC_CH2B_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	DAC_CH2B_DVOL[7:0]	R/W	11001001b	チャンネル 2B デジタル ボリューム コントロール。 0d = デジタル ボリュームはミュート 1d = デジタル ボリューム コントロールは -100dB に設定 2d = デジタル ボリューム コントロールは -99.5dB に設定 3d ~ 200d = デジタル ボリューム コントロールは設定に従って設定 201d = デジタル ボリューム コントロールを 0dB に設定 202d = デジタル ボリューム コントロールを +0.5dB に設定 203d ~ 253d = デジタル ボリューム コントロールは設定に従って設定 254d = デジタル ボリューム コントロールは +26.5dB に設定 255d = デジタル ボリューム コントロールを +27dB に設定

7.1.1.99 DAC_CH2B_CFG1 レジスタ (アドレス = 0x71) [リセット = 0x80]

DAC_CH2B_CFG1 を表 7-101 に示します。

[概略表](#)に戻ります。

このレジスタは DAC チャンネル 2B の構成レジスタ 1 です。

表 7-101. DAC_CH2B_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	DAC_CH2B_FGAIN[3:0]	R/W	1000b	DAC チャンネル 2B の微調整ゲイン較正。 0d = 微調整ゲインを -0.8dB に設定 1d = 微調整ゲインを -0.7dB に設定 2d = 微調整ゲインを -0.6dB に設定 3d ~ 7d = 微調整ゲインを構成どおりに設定 8d = 微調整ゲインを 0dB に設定 9d = 微調整ゲインを 0.1dB に設定 10d ~ 13d = 微調整ゲインを設定どおりに設定 14d = 微調整ゲインを 0.6dB に設定 15d = 微調整ゲインを 0.7dB に設定
3-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.100 DSP_CFG0 レジスタ (アドレス = 0x72) [リセット = 0x18]

DSP_CFG0 を表 7-102 に示します。

[概略表](#)に戻ります。

このレジスタはデジタル信号プロセッサ (DSP) 構成レジスタ 0 です。

表 7-102. DSP_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	ADC_DSP_DECI_FILT[1:0]	R/W	00b	ADC チャンネル デシメーション フィルタ応答。 0d = リニア位相 1d = 低レイテンシ 2d = 超低レイテンシ 3d = 予約済み、使用不可

表 7-102. DSP_CFG0 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
5-4	ADC_DSP_HPF_SEL[1:0]	R/W	01b	ADC チャンネル ハイパス フィルタ (HPF) の選択。 0d = P10_R120-127 および P11_R8-11 のデフォルト係数値がオールパスフィルタとして設定された、カスタム HPF 用のプログラマブルな一次 IIR フィルタ 1d = HPF はカットオフ周波数 $0.00002 \times f_s$ (1Hz (f_s が 48kHz の場合)) を選択 2d = HPF は、カットオフ周波数 $0.00025 \times f_s$ (12Hz (f_s が 48kHz の場合)) を選択 3d = HPF はカットオフ周波数 $0.002 \times f_s$ (96Hz ($f_s = 48\text{kHz}$)) を選択
3-2	ADC_DSP_BQ_CFG[1:0]	R/W	10b	ADC チャンネル構成あたりのバイクワッドの数。 0d = チャンネルごとにバイクワッドなし、バイクワッドはすべてディセーブル 1d = チャンネルごとに 1 バイクワッド 2d = チャンネルごとに 2 バイクワッド 3d = チャンネルごとに 3 バイクワッド
1	ADC_DSP_DISABLE_SOFT_STEP	R/W	0b	ADC のソフトステッピング無効化 (Dvol 変更、ミュート、およびミュート解除時)。 0d = ソフト ステッピングを有効化 1d = ソフト ステッピングを無効化
0	ADC_DSP_DVOL_GANG	R/W	0b	ADC チャンネル全体で一括した DVOL 制御。 0d = 各チャンネルには、ADC_CHx_DVOL ビットでプログラムされた固有の DVOL CTRL 設定が存在 1d = すべてのアクティブなチャンネルは、チャンネル 1 がオンになっているか否かに関わらず、チャンネル 1 の DVOL 設定 (ADC_CH1_DVOL) を使用する必要があります

7.1.1.101 DSP_CFG1 レジスタ (アドレス = 0x73) [リセット = 0x18]

DSP_CFG1 を表 7-103 に示します。

[概略表](#)に戻ります。

このレジスタはデジタル信号プロセッサ (DSP) 構成レジスタ 0 です。

表 7-103. DSP_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	DAC_DSP_INTX_FILT[1:0]	R/W	00b	DAC チャンネル デシメーション フィルタ応答。 0d = リニア位相 1d = 低レイテンシ 2D = 超低レイテンシ 3D = 予約済み、使用不可
5-4	DAC_DSP_HPF_SEL[1:0]	R/W	01b	DAC チャンネル ハイパス フィルタ (HPF) の選択。 0d = P17_R120-127 および P18_R8-11 のデフォルト係数値がオールパスフィルタとして設定された、カスタム HPF 用のプログラマブルな一次 IIR フィルタ 1d = HPF はカットオフ周波数 $0.00002 \times f_s$ (1Hz (f_s が 48kHz の場合)) を選択 2d = HPF は、カットオフ周波数 $0.00025 \times f_s$ (12Hz (f_s が 48kHz の場合)) を選択 3d = HPF はカットオフ周波数 $0.002 \times f_s$ (96Hz ($f_s = 48\text{kHz}$)) を選択
3-2	DAC_DSP_BQ_CFG[1:0]	R/W	10b	DAC チャンネル構成あたりのバイクワッドの数。 0d = チャンネルごとにバイクワッドなし、バイクワッドはすべてディセーブル 1d = チャンネルごとに 1 バイクワッド 2d = チャンネルごとに 2 バイクワッド 3d = チャンネルごとに 3 バイクワッド

表 7-103. DSP_CFG1 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
1	DAC_DSP_DISABLE_SOFT_STEP	R/W	0b	DAC のソフトステッピング無効化 (Dvol 変更、ミュート、およびミュート解除時)。 0d = ソフト ステッピングを有効化 1d = ソフト ステッピングを無効化
0	DAC_DSP_DVOL_GANG	R/W	0b	DAC チャンネル全体で一括した DVOL 制御。 0d = 各 DAC チャンネルには、DAC_CHx_DVOL ビットでプログラムされた DVOL CTRL 設定があります 1d = すべてのアクティブなチャンネルは、チャンネル 1 がオンになっているか否かに関わらず、チャンネル 1 の DVOL 設定 (DAC_CH1_DVOL) を使用しなければなりません

7.1.1.102 CH_EN レジスタ (アドレス = 0x76) [リセット = 0xCC]

CH_EN を [表 7-104](#) に示します。

[概略表](#)に戻ります。

このレジスタはチャンネルイネーブル構成レジスタです。

表 7-104. CH_EN レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	IN_CH1_EN	R/W	1b	入力チャンネル 1 のイネーブル設定。 0d = 入力チャンネル 1 はディスエーブル 1d = 入力チャンネル 1 はイネーブル
6	IN_CH2_EN	R/W	1b	入力チャンネル 2 のイネーブル設定。 0d = 入力チャンネル 2 はディスエーブル 1d = 入力チャンネル 2 はイネーブル
5	IN_CH3_EN	R/W	0b	入力チャンネル 3 のイネーブル設定。 0d = 入力チャンネル 3 はディスエーブル 1d = 入力チャンネル 3 はイネーブル
4	IN_CH4_EN	R/W	0b	入力チャンネル 4 のイネーブル設定。 0d = 入力チャンネル 4 はディスエーブル 1d = 入力チャンネル 4 はイネーブル
3	OUT_CH1_EN	R/W	1b	出力チャンネル 1 のイネーブル設定。 0d = 出力チャンネル 1 はディスエーブル 1d = 出力チャンネル 1 はイネーブル
2	OUT_CH2_EN	R/W	1b	出力チャンネル 2 のイネーブル設定。 0d = 出力チャンネル 2 はディスエーブル 1d = 出力チャンネル 2 はイネーブル
1	OUT_CH3_EN	R/W	0b	出力チャンネル 3 のイネーブル設定。 0d = 出力チャンネル 3 はディスエーブル 1d = 出力チャンネル 3 はイネーブル
0	OUT_CH4_EN	R/W	0b	出力チャンネル 4 のイネーブル設定。 0d = 出力チャンネル 4 はディスエーブル 1d = 出力チャンネル 4 はイネーブル

7.1.1.103 DYN_PUPD_CFG レジスタ (アドレス = 0x77) [リセット = 0x00]

DYN_PUPD_CFG を [表 7-105](#) に示します。

[概略表](#)に戻ります。

このレジスタは起動構成レジスタです。

表 7-105. DYN_PUPD_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	ADC_DYN_PUPD_EN	R/W	0b	ダイナミック チャネルのパワーアップ、パワーダウンをレコード パスで有効化。 0d = チャネルの電源オン、電源オフは、いずれかのチャネルで録画が実行中の場合はサポートされていません 1d = チャネル録画がオンの場合でも、チャネルは個別にパワーアップまたはパワーダウンできます。
6	ADC_DYN_MAXCH_SEL	R/W	0b	レコードパスのダイナミックモード最大チャネル選択設定。 0d = チャネル 1 とチャネル 2 は、ダイナミック チャネルのパワーアップ、パワーダウン機能が有効になっている状態で使用されます 1d = チャネル 1 からチャネル 4 は、ダイナミック チャネルのパワーアップ、パワーダウン機能が有効になっている状態で使用されます
5	DAC_DYN_PUPD_EN	R/W	0b	動的なチャネル パワーアップ/パワーダウン イネーブルによる再生パス 0d = チャネルのパワーアップ、パワーダウンは、いずれかのチャネル再生がオンになっている場合はサポートされません 1d = チャネルの再生がオンになっている場合でも、チャネルを個別にパワーアップまたはパワーダウンできます
4	DAC_DYN_MAXCH_SEL	R/W	0b	再生パスのダイナミックモード最大チャネル選択設定。 0d = チャネル 1 とチャネル 2 は、ダイナミック チャネルのパワーアップ、パワーダウン機能が有効になっている状態で使用されます 1d = チャネル 1 からチャネル 4 は、ダイナミック チャネルのパワーアップ、パワーダウン機能が有効になっている状態で使用されます
3	DYN_PUPD_ADC_PDM_DIFF_CLK	R/W	0b	異なる ADC MOD クロックと PDM クロック構成による動的パワーアップ / パワーダウン。 0d = 同じ ADC MOD CLK と動的 PUPd の PDM CLK 1d = 異なる ADC MOD CLK と動的 PUPD の PDM CLK
2	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
1	ADC_CH_SWAP	R/W	0b	ADC チャネル交換イネーブル構成。 1d = スワップなし 1d = ADC チャネル 1 と 2 をスワップ
0	DAC_CH_SWAP	R/W	0b	DAC チャネル交換イネーブル構成。 1d = スワップなし 1d = DAC チャネル 1 と 2 をスワップ

7.1.1.104 PWR_CFG レジスタ (アドレス = 0x78) [リセット = 0x00]

PWR_CFG を [表 7-106](#) に示します。

[概略表](#)に戻ります。

このレジスタは起動構成レジスタです。

表 7-106. PWR_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	ADC_PDZ	R/W	0b	ADC と PDM の各チャネルの電源制御。 0d = すべての ADC および PDM チャネルをパワーダウン 1d = 有効なすべての ADC および PDM チャネルをパワーアップ
6	DAC_PDZ	R/W	0b	DAC チャネルの電源制御。 0d = すべての DAC チャネルをパワーダウン 1d = イネーブルされているすべての DAC チャネルをパワーアップ
5	MICBIAS_PDZ	R/W	0b	MICBIAS 向け電源制御。 0d = MICBIAS のパワーダウン 1d = MICBIAS のパワーアップ
4	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

表 7-106. PWR_CFG レジスタ フィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
3	UARD_EN	R/W	0b	超音波アクティビティ検出 (UAD) アルゴリズムを有効にします。 0d = UAD は無効 1d = UAD は有効
2	VAD_EN	R/W	0b	Voice Activity Detection (VAD) アルゴリズムをイネーブルにします。 0d = VAD は無効 1d = VAD は有効
1	UAG_EN	R/W	0b	超音波アクティビティ検出 (UAG) アルゴリズムを有効にします。 0d = UAG は無効 1d = UAG は有効
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.1.105 DEV_STS0 レジスタ (アドレス = 0x79) [リセット = 0x00]

DEV_STS0 を表 7-107 に示します。

[概略表](#)に戻ります。

このレジスタはデバイス ステータス値レジスタ 0 です。

表 7-107. DEV_STS0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	IN_CH1_STATUS	R	0b	ADC または PDM チャネル 1 の電源ステータス。 0d = ADC または PDM チャネルがパワーダウン 1d = ADC または PDM チャネルがパワーアップ
6	IN_CH2_STATUS	R	0b	ADC または PDM チャネル 2 の電源ステータス。 0d = ADC または PDM チャネルがパワーダウン 1d = ADC または PDM チャネルがパワーアップ
5	IN_CH3_STATUS	R	0b	ADC または PDM チャネル 1 の電源ステータス。 0d = ADC または PDM チャネルがパワーダウン 1d = ADC または PDM チャネルがパワーアップ
4	IN_CH4_STATUS	R	0b	ADC または PDM チャネル 2 の電源ステータス。 0d = ADC または PDM チャネルがパワーダウン 1d = ADC または PDM チャネルがパワーアップ
3	OUT_CH1_STATUS	R	0b	DAC チャネル 1 の電源ステータス。 0d = DAC チャネルはパワーダウン 1d = DAC チャネルはパワーオン
2	OUT_CH2_STATUS	R	0b	DAC チャネル 2 の電源ステータス。 0d = DAC チャネルはパワーダウン 1d = DAC チャネルはパワーオン
1	OUT_CH3_STATUS	R	0b	DAC チャネル 3 の電源ステータス。 0d = DAC チャネルはパワーダウン 1d = DAC チャネルはパワーオン
0	OUT_CH4_STATUS	R	0b	DAC チャネル 4 の電源ステータス。 0d = DAC チャネルはパワーダウン 1d = DAC チャネルはパワーオン

7.1.1.106 DEV_STS1 レジスタ (アドレス = 0x7A) [リセット = 0x80]

DEV_STS1 を表 7-108 に示します。

[概略表](#)に戻ります。

このレジスタはデバイス ステータス値レジスタ 1 です。

表 7-108. DEV_STS1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-5	MODE_STS[2:0]	R	100b	デバイスのモード ステータス。 0-3D = 予約済み 4D = デバイスはスリープ モードまたはソフトウェア シャットダウン モード 5d = 予約済み 6d = デバイスはアクティブ モードで、すべての録音および再生チャンネルがオフ 7d = デバイスは、少なくとも 1 つの録画または再生チャンネルがオンになっているアクティブ モード
4	PLL_STS	R	0b	PLL のステータス。 0D = PLL はイネーブルなし 1d = PLL はイネーブル
3	MICBIAS_STS	R	0b	MICBIAS ステータス。 0d = MICBIAS は無効 1d = MICBIAS は有効
2	BOOST_STS	R	0b	昇圧ステータス。 0d = ブーストは無効 1d = ブーストは有効
1	CHx_PD_FLT_STS	R	0b	INxx アナログ入力フォルト時の PD のステータス 0d = アナログ入力 INxx のフォルト時に ADC チャンネルがパワーダウンしていない 1d = アナログ入力 INxx のフォルト時に一部の ADC チャンネルがパワーダウン
0	ALL_CHx_PD_FLT_STS	R	0b	OUTxx フォルト時の PD のステータス 0d = フォルトにより ADC チャンネルがパワーダウンしていない 1d = フォルトのため一部の ADC チャンネルがパワーダウン

7.1.1.107 I2C_CKSUM レジスタ (アドレス = 0x7E) [リセット = 0x00]

I2C_CKSUM を表 7-109 に示します。

[概略表](#)に戻ります。

このレジスタは、I²C トランザクションのチェックサム値を返します。

表 7-109. I2C_CKSUM レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	I2C_CKSUM[7:0]	R/W	00000000b	これらのビットは、I ² C トランザクションのチェックサム値を返します。このレジスタに書き込むと、チェックサムが書き込んだ値にリセットされます。このレジスタは、すべてのページの他のレジスタへの書き込み時に更新されます。

7.1.2 B0_P1 のレジスタ

B0_P1 レジスタのメモリマップされたレジスタを、表 7-110 に示します。表 7-110 にリストされていないすべてのレジスタ オフセット アドレスは予約領域と見なされ、レジスタの内容は変更しないでください。

表 7-110. B0_P1 のレジスタ

アドレス	略称	レジスタ名	リセット値	セクション
0x0	PAGE_CFG	デバイス ページ レジスタ	0x00	セクション 7.1.2.1
0x3	DSP_CFG0	DSP 構成レジスタ 0	0x00	セクション 7.1.2.2
0xD	CLK_CFG0	クロック設定レジスタ 0	0x00	セクション 7.1.2.3
0xE	CHANNEL_CFG1	ADC チャンネル構成レジスタ	0x00	セクション 7.1.2.4
0xF	CHANNEL_CFG2	DAC チャンネル構成レジスタ	0x00	セクション 7.1.2.5
0x17	SRC_CFG0	SRC 構成レジスタ 1	0x00	セクション 7.1.2.6
0x18	SRC_CFG1	SRC 構成レジスタ 2	0x00	セクション 7.1.2.7
0x19	JACK_DET_CFG0	ジャック検出構成レジスタ 0	0x00	セクション 7.1.2.8
0x1A	JACK_DET_CFG1	ジャック検出構成レジスタ 1	0x00	セクション 7.1.2.9
0x1B	JACK_DET_CFG2	ジャック検出構成レジスタ 2	0x00	セクション 7.1.2.10
0x1C	JACK_DET_CFG3	ジャック検出構成レジスタ 3	0x00	セクション 7.1.2.11
0x1E	LPAD_CFG1	低消費電力アクティビティ検出構成レジスタ	0x20	セクション 7.1.2.12
0x1F	LPSG_CFG1	低消費電力信号生成構成レジスタ 1	0x80	セクション 7.1.2.13
0x20	LPAD_LPSG_CFG1	低消費電力アクティビティ検出と低消費電力信号生成共通構成レジスタ 1	0x00	セクション 7.1.2.14
0x23	LIMITER_CFG	リミッタ構成レジスタ	0x00	セクション 7.1.2.15
0x24	AGC_DRC_CFG	AGC および DRC 構成レジスタ	0x00	セクション 7.1.2.16
0x2B	PLIM_CFG0	PLIM 構成レジスタ 0	0x00	セクション 7.1.2.17
0x2C	MIXER_CFG0	MIXER 構成レジスタ 0	0x00	セクション 7.1.2.18
0x2D	MISC_CFG0	その他設定レジスタ 0	0x00	セクション 7.1.2.19
0x2E	BRWNOUT	ブラウンアウト構成レジスタ	0xBF	セクション 7.1.2.20
0x2F	INT_MASK0	割り込みマスク レジスタ 0	0xFF	セクション 7.1.2.21
0x32	INT_MASK4	割り込みマスク レジスタ 4	0x00	セクション 7.1.2.22
0x33	INT_MASK5	割り込みマスク レジスタ 5	0x30	セクション 7.1.2.23
0x34	INT_LTCH0	ラッチ割り込み読み戻しレジスタ 0	0x00	セクション 7.1.2.24
0x38	OUT_CH1_LTCH	チャンネル 1 出力 DC 故障診断ラッチ ステータス レジスタ	0x00	セクション 7.1.2.25
0x39	OUT_CH2_LTCH	チャンネル 2 出力 DC 故障診断ラッチ ステータス レジスタ	0x00	セクション 7.1.2.26
0x3A	INT_LTCH1	ラッチ割り込み読み戻しレジスタ 1	0x00	セクション 7.1.2.27
0x3B	INT_LTCH2	ラッチ割り込み読み戻しレジスタ 2	0x00	セクション 7.1.2.28
0x3C	INT_LIVE0	ライブ割り込み読み戻しレジスタ 0	0x00	セクション 7.1.2.29
0x40	OUT_CH1_LIVE	チャンネル 1 出力 DC フォルト診断ライブ ステータス レジスタ	0x00	セクション 7.1.2.30
0x41	OUT_CH2_LIVE	チャンネル 2 出力 DC フォルト診断ライブ ステータス レジスタ	0x00	セクション 7.1.2.31
0x42	INT_LIVE1	ライブ割り込み読み戻しレジスタ 1	0x00	セクション 7.1.2.32
0x43	INT_LIVE2	ライブ割り込み読み戻しレジスタ 2	0x00	セクション 7.1.2.33
0x4E	DIAG_CFG8	入力診断構成レジスタ 8	0xBA	セクション 7.1.2.34
0x4F	DIAG_CFG9	周波数診断構成レジスタ 9	0x4B	セクション 7.1.2.35
0x53	DIAG_CFG13	周波数診断構成レジスタ 13	0x00	セクション 7.1.2.36
0x54	DIAG_CFG14	周波数診断構成レジスタ 14	0x48	セクション 7.1.2.37
0x55	DIAGDATA_CFG	入力診断データ構成レジスタ	0x00	セクション 7.1.2.38

表 7-110. B0_P1 のレジスタ (続き)

アドレス	略称	レジスタ名	リセット値	セクション
0x58	DIAG_MON_MSB_MBIAS	診断 SAR MICBIAS 監視データの MSB バイト	0x00	セクション 7.1.2.39
0x59	DIAG_MON_LSB_MBIAS	診断 SAR MICBIAS モニタ データ LSB ニブル	0x01	セクション 7.1.2.40
0x62	DIAG_MON_MSB_OUT1P	診断 SAR OUT1P モニタ データ MSB バイト	0x00	セクション 7.1.2.41
0x63	DIAG_MON_LSB_OUT1P	診断用 SAR OUT1P モニタ データ LSB ニブル	0x06	セクション 7.1.2.42
0x64	DIAG_MON_MSB_OUT1M	診断 SAR OUT1M モニタ データ MSB バイト	0x00	セクション 7.1.2.43
0x65	DIAG_MON_LSB_OUT1M	診断用 SAR OUT1M モニタ データ LSB ニブル	0x07	セクション 7.1.2.44
0x66	DIAG_MON_MSB_OUT2P	診断 SAR OUT2P モニタ データ MSB バイト	0x00	セクション 7.1.2.45
0x67	DIAG_MON_LSB_OUT2P	診断用 SAR OUT2P モニタ データ LSB ニブル	0x08	セクション 7.1.2.46
0x68	DIAG_MON_MSB_OUT2M	診断 SAR OUT2M モニタ データ MSB バイト	0x00	セクション 7.1.2.47
0x69	DIAG_MON_LSB_OUT2M	診断用 SAR OUT2M モニタ データ LSB ニブル	0x09	セクション 7.1.2.48
0x6A	DIAG_MON_MSB_TEMP	診断 SAR 温度監視データ MSB バイト	0x00	セクション 7.1.2.49
0x6B	DIAG_MON_LSB_TEMP	診断 SAR 温度モニタ データ LSB ニブル	0x0A	セクション 7.1.2.50
0x6C	DIAG_MON_MSB_MBIAS_LOAD	診断 SAR MICBIAS LOAD 電流モニタ データ MSB バイト	0x00	セクション 7.1.2.51
0x6D	DIAG_MON_LSB_MBIAS_LOAD	診断 SAR MICBIAS LOAD 電流モニタ データ LSB ニブル	0x0B	セクション 7.1.2.52
0x6E	DIAG_MON_MSB_AVDD	診断 SAR AVDD モニタ データ MSB バイト	0x00	セクション 7.1.2.53
0x6F	DIAG_MON_LSB_AVDD	診断逐次比較型 AVDD モニタ データ LSB ニブル	0x0C	セクション 7.1.2.54
0x70	DIAG_MON_MSB_GPA	診断 SAR GPA モニタ データ MSB バイト	0x00	セクション 7.1.2.55
0x71	DIAG_MON_LSB_GPA	診断 SAR GPA モニタ データ LSB ニブル レジスタ	0x0D	セクション 7.1.2.56

7.1.2.1 PAGE_CFG レジスタ (アドレス = 0x0) [リセット = 0x00]

PAGE_CFG を [表 7-111](#) に示します。

[概略表](#)に戻ります。

デバイスのメモリ マップは複数のページに分かれています。このレジスタはページを設定します。

表 7-111. PAGE_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	PAGE[7:0]	R/W	00000000b	これらのビットは、デバイスのページを設定します。 0d = ページ 0 1d = ページ 1 2d ~ 254d = ページ 2 ~ ページ 254 255d = ページ 255

7.1.2.2 DSP_CFG0 レジスタ (アドレス = 0x3) [リセット = 0x00]

DSP_CFG0 を [表 7-112](#) に示します。

[概略表](#)に戻ります。

このレジスタは、オンザフライ方式のフィルタ更新用の構成レジスタです。

表 7-112. DSP_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

表 7-112. DSP_CFG0 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
5	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
4	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
2	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
1	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
0	EN_BQ_OTF_CHG	R/W	0b	バイクワッド設定の実行時変更を有効にします。 0D = オンザフライ バイクワッド変更を無効化 1d = オンザフライ バイクワッド変更を有効化

7.1.2.3 CLK_CFG0 レジスタ (アドレス = 0xD) [リセット = 0x00]

CLK_CFG0 を表 7-113 に示します。

概略表に戻ります。

このレジスタはクロック構成レジスタ 0 です。

表 7-113. CLK_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	CNT_TGT_CFG_OVR_PA SI	R/W	0b	ASI コントローラ ターゲット構成オーバーライド レジスタ 0d = PASI_CNT_CFG ビットに従うコントローラ ターゲット構成。 1D = PASI_CNT_CFG の標準動作をオーバーライドします。この場合、ク ロックの自動検出機能は使用できません。 PASI_CNT_CFG = 0: BCLK は入力ですが、FSYNC は出力です。 PASI_CNT_CFG = 1: BCLK は出力ですが、FSYNC は入力です。
6	CNT_TGT_CFG_OVR_SA SI	R/W	0b	ASI コントローラ ターゲット構成オーバーライド レジスタ 0d = SASI_CNT_CFG ビットに従うコントローラ ターゲット構成。 1D = SASI_CNT_CFG の標準動作をオーバーライドします。この場合、ク ロックの自動検出機能は使用できません。 SASI_CNT_CFG = 0: BCLK は入力ですが、FSYNC は出力です。 SASI_CNT_CFG = 1: BCLK は出力ですが、FSYNC は入力です。
5-3	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
2	PASI_USE_INT_FSYNC	R/W	0b	コントローラ モード構成でプライマリ内部 FSYNC を使用します。 0d = 外部 FSYNC を使用 1d = 内部 FSYNC を使用
1	SASI_USE_INT_FSYNC	R/W	0b	コントローラ モード構成で内部 FSYNC を二次的に使用する場合。 0d = 外部 FSYNC を使用 1d = 内部 FSYNC を使用
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.4 CHANNEL_CFG1 レジスタ (アドレス = 0xE) [リセット = 0x00]

CHANNEL_CFG1 を表 7-114 に示します。

概略表に戻ります。

これは、ADC チャンネルのダイナミック パワーオン / パワーオフ構成レジスタです。

表 7-114. CHANNEL_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	FORCE_DYN_MODE_CUST_MAX_CH	R/W	0b	ADC 強制ダイナミック モード カスタム最大チャンネル 0d = ダイナミック、最大チャンネルは ADC_DYN_MAXCH_SEL 1d = ダイナミック モードでは、最大チャンネルは DYN_MODE_CUST_MAX_CH としてカスタムです
6-3	DYN_MODE_CUST_MAX_CH[3:0]	R/W	0000b	ADC 動的モード カスタム最大チャンネル構成 [3]->CH4_EN [2]->CH3_EN [1]->CH2_EN [0]->CH1_EN
2-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

7.1.2.5 CHANNEL_CFG2 レジスタ (アドレス = 0xF) [リセット = 0x00]

CHANNEL_CFG2 を表 7-115 に示します。

[概略表](#)に戻ります。

これは、DAC チャンネルのダイナミック パワーオン / パワーオフ構成レジスタです。

表 7-115. CHANNEL_CFG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	DAC_FORCE_DYN_MODE_CUST_MAX_CH	R/W	0b	DAC 強制ダイナミック モード カスタム最大チャンネル 0d = ダイナミック、最大チャンネルは DAC_DYN_MAXCH_SEL 1d = ダイナミック モードでは、最大チャンネルは DAC_DYN_MODE_CUST_MAX_CH に従ってカスタムです
6-3	DAC_DYN_MODE_CUST_MAX_CH[3:0]	R/W	0000b	DAC 動的モード カスタム最大チャンネル構成 ([3]-> CH4_EN、[2]-> CH3_EN、[1]-> CH2_EN、[0]-> CH1_EN) [3]-> CH4_EN[2] -> CH3_EN N[1]-> CH2_EN[0]-> CH1_EN
2-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

7.1.2.6 SRC_CFG0 レジスタ (アドレス = 0x17) [リセット = 0x00]

SRC_CFG0 を表 7-116 に示します。

[概略表](#)に戻ります。

このレジスタは SRC の構成レジスタ 1 です。

表 7-116. SRC_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	SRC_EN	R/W	0b	SRC イネーブル構成 0b = SRC を無効化 1b = SRC を有効化
6	DIS_AUTO_SRC_DET	R/W	0b	SRC 自動検出構成 0b = SRC 自動検出が有効 1b = SRC 自動検出が無効
5-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.7 SRC_CFG1 レジスタ (アドレス = 0x18) [リセット = 0x00]

SRC_CFG1 を表 7-117 に示します。

[概略表](#)に戻ります。

このレジスタは SRC の構成レジスタ 2 です。

表 7-117. SRC_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	MAIN_FS_CUSTOM_CFG	R/W	0b	メイン FS カスタム構成 0b = メイン FS が自動推論される 1b = MAIN_FS_SELECT_CFG からメイン Fs を選択する必要があります
6	MAIN_FS_SELECT_CFG	R/W	0b	メイン Fs 選択構成 0b = PASI Fs をメイン Fs として使用 1b = SASI Fs をメイン Fs として使用
5-3	MAIN_AUX_RATIO_M_C USTOM_CFG[2:0]	R/W	000b	メインおよび補助 Fs 比率 m:n 構成 0d = m は自動推論される 1d = 1 2d = 2 3d = 3 4d = 4 5d = 予約済み 6d = 6 7d = 予約済み
2-0	MAIN_AUX_RATIO_N_C USTOM_CFG[2:0]	R/W	000b	メインおよび補助 Fs 比率 m:n 構成 0d = n は自動推論される 1d = 1 2d = 2 3d = 3 4d = 4 5d = 予約済み 6d = 6 7d = 予約済み

7.1.2.8 JACK_DET_CFG0 レジスタ (アドレス = 0x19) [リセット = 0x00]

JACK_DET_CFG0 を表 7-118 に示します。

[概略表](#)に戻ります。

このレジスタは、ジャック検出構成レジスタ 0 です。

表 7-118. JACK_DET_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	JACK_DET_MONITOR_F REQ[1:0]	R/W	00b	ヘッドセット検出パルス周波数 0d = 0.5Hz 1d = 1Hz 2d = 7.5Hz 3d = 15Hz
5	JACK_DET_PULSE_WID TH	R/W	0b	検出器のパルス高幅 0d = 4ms (MICBIAS ピン キャップ = 1 μ F) 1d = 32ms (MICBIAS ピン キャップ = 10 μ F)
4	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
2-1	HPDET_CLOCK_SEL[1:0]	R/W	00b	ヘッドフォン検出クロック期間の選択 0d = 1ms 1d = 2ms 2D = 4ms 3d = 予約済み
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.9 JACK_DET_CFG1 レジスタ (アドレス = 0x1A) [リセット = 0x00]

JACK_DET_CFG1 を表 7-119 に示します。

[概略表](#)に戻ります。

このレジスタは、ジャック検出構成レジスタ 1 です。

表 7-119. JACK_DET_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6	JACK_DET_COMP_CTRL 2	R/W	0b	固定外部抵抗の場合のフックプレス スレッシュホルド制御は、サポートされる最低のマイク インピーダンスまたはサポートされる最高のフック ボタン インピーダンスの選択を制御します 対応可能な最小マイク抵抗、R_Mic = 800Ω、対応可能な最大フック ボタン インピーダンス、R_Hook = 320Ω (AC 結合ヘッドフォン用) R26<3> = 0 (それ以外の場合、R26<3> = 1 のときは R_hook = 150Ω) 1d = 最大フック ボタン インピーダンス対応、R_hook = 680 Ωs、最小マイク ロフォン抵抗対応、R_Mic = 1350 Ωs (A C 結合ヘッドフォン用) R26<3> = 0 (それ以外の場合、R26<3> = 1 の場合、R_Mic = 1750 Ωs)
5-4	JACK_DET_COMP_CTRL 3[1:0]	R/W	00b	フック プレス ジャッキ挿入サポート、外部抵抗タイプ P0_R25_D4=0 のみ有効、それ以外は無視します。 0d = フック ボタン押下時のインピーダンス 150Ω をサポート、フック ボタン 押下時のジャック挿入検知 1d = フック ボタン押下時のジャック挿入検知のための最小フック ボタン インピーダンス 100Ω をサポート 2d = フック ボタン押下時のインピーダンスは 50Ω 以上をサポート、フック ボタン押下時のジャック挿入検知 3d = 予約済み
3	HPDET_COUPLING	R/W	0b	ヘッドフォン検出の結合 0d = AC 結合 1d = DC 結合
2	HPDET_USE_2x_CURR	R/W	0b	ヘッド セットが電流 SEL 構成を検出 0d = ヘッドホン検出用の電流の 2 倍 1d = ヘッドホン検出用の電流 2 倍を有効に
1	JACK_DET_EN	R/W	0b	ヘッドセット検出有効 0d = ヘッドセット検出無効 1d = ヘッドセット検出有効
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.10 JACK_DET_CFG2 レジスタ (アドレス = 0x1B) [リセット = 0x00]

JACK_DET_CFG2 を表 7-120 に示します。

[概略表](#)に戻ります。

このレジスタは、ジャック検出構成レジスタ 2 です。

表 7-120. JACK_DET_CFG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6	HPDET_DEB	R/W	0b	ヘッドフォン検出デバウンスのプログラム可能性 0d = デバウンスなし 1d = 3 つの検出のデバウンス

表 7-120. JACK_DET_CFG2 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
5-3	JACK_DET_DEB_INSERT[2:0]	R/W	000b	ヘッドセット挿入検出デバウンスのプログラマビリティ 0d = デバウンス時間 = 16ms 1d = デバウンス時間 = 32ms 2d = デバウンス時間 = 64ms 3d = デバウンス時間 = 128ms 4d = デバウンス時間 = 256ms 5d = デバウンス時間 = 512ms 6d = 予約済み 7d = デバウンスなし
2	JACK_DET_DEB_REMOVE	R/W	0b	ヘッドセットの取り外し検出デバウンス プログラマビリティ 0d = 5 つの検出のデバウンス 1d = 3 つの検出のデバウンス
1-0	JACK_DET_DEB_HOOK_PRESS[1:0]	R/W	00b	フック プレス デバウンス設定 0d = デバウンスなし 1d = デバウンスなし 2d = デバウンス 2 つの検出のデバウンス 3d = 3 つの検出のデバウンス

7.1.2.11 JACK_DET_CFG3 レジスタ (アドレス = 0x1C) [リセット = 0x00]

JACK_DET_CFG3 を表 7-121 に示します。

[概略表](#)に戻ります。

このレジスタは、ジャック検出構成レジスタ 3 です。

表 7-121. JACK_DET_CFG3 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	JACK_TYPE_FLAG[1:0]	R	00b	ヘッドセット ジャック タイプ フラグ 0d = ジャックが挿入されていない 1d = マイクなしでジャックが挿入されている 2d = 予約済み 3D を使用せずに、マイクにジャックが挿入されます
5-4	HEADSET_TYPE_DET[1:0]	R	00b	ヘッドセット タイプ 0d = ヘッドセットが挿入されていない 1d = モノ HS でジャックが挿入されている (右) 2d = モノ HS でジャックが挿入されている (左) 3d = ステレオ HS でジャックが挿入されている
3-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.12 LPAD_CFG1 レジスタ (アドレス = 0x1E) [リセット = 0x20]

LPAD_CFG1 を表 7-122 に示します。

[概略表](#)に戻ります。

このレジスタは、音声アクティビティ検出または超音波アクティビティ検出設定レジスタ 1 です。

表 7-122. LPAD_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	LPAD_MODE[1:0]	R/W	00b	自動 ADC のパワーアップ/パワーダウン構成の選択。 0D = ユーザーが開始する ADC パワーアップと ADC パワーダウン 1d = VAD / AD 割り込みに基づく ADC パワーアップおよび ADC パワーダウン 2d = VAD/AD 割り込みに基づく ADC パワーアップしたが、ユーザーは ADC パワーダウンを開始 3d = 予約済み
5-4	LPAD_CH_SEL[1:0]	R/W	10b	VAD チャンネル選択。 0d = チャンネル 1 は VAD/AD アクティビティ用に監視されます 1d = チャンネル 2 は VAD/AD アクティビティ用に監視されます 2d = チャンネル 3 は VAD/AD アクティビティ用に監視されます 3d = チャンネル 4 は VAD/AD アクティビティ用に監視されます
3	LPAD_SDOUT_INT_CFG	R/W	0b	SDOUT 割り込み構成。 0D = 割り込み機能で SDOUT ピンをイネーブルにしない 1d = チャンネル データが記録されていないときに SDOUT ピンをイネーブルにして割り込み出力をサポート
2	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
1	LPAD_PD_DET_EN	R/W	0b	VAD/UAD アクティビティ中の ASI 出力データをイネーブルにします。 0D = ADC 記録中 VAD/AD 処理が有効ではない 1d = ADC の記録中 VAD/AD 処理が有効であり、VAD 割り込みは設定されたとおりに生成されます
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.13 LPSG_CFG1 レジスタ (アドレス = 0x1F) [リセット = 0x80]

LPSG_CFG1 を表 7-123 に示します。

[概略表](#)に戻ります。

このレジスタは、超音波信号生成用の構成レジスタ 1 です。

表 7-123. LPSG_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	LPSG_CH_SEL[1:0]	R/W	10b	LPSG チャンネル選択.- UAG 0d = UAG アクティビティをチャンネル 1 で生成 1d = UAG アクティビティをチャンネル 2 で生成 2d = UAG アクティビティをチャンネル 3 で生成 3d = UAG アクティビティをチャンネル 4 で生成
5	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
4-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

7.1.2.14 LPAD_LPSG_CFG1 レジスタ (アドレス = 0x20) [リセット = 0x00]

LPAD_LPSG_CFG1 を表 7-124 に示します。

[概略表](#)に戻ります。

このレジスタは、VAD/UAD/UAG の構成レジスタ 1 です。

表 7-124. LPAD_LPSG_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	LPAD_LPSG_CLK_CFG[1:0]	R/W	00b	VAD/UAD/UAG のクロック選択 0d = 内部発振器クロックを使用した VAD/UAD/UAG 処理 1d = BCLK 入力の外部クロックを使用した VAD/UAD/UAG 処理 2d = CCLK 入力の外部クロックを使用した VAD/UAD/UAG 処理 3d = ページ 0 の CNT_CFG、CLK_SRC、CLKGEN_CFG レジスタに基づくカスタム クロック構成
5-4	LPAD_LPSG_EXT_CLK_CFG[1:0]	R/W	00b	VAD/UAD/UAG 用の外部クロックを使用したクロック設定 0d = 外部クロックは 24.576MHz 1d = 予約済み 2d = 外部クロックは 12.288MHz 3d = 外部クロックは 18.432MHz
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
2	LPAD_PH1_EN	R/W	0b	ジャック検出コンパレータを使用して LPAD 位相 1 検出を有効にします。 0D = LPAD 位相 1 を無効化 1d = LPAD 位相 1 を有効化
1-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

7.1.2.15 LIMITER_CFG レジスタ (アドレス = 0x23) [リセット = 0x00]

LIMITER_CFG を表 7-125 に示します。

[概略表](#)に戻ります。

このレジスタはリミッタの構成レジスタです。

表 7-125. LIMITER_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	LIMITER_INP_SEL[1:0]	R/W	00b	リミッタ入力の選択構成 0d = 最大 (dacin_ch0、dacin_ch1) 1d = dacin_ch1 2D = dacin_ch0 3D = 平均 (dacin_ch0、dacin_ch1)
5-4	LIMITER_OUT_SEL[1:0]	R/W	00b	リミッタ出力選択構成 0d = 両方に適用 1d = dacin_ch1 2d = dacin_ch0 3d = 適用なし
3-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

7.1.2.16 AGC_DRC_CFG レジスタ (アドレス = 0x24) [リセット = 0x00]

AGC_DRC_CFG を表 7-126 に示します。

[概略表](#)に戻ります。

このレジスタは AGC および DRC の構成レジスタです。

表 7-126. AGC_DRC_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	AGC_CH1_EN	R/W	0b	AGC チャネル 1 イネーブル構成 0d = ディスエーブル 1d = イネーブル

表 7-126. AGC_DRC_CFG レジスタ フィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
6	AGC_CH2_EN	R/W	0b	AGC チャネル 2 イネーブル構成 0d = ディスエーブル 1d = イネーブル
5	AGC_CH3_EN	R/W	0b	AGC チャネル 3 イネーブル構成 0d = ディスエーブル 1d = イネーブル
4	AGC_CH4_EN	R/W	0b	AGC チャネル 4 イネーブル構成 0d = ディスエーブル 1d = イネーブル
3	DRC_CH1_EN	R/W	0b	DRC チャネル 1 イネーブル構成 0d = ディスエーブル 1d = イネーブル
2	DRC_CH2_EN	R/W	0b	DRC チャネル 2 イネーブル構成 0d = ディスエーブル 1d = イネーブル
1	DRC_CH3_EN	R/W	0b	DRC チャネル 3 イネーブル構成 0d = ディスエーブル 1d = イネーブル
0	DRC_CH4_EN	R/W	0b	DRC チャネル 4 イネーブル構成 0d = ディスエーブル 1d = イネーブル

7.1.2.17 PLIM_CFG0 レジスタ (アドレス = 0x2B) [リセット = 0x00]

PLIM_CFG0 を表 7-127 に示します。

[概略表](#)に戻ります。

このレジスタは PLIM の構成レジスタ 0 です。

表 7-127. PLIM_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	EN_PLIM	R/W	0b	PLIM のイネーブル 0d = 無効化 1d = 有効化
6-4	PLIM_ATT_N_VAL[2:0]	R/W	000b	PLIM 減衰係数 0d = 0dB 1d = -6dB 2d = -12dB 3d = -18dB 4d = -24dB 5d = -30dB 6d = -36dB 7d = -42dB
3	PLIM_BY_SAR_GPA	R/W	0b	PLIM 減衰値のソース 0d = GPIO と reg_plimi_attn_val に基づく制限減衰 1d = GPA アナログ電圧に基づく制限減衰。LUT は、SAR ADC データを減衰係数にマッピングします
2	PLIM_RECOVERY	R/W	0b	PLIM 減衰の回復 0d = Plimit func が回復しません。同じ減衰レベルにとどまるか、必要に応じてより多くの減衰を適用できます 1d = Plimit 関数は、「gpio_val=0」または「sar_adc_gpa」データがバッテリー電圧の回復を示唆している場合、減衰を回復 (低減) します。その後、適用されている減衰を低減できます。

表 7-127. PLIM_CFG0 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
1-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.18 MIXER_CFG0 レジスタ (アドレス = 0x2C) [リセット = 0x00]

MIXER_CFG0 を表 7-128 に示します。

[概略表](#)に戻ります。

このレジスタはミキサ構成レジスタ 0 です。

表 7-128. MIXER_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	EN_DAC_ASI_MIXER	R/W	0b	DAC ASI ミキサを有効化 0b = 無効 1b = 有効
6	EN_SIDE_CHAIN_MIXER	R/W	0b	サイドチェーン ミキサを有効化 0b = 無効 1b = 有効
5	EN_ADC_CHANNEL_MIXER を	R/W	0b	ADC チャンネル ミキサを有効化 0b = 無効 1b = 有効
4	EN_LOOPBACK_MIXER	R/W	0b	ループバック ミキサを有効化 0b = 無効 1b = 有効
3-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.19 MISC_CFG0 レジスタ (アドレス = 0x2D) [リセット = 0x00]

MISC_CFG0 を表 7-129 に示します。

[概略表](#)に戻ります。

このレジスタは、その他の構成レジスタ 0 です。

表 7-129. MISC_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	EN_DISTORTION	R/W	0b	歪みリミッタのイネーブル構成 0b = 歪みリミッタが無効 1b = 歪みリミッタが有効
6	EN_BOP	R/W	0b	BOP イネーブル構成 0b = BOP を無効化 1b = BOP を有効化
5	EN_THERMAL_FOLDBACK	R/W	0b	サーマル フォールドバック イネーブル設定 0b = サーマル フォールドバックが無効 1b = サーマル フォールドバックが有効
4	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
3	DAC_SIGNAL_GENERATOR_1_ENABLE	R/W	0b	DAC 信号ジェネレータ 1 イネーブル構成 0b = 信号ジェネレータを無効化 1b = 信号ジェネレータを有効化
2	DAC_SIGNAL_GENERATOR_2_ENABLE	R/W	0b	DAC 信号ジェネレータ 2 イネーブル構成 0b = 信号ジェネレータを無効化 1b = 信号ジェネレータを有効化

表 7-129. MISC_CFG0 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
1	DSP_AVDD_SEL	R/W	0b	DSP リミッタ、BOP、DRC のための SAR データ ソース 選択 0b = 予約済み 1b = DSP への SAR AVDD データ
0	BRWNOUT_EN	R/W	0b	ブラウンアウト イネーブル 構成 0b = ブラウンアウト を無効化 1b = ブラウンアウト を有効化

7.1.2.20 BRWNOUT レジスタ (アドレス = 0x2E) [リセット = 0xBF]

BRWNOUT を [表 7-130](#) に示します。

[概略表](#)に戻ります。

このレジスタはブラウンアウト構成レジスタです。

表 7-130. BRWNOUT レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	BRWNOUT_THRS[7:0]	R/W	1011111b	ブラウンアウト シャットダウンのスレッシュホールド = 7.8V ((P1_R45_D1 -> DSP_AVDD_SEL = 1 の場合) = 2.7V) $N_d = ((0.9 \cdot (N \cdot 16) / 4095) - 0 \cdot 211764) \times 17$ (V) ((IF P1_R45_D1 -> DSP_AVDD_SEL=1) = ((0.9 \cdot (N \cdot 16) / 4095) - 0 \cdot 225) \times 6 (V))

7.1.2.21 INT_MASK0 レジスタ (アドレス = 0x2F) [リセット = 0xFF]

INT_MASK0 を [表 7-131](#) に示します。

[概略表](#)に戻ります。

このレジスタは、割り込みマスク レジスタ 0 です。

表 7-131. INT_MASK0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	INT_MASK0	R/W	1b	クロック エラー 割り込み マスク。 0b = マスクしない 1b = マスクする
6	INT_MASK0	R/W	1b	PLL ロック 割り込み マスク。 0b = マスクしない 1b = マスクする
5	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
4	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
2	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
1	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.22 INT_MASK4 レジスタ (アドレス = 0x32) [リセット = 0x00]

INT_MASK4 を [表 7-132](#) に示します。

[概略表](#)に戻ります。

このレジスタは、割り込みマスク レジスタ 4 です。

表 7-132. INT_MASK4 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
5	INT_MASK4	R/W	0b	OUT 短絡障害割り込みマスク。 0b = マスクしない 1b = マスクする
4	INT_MASK4	R/W	0b	DRVR 仮想グランド障害割り込みマスク。 0b = マスクしない 1b = マスクする
3	INT_MASK4	R/W	0b	ヘッドセット挿入検出割り込みマスク。 0b = マスクしない 1b = マスクする
2	INT_MASK4	R/W	0b	ヘッドセットが検出割り込みマスクを削除します。 0b = マスクしない 1b = マスクする
1	INT_MASK4	R/W	0b	ヘッドセット検出フック(ボタン)割り込みマスク。 0b = マスクしない 1b = マスクする
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.23 INT_MASK5 レジスタ (アドレス = 0x33) [リセット = 0x30]

INT_MASK5 を表 7-133 に示します。

[概略表](#)に戻ります。

このレジスタは、割り込みマスク レジスタ 5 です。

表 7-133. INT_MASK5 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	INT_MASK5	R/W	0b	GPA アップ スレッショルド フォルト マスク。 0b = マスクしない 1b = マスクする
6	INT_MASK5	R/W	0b	GPA の下限スレッショルド フォルト マスク。 0b = マスクしない 1b = マスクする
5	INT_MASK5	R/W	1b	VAD パワーアップ検出割り込みマスク。 0b = マスクしない 1b = マスクする
4	INT_MASK5	R/W	1b	VAD パワーダウン検出割り込みマスク。 0b = マスクしない 1b = マスクする
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
2	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
1	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.24 INT_LTCH0 レジスタ (アドレス = 0x34) [リセット = 0x00]

INT_LTCH0 を表 7-134 に示します。

[概略表](#)に戻ります。

このレジスタはラッチされた割り込み読み戻しレジスタ 0 です。

表 7-134. INT_LTCH0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	INT_LTCH0	R	0b	クロック エラー要因の割り込み (セルフ クリア ビット)。 0b = 割り込みなし 1b = 割り込みあり
6	INT_LTCH0	R	0b	PLL ロックによる割り込み (セルフ クリア ビット) 0b = 割り込みなし 1b = 割り込みあり
5	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
4	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
2	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
1	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.25 OUT_CH1_LTCH レジスタ (アドレス = 0x38) [リセット = 0x00]

OUT_CH1_LTCH を表 7-135 に示します。

[概略表](#)に戻ります。

このレジスタは、チャンネル 1 出力 DC フォルト診断用のラッチ ステータス レジスタです。

表 7-135. OUT_CH1_LTCH レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	OUT_CH1_LTCH	R	0b	OUT1P 短絡フォルト (セルフ クリア ビット)。 0b = 短絡フォルトなし 1b = 短絡フォルトあり
6	OUT_CH1_LTCH	R	0b	OUT1M 短絡フォルト (セルフ クリア ビット)。 0b = 短絡フォルトなし 1b = 短絡フォルトあり
5	OUT_CH1_LTCH	R	0b	チャンネル 1 DRVVP 仮想グラウンド フォルト (セルフ クリア ビット)。 0b = 仮想グラウンド フォルトなし 1b = 仮想グラウンド フォルトあり
4	OUT_CH1_LTCH	R	0b	チャンネル 1 DRVVM 仮想グラウンド フォルト (セルフ クリア ビット)。 0b = 仮想グラウンド フォルトなし 1b = 仮想グラウンド フォルトあり
3	MASK_ADC_CH1_OVRLD_FLAG	R/W	0b	ADC CH1 OVRLD フォルト マスク。 0b = マスクしない 1b = マスクする
2	MASK_ADC_CH2_OVRLD_FLAG	R/W	0b	ADC CH2 OVRLD フォルト マスク。 0b = マスクしない 1b = マスクする
1-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.26 OUT_CH2_LTCH レジスタ (アドレス = 0x39) [リセット = 0x00]

OUT_CH2_LTCH を表 7-136 に示します。

[概略表](#)に戻ります。

このレジスタは、チャンネル 2 出力 DC フォルト診断用のラッチ ステータス レジスタです。

表 7-136. OUT_CH2_LTCH レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	OUT_CH2_LTCH	R	0b	OUT2P 短絡フォルト(セルフ クリアビット)。 0b = 短絡フォルトなし 1b = 短絡フォルトあり
6	OUT_CH2_LTCH	R	0b	OUT2M 短絡フォルト(セルフ クリアビット)。 0b = 短絡フォルトなし 1b = 短絡フォルトあり
5	OUT_CH2_LTCH	R	0b	チャンネル 2 DRVVP 仮想グラウンド フォルト(セルフ クリア ビット)。 0b = 仮想グラウンド フォルトなし 1b = 仮想グラウンド フォルトあり
4	OUT_CH2_LTCH	R	0b	チャンネル 2 DRVVM 仮想グラウンド フォルト(セルフ クリア ビット)。 0b = 仮想グラウンド フォルトなし 1b = 仮想グラウンド フォルトあり
3-2	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
1	MASK_AREG_SC_FLAG	R/W	0b	AREG SC フォルト マスク。 0b = マスクしない 1b = マスクする
0	AREG_SC_FLAG_LTCH	R	0b	AREG SC フォルト(セルフ クリア ビット)。 0b = AREG 短絡フォルトなし 1b = AREG 短絡フォルトあり

7.1.2.27 INT_LTCH1 レジスタ (アドレス = 0x3A) [リセット = 0x00]

INT_LTCH1 を表 7-137 に示します。

[概略表](#)に戻ります。

これは、ラッチ割り込み読み戻し用のレジスタ 1 です。

表 7-137. INT_LTCH1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
5	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
4	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
3	INT_LTCH1	R	0b	ヘッドセット挿入検出による割り込み(セルフ クリア ビット)。 0b = 割り込みなし 1b = 割り込みあり
2	INT_LTCH1	R	0b	ヘッドセット削除検出による割り込み(セルフ クリア ビット)。 0b = 割り込みなし 1b = 割り込みあり
1	INT_LTCH1	R	0b	ヘッドセットフック(ボタン)による割り込み(セルフ クリア ビット)。 0b = 割り込みなし 1b = 割り込みあり
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.28 INT_LTCH2 レジスタ (アドレス = 0x3B) [リセット = 0x00]

INT_LTCH2 を表 7-138 に示します。

[概略表](#)に戻ります。

これは、ラッチ割り込み読み戻し用のレジスタ 2 です。

表 7-138. INT_LTCH2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	INT_LTCH2	R	0b	GPA アップ スレッシュホールド フォルト要因の割り込み (セルフ クリア ビット)。 0b = 割り込みなし 1b = 割り込みあり
6	INT_LTCH2	R	0b	GPA LOW スレッシュホールド フォルトによる割り込み (セルフ クリア ビット) 0b = 割り込みなし 1b = 割り込み
5	INT_LTCH2	R	0b	VAD 電源オン検出要因の割り込み (セルフ クリア ビット)。 0b = 割り込みなし 1b = 割り込みあり
4	INT_LTCH2	R	0b	VAD パワーダウン検出要因の割り込み (セルフ クリア ビット)。 0b = 割り込みなし 1b = 割り込みあり
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
2	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
1	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.29 INT_LIVE0 レジスタ (アドレス = 0x3C) [リセット = 0x00]

INT_LIVE0 を表 7-139 に示します。

[概略表](#)に戻ります。

これは、ライブ割り込み読み戻しのレジスタ 0 です。

表 7-139. INT_LIVE0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	INT_LIVE0	R	0b	クロック エラー要因の割り込み 0b = 割り込みなし 1b = 割り込みあり
6	INT_LIVE0	R	0b	PLL のミュートによる割り込み 0b = 割り込みなし 1b = 割り込みあり
5	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
4	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
2	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
1	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.30 OUT_CH1_LIVE レジスタ (アドレス = 0x40) [リセット = 0x00]

OUT_CH1_LIVE を表 7-140 に示します。

[概略表](#)に戻ります。

このレジスタは、チャンネル 1 出力 DC フォルト診断のライブ ステータスレジスタです。

表 7-140. OUT_CH1_LIVE レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	OUT_CH1_LIVE	R	0b	OUT1P の短絡フォルト。 0b = 短絡フォルトなし 1b = 短絡フォルトあり
6	OUT_CH1_LIVE	R	0b	OUT1M の短絡フォルト。 0b = 短絡フォルトなし 1b = 短絡フォルトあり
5	OUT_CH1_LIVE	R	0b	チャンネル 1 DRVVP バーチャル グランドのフォルト。 0b = 仮想グランド フォルトなし 1b = 仮想グランド フォルトあり
4	OUT_CH1_LIVE	R	0b	チャンネル 1 DRVVM バーチャル グランドのフォルト。 0b = 仮想グランド フォルトなし 1b = 仮想グランド フォルトあり
3-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.31 OUT_CH2_LIVE レジスタ (アドレス = 0x41) [リセット = 0x00]

OUT_CH2_LIVE を表 7-141 に示します。

[概略表](#)に戻ります。

このレジスタは、チャンネル 2 出力 DC フォルト診断のライブ ステータス レジスタです。

表 7-141. OUT_CH2_LIVE レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	OUT_CH2_LIVE	R	0b	OUT2P の短絡フォルト。 0b = 短絡フォルトなし 1b = 短絡フォルトあり
6	OUT_CH2_LIVE	R	0b	OUT2M の短絡フォルト。 0b = 短絡フォルトなし 1b = 短絡フォルトあり
5	OUT_CH2_LIVE	R	0b	チャンネル 2 DRVVP バーチャル グランドのフォルト。 0b = 仮想グランド フォルトなし 1b = 仮想グランド フォルトあり
4	OUT_CH2_LIVE	R	0b	チャンネル 2 DRVVM バーチャル グランドのフォルト。 0b = 仮想グランド フォルトなし 1b = 仮想グランド フォルトあり
3-1	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
0	AREG_SC_FLAG_LIVE	R	0b	AREG SC フォルト。 0b = AREG 短絡フォルトなし 1b = AREG 短絡フォルトあり

7.1.2.32 INT_LIVE1 レジスタ (アドレス = 0x42) [リセット = 0x00]

INT_LIVE1 を表 7-142 に示します。

[概略表](#)に戻ります。

これは、ライブ割り込み読み戻しのレジスタ 1 です。

表 7-142. INT_LIVE1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

表 7-142. INT_LIVE1 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
5	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
4	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
3	INT_LIVE1	R	0b	ヘッドセット挿入検出による割り込み。 0b = 割り込みなし 1b = 割り込みあり
2	INT_LIVE1	R	0b	ヘッドセットの取り外し検出による割り込み。 0b = 割り込みなし 1b = 割り込みあり
1	INT_LIVE1	R	0b	ヘッドセット フック (ボタン) による割り込み。 0b = 割り込みなし 1b = 割り込みあり
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.33 INT_LIVE2 レジスタ (アドレス = 0x43) [リセット = 0x00]

INT_LIVE2 を表 7-143 に示します。

[概略表](#)に戻ります。

これは、ライブ割り込み読み戻しのレジスタ 2 です。

表 7-143. INT_LIVE2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	INT_LIVE2	R	0b	GPA アップ スレッシュホールド障害要因の割り込み。 0b = 割り込みなし 1b = 割り込みあり
6	INT_LIVE2	R	0b	GPA low スレッシュホールド故障による割り込み 0b = 割り込みなし 1b = 割り込みあり
5	INT_LIVE2	R	0b	VAD のパワーアップ検出による割り込み。 0b = 割り込みなし 1b = 割り込みあり
4	INT_LIVE2	R	0b	VAD のパワーダウン検出による割り込み。 0b = 割り込みなし 1b = 割り込みあり
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
2	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
1	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.34 DIAG_CFG8 レジスタ (アドレス = 0x4E) [リセット = 0xBA]

DIAG_CFG8 を表 7-144 に示します。

[概略表](#)に戻ります。

これは、入力診断構成レジスタ 8 です。

表 7-144. DIAG_CFG8 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	GPA_UP_THRS_FLT_THRES[7:0]	R/W	10111010b	汎用アナログ上限スレッショルド デフォルト = 最大 2.6V $nd = ((0.9 \cdot (N \cdot 16) / 4095) - 0.225) \times 6 \text{ (V)}$

7.1.2.35 DIAG_CFG9 レジスタ (アドレス = 0x4F) [リセット = 0x4B]

DIAG_CFG9 を表 7-145 に示します。

[概略表](#)に戻ります。

これは、入力診断構成レジスタ 9 です。

表 7-145. DIAG_CFG9 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	GPA_LOW_THRS_FLT_THRES[7:0]	R/W	01001011b	汎用アナログ下限スレッショルド デフォルト = 最大 0.2V $nd = ((0.9 \cdot (N \cdot 16) / 4095) - 0.225) \times 6 \text{ (V)}$

7.1.2.36 DIAG_CFG13 レジスタ (アドレス = 0x53) [リセット = 0x00]

DIAG_CFG13 を表 7-146 に示します。

[概略表](#)に戻ります。

これは、入力診断構成レジスタ 13 です。

表 7-146. DIAG_CFG13 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
5	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
4	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
3	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
2	DIAG_EN_AVDD	R/W	0b	診断用 AVDD チャンネルの有効化 0b = 診断が有効 1b = 診断が有効
1	DIAG_EN_GPA	R/W	0b	診断用 GPA チャンネルの有効化 0b = 診断が有効 1b = 診断が有効
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.37 DIAG_CFG14 レジスタ (アドレス = 0x54) [リセット = 0x48]

DIAG_CFG14 を表 7-147 に示します。

[概略表](#)に戻ります。

これは、入力診断構成レジスタ 14 です。

表 7-147. DIAG_CFG14 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

表 7-147. DIAG_CFG14 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
6-5	AVDD_FILT_SEL[1:0]	R/W	10b	AVDD フィルタ選択 0d = 3.5MHz 1d = 200kHz 2d = 100kHz 3d = フィルタなし
4	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
3-2	予約済み	R	0b	予約済みビット。リセット値のみを書き込み
1	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.2.38 DIAGDATA_CFG レジスタ (アドレス = 0x55) [リセット = 0x00]

DIAGDATA_CFG を [表 7-148](#) に示します。

[概略表](#)に戻ります。

このレジスタは、入力診断データ構成レジスタです。

表 7-148. DIAGDATA_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	予約済み	R	0b	予約済みビット。リセット値のみを書き込み
3	IADC_DATA_IN_DIAG_REGS	R/W	0b	診断チャネル データ レジスタの IADC チャネル データ 0b = 無効 1b = 有効
2	HOLD_IADC_DATA	R/W	0b	レジスタの読み戻し中に IADC データ更新をホールド 0b = データ更新はホールドされず、データレジスタは連続的に更新 1b = データ更新をホールドし、データレジスタの読み戻しを実行
1	OVRD_TEMP_DATA	R/W	0b	温度データをオーバーライド 0b = オーバーライドが無効 1b = オーバーライドが有効
0	HOLD_SAR_DATA	R/W	0b	レジスタの読み戻し中に SAR データ更新をホールド 0b = データ更新はホールドされず、データレジスタは連続的に更新 1b = データ更新をホールドし、データレジスタの読み戻しを実行

7.1.2.39 DIAG_MON_MSB_MBIAS レジスタ (アドレス = 0x58) [リセット = 0x00]

DIAG_MON_MSB_MBIAS を [表 7-149](#) に示します。

[概略表](#)に戻ります。

このレジスタは診断 SAR MICBIAS モニタ データ MSB バイト レジスタです。

表 7-149. DIAG_MON_MSB_MBIAS レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	DIAG_MON_MSB_MBIAS[7:0]	R	00000000b	診断 SAR モニタ データ MSB バイト

7.1.2.40 DIAG_MON_LSB_MBIAS レジスタ (アドレス = 0x59) [リセット = 0x01]

DIAG_MON_LSB_MBIAS を [表 7-150](#) に示します。

[概略表](#)に戻ります。

このレジスタは、診断用 SAR MICBIAS モニタ データの LSB ニブルです。

表 7-150. DIAG_MON_LSB_MBIAS レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	DIAG_MON_LSB_MBIAS[3:0]	R	0000b	診断用 SAR モニタ データ LSB ニブル
3-0	Channel[3:0]	R	0001b	チャンネル ID

7.1.2.41 DIAG_MON_MSB_OUT1P レジスタ (アドレス = 0x62) [リセット = 0x00]

DIAG_MON_MSB_OUT1P を表 7-151 に示します。

[概略表](#)に戻ります。

このレジスタは診断 SAR OUT1P モニタ データの MSB バイトレジスタです。

表 7-151. DIAG_MON_MSB_OUT1P レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	DIAG_MON_MSB_OUT_CH1P[7:0]	R	00000000b	診断 SAR モニタ データ MSB バイト

7.1.2.42 DIAG_MON_LSB_OUT1P レジスタ (アドレス = 0x63) [リセット = 0x06]

DIAG_MON_LSB_OUT1P を表 7-152 に示します。

[概略表](#)に戻ります。

このレジスタは診断用 SAR OUT1P モニタ データの LSB ニブル レジスタです。

表 7-152. DIAG_MON_LSB_OUT1P レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	DIAG_MON_LSB_OUT_C H1P[3:0]	R	0000b	診断用 SAR モニタ データ LSB ニブル
3-0	Channel[3:0]	R	0110b	チャンネル ID

7.1.2.43 DIAG_MON_MSB_OUT1M レジスタ (アドレス = 0x64) [リセット = 0x00]

DIAG_MON_MSB_OUT1M を表 7-153 に示します。

[概略表](#)に戻ります。

このレジスタは診断 SAR OUT1M モニタ データの MSB バイトレジスタです。

表 7-153. DIAG_MON_MSB_OUT1M レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	DIAG_MON_MSB_OUT_CH1N[7:0]	R	00000000b	診断 SAR モニタ データ MSB バイト

7.1.2.44 DIAG_MON_LSB_OUT1M レジスタ (アドレス = 0x65) [リセット = 0x07]

DIAG_MON_LSB_OUT1M を表 7-154 に示します。

[概略表](#)に戻ります。

このレジスタは診断用 SAR OUT1M モニタ データの LSB ニブル レジスタです。

表 7-154. DIAG_MON_LSB_OUT1M レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	DIAG_MON_LSB_OUT_C H1N[3:0]	R	0000b	診断用 SAR モニタ データ LSB ニブル
3-0	Channel[3:0]	R	0111b	チャンネル ID

7.1.2.45 DIAG_MON_MSB_OUT2P レジスタ (アドレス = 0x66) [リセット = 0x00]

DIAG_MON_MSB_OUT2P を表 7-155 に示します。

[概略表](#)に戻ります。

このレジスタは診断 SAR OUT2P モニタ データの MSB バイトレジスタです。

表 7-155. DIAG_MON_MSB_OUT2P レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	DIAG_MON_MSB_OUT_ CH2P[7:0]	R	00000000b	診断 SAR モニタ データ MSB バイト

7.1.2.46 DIAG_MON_LSB_OUT2P レジスタ (アドレス = 0x67) [リセット = 0x08]

DIAG_MON_LSB_OUT2P を表 7-156 に示します。

[概略表](#)に戻ります。

このレジスタは診断用 SAR OUT2P モニタ データの LSB ニブルレジスタです。

表 7-156. DIAG_MON_LSB_OUT2P レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	DIAG_MON_LSB_OUT_C H2P[3:0]	R	0000b	診断用 SAR モニタ データ LSB ニブル
3-0	Channel[3:0]	R	1000b	チャンネル ID

7.1.2.47 DIAG_MON_MSB_OUT2M レジスタ (アドレス = 0x68) [リセット = 0x00]

DIAG_MON_MSB_OUT2M を表 7-157 に示します。

[概略表](#)に戻ります。

このレジスタは診断 SAR OUT2M モニタ データの MSB バイトレジスタです。

表 7-157. DIAG_MON_MSB_OUT2M レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	DIAG_MON_MSB_OUT_ CH2N[7:0]	R	00000000b	診断 SAR モニタ データ MSB バイト

7.1.2.48 DIAG_MON_LSB_OUT2M レジスタ (アドレス = 0x69) [リセット = 0x09]

DIAG_MON_LSB_OUT2M を表 7-158 に示します。

[概略表](#)に戻ります。

このレジスタは診断用 SAR OUT2M モニタ データの LSB ニブルレジスタです。

表 7-158. DIAG_MON_LSB_OUT2M レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	DIAG_MON_LSB_OUT_C H2N[3:0]	R	0000b	診断用 SAR モニタ データ LSB ニブル
3-0	Channel[3:0]	R	1001b	チャンネル ID

7.1.2.49 DIAG_MON_MSB_TEMP レジスタ (アドレス = 0x6A) [リセット = 0x00]

DIAG_MON_MSB_TEMP を表 7-159 に示します。

[概略表](#)に戻ります。

このレジスタは診断 SAR 温度モニタ データの MSB バイトレジスタです。

表 7-159. DIAG_MON_MSB_TEMP レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	DIAG_MON_MSB_TEMP[7:0]	R	00000000b	診断 SAR モニタ データ MSB バイト

7.1.2.50 DIAG_MON_LSB_TEMP レジスタ (アドレス = 0x6B) [リセット = 0x0A]

DIAG_MON_LSB_TEMP を表 7-160 に示します。

[概略表](#)に戻ります。

このレジスタは診断用 SAR 温度監視データの LSB ニブルレジスタです。

表 7-160. DIAG_MON_LSB_TEMP レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	DIAG_MON_LSB_TEMP[3:0]	R	0000b	診断用 SAR モニタ データ LSB ニブル
3-0	Channel[3:0]	R	1010b	チャンネル ID

7.1.2.51 DIAG_MON_MSB_MBIAS レジスタ (アドレス = 0x6C) [リセット = 0x00]

DIAG_MON_MSB_MBIAS を表 7-161 に示します。

[概略表](#)に戻ります。

このレジスタは診断 SAR MICBIAS LOAD 電流モニタ データ MSB バイトレジスタです。

表 7-161. DIAG_MON_MSB_MBIAS_LOAD レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	DIAG_MON_MSB_MBIAS _LOAD[7:0]	R	00000000b	診断 SAR モニタ データ MSB バイト

7.1.2.52 DIAG_MON_LSB_MBIAS_LOAD レジスタ (アドレス = 0x6D) [リセット = 0x0B]

DIAG_MON_LSB_MBIAS_LOAD を表 7-162 に示します。

[概略表](#)に戻ります。

このレジスタは診断用 SAR LOAD モニタ データの LSB ニブルレジスタです。

表 7-162. DIAG_MON_LSB_MBIAS_LOAD レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	DIAG_MON_LSB_MBIAS_LOAD[3:0]	R	0000b	診断用 SAR モニタ データ LSB ニブル
3-0	Channel[3:0]	R	1011b	チャンネル ID

7.1.2.53 DIAG_MON_MSB_AVDD レジスタ (アドレス = 0x6E) [リセット = 0x00]

DIAG_MON_MSB_AVDD を [表 7-163](#) に示します。

[概略表](#)に戻ります。

このレジスタは診断用 SAR AVDD モニタ データの MSB バイト レジスタです。

表 7-163. DIAG_MON_MSB_AVDD レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	DIAG_MON_MSB_AVDD[7:0]	R	00000000b	診断 SAR モニタ データ MSB バイト

7.1.2.54 DIAG_MON_LSB_AVDD レジスタ (アドレス = 0x6F) [リセット = 0x0C]

DIAG_MON_LSB_AVDD を [表 7-164](#) に示します。

[概略表](#)に戻ります。

このレジスタは、診断用 SAR AVDD モニタ データの LSB ニブル レジスタです。

表 7-164. DIAG_MON_LSB_AVDD レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	DIAG_MON_LSB_AVDD[3:0]	R	0000b	診断用 SAR モニタ データ LSB ニブル
3-0	Channel[3:0]	R	1100b	チャンネル ID

7.1.2.55 DIAG_MON_MSB_GPA レジスタ (アドレス = 0x70) [リセット = 0x00]

DIAG_MON_MSB_GPA を [表 7-165](#) に示します。

[概略表](#)に戻ります。

このレジスタは診断用 SAR GPA モニタ データの MSB バイト レジスタです。

表 7-165. DIAG_MON_MSB_GPA レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	DIAG_MON_MSB_GPA[7:0]	R	00000000b	診断 SAR モニタ データ MSB バイト

7.1.2.56 DIAG_MON_LSB_GPA レジスタ (アドレス = 0x71) [リセット = 0x0D]

DIAG_MON_LSB_GPA を [表 7-166](#) に示します。

[概略表](#)に戻ります。

このレジスタは診断用 SAR GPA モニタ データの LSB ニブル レジスタです。

表 7-166. DIAG_MON_LSB_GPA レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-4	DIAG_MON_LSB_GPA[3:0]	R	0000b	診断用 SAR モニタ データ LSB ニブル
3-0	Channel[3:0]	R	1101b	チャンネル ID

7.1.3 Book0_Page3 のレジスタ

Book0_Page3 レジスタのメモリマップされたレジスタを、表 7-167 に示します。表 7-167 にないレジスタ オフセット アドレスはすべて予約済みと見なして、レジスタの内容は変更しないでください。

表 7-167. BOOK0_PAGE3 のレジスタ

アドレス	略称	レジスタ名	リセット値	セクション
0x0	PAGE_CFG	デバイス ページ レジスタ	0x00	セクション 7.1.3.1
0x1A	SASI_CFG0	セカンダリ ASI 構成レジスタ 0	0x30	セクション 7.1.3.2
0x1B	SASI_TX_CFG0	SASI TX 構成レジスタ 0	0x00	セクション 7.1.3.3
0x1C	SASI_TX_CFG1	SASI TX 構成レジスタ 1	0x00	セクション 7.1.3.4
0x1D	SASI_TX_CFG2	SASI TX 構成レジスタ 2	0x00	セクション 7.1.3.5
0x1E	SASI_TX_CH1_CFG	SASI TX チャンネル 1 構成レジスタ	0x00	セクション 7.1.3.6
0x1F	SASI_TX_CH2_CFG	SASI TX チャンネル 2 構成レジスタ	0x01	セクション 7.1.3.7
0x20	SASI_TX_CH3_CFG	SASI TX チャンネル 3 構成レジスタ	0x02	セクション 7.1.3.8
0x21	SASI_TX_CH4_CFG	SASI TX チャンネル 4 構成レジスタ	0x03	セクション 7.1.3.9
0x22	SASI_TX_CH5_CFG	SASI TX チャンネル 5 構成レジスタ	0x04	セクション 7.1.3.10
0x23	SASI_TX_CH6_CFG	SASI TX チャンネル 6 構成レジスタ	0x05	セクション 7.1.3.11
0x24	SASI_TX_CH7_CFG	SASI TX チャンネル 7 構成レジスタ	0x06	セクション 7.1.3.12
0x25	SASI_TX_CH8_CFG	SASI TX チャンネル 8 構成レジスタ	0x07	セクション 7.1.3.13
0x26	SASI_RX_CFG0	SASI RX 構成レジスタ 0	0x00	セクション 7.1.3.14
0x27	SASI_RX_CFG1	SASI RX 構成レジスタ 1	0x00	セクション 7.1.3.15
0x28	SASI_RX_CH1_CFG	SASI RX チャンネル 1 構成レジスタ	0x00	セクション 7.1.3.16
0x29	SASI_RX_CH2_CFG	SASI RX チャンネル 2 構成レジスタ	0x01	セクション 7.1.3.17
0x2A	SASI_RX_CH3_CFG	SASI RX チャンネル 3 構成レジスタ	0x02	セクション 7.1.3.18
0x2B	SASI_RX_CH4_CFG	SASI RX チャンネル 4 構成レジスタ	0x03	セクション 7.1.3.19
0x2C	SASI_RX_CH5_CFG	SASI RX チャンネル 5 構成レジスタ	0x04	セクション 7.1.3.20
0x2D	SASI_RX_CH6_CFG	SASI RX チャンネル 6 構成レジスタ	0x05	セクション 7.1.3.21
0x2E	SASI_RX_CH7_CFG	SASI RX チャンネル 7 構成レジスタ	0x06	セクション 7.1.3.22
0x2F	SASI_RX_CH8_CFG	SASI RX チャンネル 8 構成レジスタ	0x07	セクション 7.1.3.23
0x32	CLK_CFG12	クロック設定レジスタ 12	0x00	セクション 7.1.3.24
0x33	CLK_CFG13	クロック設定レジスタ 13	0x00	セクション 7.1.3.25
0x34	CLK_CFG14	クロック設定レジスタ 14	0x10	セクション 7.1.3.26
0x35	CLK_CFG15	クロック設定レジスタ 15	0x01	セクション 7.1.3.27
0x36	CLK_CFG16	クロック設定レジスタ 16	0x00	セクション 7.1.3.28
0x37	CLK_CFG17	クロック設定レジスタ 17	0x00	セクション 7.1.3.29
0x38	CLK_CFG18	クロック設定レジスタ 18	0x08	セクション 7.1.3.30
0x39	CLK_CFG19	クロック設定レジスタ 19	0x20	セクション 7.1.3.31
0x3A	CLK_CFG20	クロック設定レジスタ 20	0x04	セクション 7.1.3.32
0x3B	CLK_CFG21	クロック設定レジスタ 21	0x00	セクション 7.1.3.33
0x3C	CLK_CFG22	クロック設定レジスタ 22	0x01	セクション 7.1.3.34
0x3D	CLK_CFG23	クロック設定レジスタ 23	0x01	セクション 7.1.3.35
0x3E	CLK_CFG24	クロック設定レジスタ 24	0x01	セクション 7.1.3.36
0x44	CLK_CFG30	クロック設定レジスタ 30	0x00	セクション 7.1.3.37
0x45	CLK_CFG31	クロック設定レジスタ 31	0x00	セクション 7.1.3.38
0x46	CLKOUT_CFG1	CLKOUT 構成レジスタ 1	0x00	セクション 7.1.3.39

表 7-167. BOOK0_PAGE3 のレジスタ (続き)

アドレス	略称	レジスタ名	リセット値	セクション
0x47	CLKOUT_CFG2	CLKOUT 構成レジスタ 2	0x01	セクション 7.1.3.40
0x49	SARCLK_CFG1	SAR クロック構成レジスタ 1	0x00	セクション 7.1.3.41
0x5B	ADC_OVRD_FLAG	ADC 過負荷フラグ レジスタ	0x00	セクション 7.1.3.42

7.1.3.1 PAGE_CFG レジスタ (アドレス = 0x0) [リセット = 0x00]

PAGE_CFG を [表 7-168](#) に示します。

[概略表](#)に戻ります。

デバイスのメモリ マップは複数のページに分かれています。このレジスタはページを設定します。

表 7-168. PAGE_CFG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	PAGE[7:0]	R/W	00000000b	これらのビットは、デバイスのページを設定します。 0d = ページ 0 1d = ページ 1 2d ~ 254d = ページ 2 ~ ページ 254 255d = ページ 255

7.1.3.2 SASI_CFG0 レジスタ (アドレス = 0x1A) [リセット = 0x30]

SASI_CFG0 を [表 7-169](#) に示します。

[概略表](#)に戻ります。

このレジスタは ASI 構成レジスタ 0 です。

表 7-169. SASI_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	SASI_FORMAT[1:0]	R/W	00b	セカンダリ ASI プロトコル フォーマット。 0D = TDM モード 1d = I ² S モード 2D = LJ (左揃え) モード 3d = 予約済み、使用しないでください
5-4	SASI_WLEN[1:0]	R/W	11b	セカンダリ ASI ワードまたはスロットの長さ。 0D = 16 ビット (10kandx3A9 入力インピーダンス構成で使用するため、この設定を推奨) 1d = 20 ビット 2d = 24 ビット 3d = 32 ビット
3	SASI_FSYNC_POL	R/W	0b	ASI fsync 極性 (SASI プロトコルのみ)。 0d = 標準プロトコルに基づくデフォルトの極性 1d = 標準プロトコルに対して反転された極性
2	SASI_BCLK_POL	R/W	0b	ASI BCLK 極性 (SASI プロトコルのみ)。 0d = 標準プロトコルに基づくデフォルトの極性 1d = 標準プロトコルに対して反転された極性
1	SASI_BUS_ERR	R/W	0b	ASI バス エラー検出。 0d = バス エラー検出を有効にする 1d = バス エラー検出を無効にする

表 7-169. SASI_CFG0 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
0	SASI_BUS_ERR_RCOV	R/W	0b	ASI バス エラー 自動再開。 0d = バス エラー回復後の自動再開をイネーブル 1d = バス エラー回復後の自動再開をディスエーブルにし、ホストがデバイスを構成するまでの間、電源オフのままになります

7.1.3.3 SASI_TX_CFG0 レジスタ (アドレス = 0x1B) [リセット = 0x00]

SASI_TX_CFG0 を表 7-170 に示します。

[概略表](#)に戻ります。

このレジスタは SASI TX 構成レジスタ 0 です。

表 7-170. SASI_TX_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	SASI_TX_EDGE	R/W	0b	セカンダリ ASI データ出力 (プライマリおよびセカンダリ データピン上) の送信エッジ。 0d = SASI_BCLK_POL のプロトコル構成設定に従うデフォルトのエッジ 1d = デフォルトのエッジ設定を基準として、後続のエッジ (半周期遅延) を反転
6	SASI_TX_FILL	R/W	0b	未使用のサイクルのセカンダリ ASI データ出力 (プライマリおよびセカンダリ データピン) 0d = 未使用のサイクルの場合は常に 0 を送信 1d = 未使用のサイクルの場合は常にハイ インピーダンスを使用
5	SASI_TX_LSB	R/W	0b	LSB 送信用のセカンダリ ASI データ出力 (プライマリおよびセカンダリ データピン上)。 0d = フル サイクルの間 LSB を送信 1d = 前半サイクルの間 LSB を、後半サイクルの間、ハイ インピーダンスを送信
4-3	SASI_TX_KEEPER[1:0]	R/W	00b	セカンダリ ASI データ出力 (プライマリおよびセカンダリ データピン) バス キーパー。 0d = バス キーパーは常にディスエーブル 1d = バス キーパーは常にイネーブル 2d = LSB 送信中に 1 サイクルのみバス キーパーがイネーブル 3d = LSB 送信中にのみバス キーパーは、1 サイクルおよび半サイクルでのみイネーブル
2	SASI_TX_USE_INT_FSYNC	R/W	0b	セカンダリ ASI は、コントローラ モード構成で適用可能な場合、内部 FSYNC を使用して出力データの生成を行います。 0d = ASI プロトコル データ生成に外部 FSYNC を使用 1d = ASI プロトコル データ生成に内部 FSYNC を使用
1	SASI_TX_USE_INT_BCLK	R/W	0b	セカンダリ ASI は、コントローラ モード構成では内部 BCLK を出力データ生成に使用します。 0d = ASI プロトコル データ生成に外部 BCLK を使用 1d = ASI プロトコル データ生成に内部 BCLK を使用
0	SASI_TDM_PULSE_WIDTH	R/W	0b	TDM 形式のセカンダリ ASI FSYNC パルス幅。 0d = Fsync パルスは 1 bclk 周期幅 1d = Fsync パルスは 2 bclk 周期幅

7.1.3.4 SASI_TX_CFG1 レジスタ (アドレス = 0x1C) [リセット = 0x00]

SASI_TX_CFG1 を表 7-171 に示します。

[概略表](#)に戻ります。

このレジスタは SASI TX 構成レジスタ 1 です。

表 7-171. SASI_TX_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-5	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
4-0	SASI_TX_OFFSET[4:0]	R/W	00000b	セカンダリ ASI 出力データの MSB スロット 0 のオフセット (プライマリおよびセカンダリ データ ピン)。 0d = ASI データの MSB 位置にはオフセットがなく、標準プロトコルに従っている 1d = ASI データの MSB 位置 (TDM モードはスロット 0 または I²S、LJ モードは左および右スロット 0) 標準プロトコルに対して 2 BCLK サイクルのオフセット 2d = ASI データ MSB 位置 (TDM モードはスロット 0 または I²S、LJ モードは、標準プロトコルに対する BCLK サイクル 2 つ分の左右スロット 0) オフセット 3d ~ 30d = ASI データ MSB の位置 (TDM モードはスロット 0 または I²S、LJ モードは、構成に従って割り当てられた左右のスロット 0 のオフセット) 31d = ASI データ MSB 位置 (TDM モードがスロット 0 または I²S、LJ モードは、標準プロトコルに対する左右のスロット 0 の 31 BCLK サイクルのオフセットです。

7.1.3.5 SASI_TX_CFG2 レジスタ (アドレス = 0x1D) [リセット = 0x00]

SASI_TX_CFG2 を表 7-172 に示します。

[概略表](#)に戻ります。

このレジスタは SASI TX 構成レジスタ 2 です。

表 7-172. SASI_TX_CFG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	SASI_TX_CH8_SEL	R/W	0b	セカンダリ ASI 出力チャネル 8 選択。選 0d = セカンダリ ASI チャネル 8 出力が DOUT に存在 1d = セカンダリ ASI チャネル 8 出力が DOUT2 に存在
6	SASI_TX_CH7_SEL	R/W	0b	セカンダリ ASI 出力チャネル 7 選択。選 0d = セカンダリ ASI チャネル 7 出力が DOUT に存在 1d = セカンダリ ASI チャネル 7 出力が DOUT2 に存在
5	SASI_TX_CH6_SEL	R/W	0b	セカンダリ ASI 出力チャネル 6 選択。選 0d = セカンダリ ASI チャネル 6 出力が DOUT に存在 1d = セカンダリ ASI チャネル 6 出力が DOUT2 に存在
4	SASI_TX_CH5_SEL	R/W	0b	セカンダリ ASI 出力チャネル 5 選択。選 0d = セカンダリ ASI チャネル 5 出力が DOUT に存在 1d = セカンダリ ASI チャネル 5 出力が DOUT2 に存在
3	SASI_TX_CH4_SEL	R/W	0b	セカンダリ ASI 出力チャネル 4 選択。選 0d = セカンダリ ASI チャネル 4 出力が DOUT に存在 1d = セカンダリ ASI チャネル 4 出力が DOUT2 に存在
2	SASI_TX_CH3_SEL	R/W	0b	セカンダリ ASI 出力チャネル 3 選択。選 0d = セカンダリ ASI チャネル 3 出力が DOUT に存在 1d = セカンダリ ASI チャネル 3 出力が DOUT2 に存在
1	SASI_TX_CH2_SEL	R/W	0b	セカンダリ ASI 出力チャネル 2 選択。選 0d = セカンダリ ASI チャネル 2 出力が DOUT に存在 1d = セカンダリ ASI チャネル 2 出力が DOUT2 に存在
0	SASI_TX_CH1_SEL	R/W	0b	セカンダリ ASI 出力チャネル 1 選択。選 0d = セカンダリ ASI チャネル 1 出力が DOUT に存在 1d = セカンダリ ASI チャネル 1 出力が DOUT2 に存在

7.1.3.6 SASI_TX_CH1_CFG レジスタ (アドレス = 0x1E) [リセット = 0x00]

SASI_TX_CH1_CFG を表 7-173 に示します。

[概略表](#)に戻ります。

このレジスタは SASI TX チャンネル 1 構成レジスタです。

表 7-173. SASI_TX_CH1_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
5	SASI_TX_CH1_CFG	R/W	0b	セカンダリ ASI 出力チャンネル 1 構成。 0d = セカンダリ ASI チャンネル 1 の出力がトライステート状態 1d = セカンダリ ASI チャンネル 1 の出力が ADC チャンネル 1 のデータに対応
4-0	SASI_TX_CH1_SLOT_NUM[4:0]	R/W	00000b	セカンダリ ASI 出力チャンネル 1 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.7 SASI_TX_CH2_CFG レジスタ (アドレス = 0x1F) [リセット = 0x01]

SASI_TX_CH2_CFG を表 7-174 に示します。

[概略表](#)に戻ります。

このレジスタは SASI TX チャンネル 2 構成レジスタです。

表 7-174. SASI_TX_CH2_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
5	SASI_TX_CH2_CFG	R/W	0b	セカンダリ ASI 出力チャンネル 2 構成。 0d = セカンダリ ASI チャンネル 2 の出力がトライステート状態 1d = セカンダリ ASI チャンネル 2 の出力が ADC チャンネル 2 のデータに対応
4-0	SASI_TX_CH2_SLOT_NUM[4:0]	R/W	00001b	セカンダリ ASI 出力チャンネル 2 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.8 SASI_TX_CH3_CFG レジスタ (アドレス = 0x20) [リセット = 0x02]

SASI_TX_CH3_CFG を表 7-175 に示します。

[概略表](#)に戻ります。

このレジスタは SASI TX チャンネル 3 構成レジスタです。

表 7-175. SASI_TX_CH3_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	SASI_TX_CH3_CFG[1:0]	R/W	00b	セカンダリ ASI 出力チャンネル 3 構成。 0d = セカンダリ ASI チャンネル 3 出力がトリステストの条件 1d = セカンダリ ASI チャンネル 3 出力は ADC チャンネル 3 データに対応 2d = 予約済み 3d = 予約済み
4-0	SASI_TX_CH3_SLOT_NUM[4:0]	R/W	00010b	セカンダリ ASI 出力チャンネル 3 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.9 SASI_TX_CH4_CFG レジスタ (アドレス = 0x21) [リセット = 0x03]

SASI_TX_CH4_CFG を表 7-176 に示します。

[概略表](#)に戻ります。

このレジスタは SASI TX チャンネル 4 構成レジスタです。

表 7-176. SASI_TX_CH4_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	SASI_TX_CH4_CFG[1:0]	R/W	00b	セカンダリ ASI 出力チャンネル 4 構成。 0d = セカンダリ ASI チャンネル 4 出力がトリステスト条件 1d = セカンダリ ASI チャンネル 4 出力は ADC チャンネル 4 データに対応 2d = セカンダリ ASI チャンネル 4 出力は温度データに対応 3d = 予約済み
4-0	SASI_TX_CH4_SLOT_NUM[4:0]	R/W	00011b	セカンダリ ASI 出力チャンネル 4 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.10 SASI_TX_CH5_CFG レジスタ (アドレス = 0x22) [リセット = 0x04]

SASI_TX_CH5_CFG を表 7-177 に示します。

[概略表](#)に戻ります。

このレジスタは SASI TX チャンネル 5 構成レジスタです。

表 7-177. SASI_TX_CH5_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

表 7-177. SASI_TX_CH5_CFG レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
6-5	SASI_TX_CH5_CFG[1:0]	R/W	00b	セカンダリ ASI 出力チャンネル 5 構成。 0d = セカンダリ ASI チャンネル 5 出力がトライステート条件 1d = セカンダリ ASI チャンネル 5 の出力は ASI 入力チャンネル 1 ループバック データに対応 2d = セカンダリ ASI チャンネル 5 の出力はエコー リファレンス チャンネル 1 のデータに対応 3d = 予約済み
4-0	SASI_TX_CH5_SLOT_NUM[4:0]	R/W	00100b	セカンダリ ASI 出力チャンネル 5 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.11 SASI_TX_CH6_CFG レジスタ (アドレス = 0x23) [リセット = 0x05]

SASI_TX_CH6_CFG を表 7-178 に示します。

[概略表](#)に戻ります。

このレジスタは SASI TX チャンネル 6 構成レジスタです。

表 7-178. SASI_TX_CH6_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	SASI_TX_CH6_CFG[1:0]	R/W	00b	セカンダリ ASI 出力チャンネル 6 構成。 0d = セカンダリ ASI チャンネル 6 出力がトライステート条件 1d = セカンダリ ASI チャンネル 6 の出力は ASI 入力チャンネル 2 ループバック データに対応 2d = セカンダリ ASI チャンネル 6 の出力はエコー リファレンス チャンネル 2 のデータに対応 3d = 予約済み
4-0	SASI_TX_CH6_SLOT_NUM[4:0]	R/W	00101b	セカンダリ ASI 出力チャンネル 6 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.12 SASI_TX_CH7_CFG レジスタ (アドレス = 0x24) [リセット = 0x06]

SASI_TX_CH7_CFG を表 7-179 に示します。

[概略表](#)に戻ります。

このレジスタは SASI TX チャンネル 7 構成レジスタです。

表 7-179. SASI_TX_CH7_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

表 7-179. SASI_TX_CH7_CFG レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
6-5	SASI_TX_CH7_CFG[1:0]	R/W	00b	セカンダリ ASI 出力チャンネル 7 構成。 0d = セカンダリ ASI チャンネル 7 の出力がトリステート条件にある 1d = 予約済み 2d = セカンダリ ASI チャンネル 7 の出力が{echo_ref_ch1_wlby2、echo_ref_ch2_wlby2} 3d = 予約済み
4-0	SASI_TX_CH7_SLOT_NUM[4:0]	R/W	00110b	セカンダリ ASI 出力チャンネル 7 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.13 SASI_TX_CH8_CFG レジスタ (アドレス = 0x25) [リセット = 0x07]

SASI_TX_CH8_CFG を表 7-180 に示します。

[概略表](#)に戻ります。

このレジスタは SASI TX チャンネル 8 構成レジスタです。

表 7-180. SASI_TX_CH8_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
5	SASI_TX_CH8_CFG	R/W	0b	セカンダリ ASI 出力チャンネル 8 構成。 0d = セカンダリ ASI チャンネル 8 出力がトリステート 1d = セカンダリ ASI チャンネル 8 出力が ICLA データに対応
4-0	SASI_TX_CH8_SLOT_NUM[4:0]	R/W	00111b	セカンダリ ASI 出力チャンネル 8 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.14 SASI_RX_CFG0 レジスタ (アドレス = 0x26) [リセット = 0x00]

SASI_RX_CFG0 を表 7-181 に示します。

[概略表](#)に戻ります。

このレジスタは SASI RX 構成レジスタ 0 です。

表 7-181. SASI_RX_CFG0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	SASI_RX_EDGE	R/W	0b	セカンダリ データ入力 (プライマリおよびセカンダリ データピン) 受信エッジ。 0d = ビット 2 (BCLK_POL) のプロトコル構成設定に従うデフォルトのエッジ 1d = デフォルトのエッジ設定を基準として、後続のエッジ (半周期遅延) を反転

表 7-181. SASI_RX_CFG0 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
6	SASI_RX_USE_INT_FSYNC	R/W	0b	セカンダリ ASI は、必要に応じてコントローラ モード構成での入力データラッチに内部 FSYNC を使用します。 0d = ASI プロトコルのデータラッチに外部 FSYNC を使用 1d = ASI プロトコルのデータラッチに内部 FSYNC を使用
5	SASI_RX_USE_INT_BCLK	R/W	0b	セカンダリ ASI は、コントローラ モード構成での入力データラッチに内部 BCLK を使用します。 0d = ASI プロトコルのデータラッチに外部 BCLK を使用 1d = ASI プロトコルのデータラッチに内部 BCLK を使用
4-0	SASI_RX_OFFSET[4:0]	R/W	00000b	セカンダリ ASI データ入力の MSB スロット 0 のオフセット (プライマリおよびセカンダリ データ ピン)。 0D = ASI データの MSB 位置にはオフセットがなく、標準プロトコルに従っている 1d = ASI データの MSB 位置 (TDM モードはスロット 0 または I ² S、LJ モードは左および右スロット 0) 標準プロトコルに対して 2 BCLK サイクルのオフセット 2d = ASI データ MSB 位置 (TDM モードはスロット 0 または I ² S、LJ モードは、標準プロトコルに対する BCLK サイクル 2 つ分の左右スロット 0) オフセット 3d ~ 30d = ASI データ MSB の位置 (TDM モードはスロット 0 または I ² S、LJ モードは、構成に従って割り当てられた左右のスロット 0 のオフセット) 31d = ASI データ MSB 位置 (TDM モードがスロット 0 または I ² S、LJ モードは、標準プロトコルに対する左右のスロット 0 の 31 BCLK サイクルのオフセットです。

7.1.3.15 SASI_RX_CFG1 レジスタ (アドレス = 0x27) [リセット = 0x00]

SASI_RX_CFG1 を表 7-182 に示します。

[概略表](#)に戻ります。

このレジスタは SASI RX 構成レジスタ 1 です。

表 7-182. SASI_RX_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	SASI_RX_CH8_SEL	R/W	0b	セカンダリ ASI 入力チャネル 8 選択。 0d = セカンダリ ASI チャネル 8 入力は DIN に存在 1d = セカンダリ ASI チャネル 8 入力は DIN2 に存在
6	SASI_RX_CH7_SEL	R/W	0b	セカンダリ ASI 入力チャネル 7 選択。 0d = セカンダリ ASI チャネル 7 入力は DIN に存在 1d = セカンダリ ASI チャネル 7 入力は DIN2 に存在
5	SASI_RX_CH6_SEL	R/W	0b	セカンダリ ASI 入力チャネル 6 選択。 0d = セカンダリ ASI チャネル 6 入力は DIN に存在 1d = セカンダリ ASI チャネル 6 入力は DIN2 に存在
4	SASI_RX_CH5_SEL	R/W	0b	セカンダリ ASI 入力チャネル 5 選択。 0d = セカンダリ ASI チャネル 5 入力は DIN に存在 1d = セカンダリ ASI チャネル 5 入力は DIN2 に存在
3	SASI_RX_CH4_SEL	R/W	0b	セカンダリ ASI 入力チャネル 4 選択。 0d = セカンダリ ASI チャネル 4 入力は DIN に存在 1d = セカンダリ ASI チャネル 4 入力は DIN2 に存在
2	SASI_RX_CH3_SEL	R/W	0b	セカンダリ ASI 入力チャネル 3 選択。 0d = セカンダリ ASI チャネル 3 入力は DIN に存在 1d = セカンダリ ASI チャネル 3 入力は DIN2 に存在

表 7-182. SASI_RX_CFG1 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
1	SASI_RX_CH2_SEL	R/W	0b	セカンダリ ASI 入力チャンネル 2 選択。 0d = セカンダリ ASI チャンネル 2 入力は DIN に存在 1d = セカンダリ ASI チャンネル 2 入力は DIN2 に存在
0	SASI_RX_CH1_SEL	R/W	0b	セカンダリ ASI 入力チャンネル 1 選択。 0d = セカンダリ ASI チャンネル 1 入力は DIN に存在 1d = セカンダリ ASI チャンネル 1 入力は DIN2 に存在

7.1.3.16 SASI_RX_CH1_CFG レジスタ (アドレス = 0x28) [リセット = 0x00]

SASI_RX_CH1_CFG を表 7-183 に示します。

[概略表](#)に戻ります。

このレジスタは SASI RX チャンネル 1 構成レジスタです。

表 7-183. SASI_RX_CH1_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
5	SASI_RX_CH1_CFG	R/W	0b	セカンダリ ASI 入力チャンネル 1 構成。 0d = セカンダリ ASI チャンネル 1 入力が無効 1d = セカンダリ ASI チャンネル 1 の入力は DAC チャンネル 1 のデータに対応し
4-0	SASI_RX_CH1_SLOT_NUM[4:0]	R/W	00000b	セカンダリ ASI 入力チャンネル 1 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.17 SASI_RX_CH2_CFG レジスタ (アドレス = 0x29) [リセット = 0x01]

SASI_RX_CH2_CFG を表 7-184 に示します。

[概略表](#)に戻ります。

このレジスタは SASI RX チャンネル 2 構成レジスタです。

表 7-184. SASI_RX_CH2_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
5	SASI_RX_CH2_CFG	R/W	0b	セカンダリ ASI 入力チャンネル 2 構成。 0d = セカンダリ ASI チャンネル 2 入力が無効 1d = セカンダリ ASI チャンネル 2 の入力は DAC チャンネル 2 のデータに対応し

表 7-184. SASI_RX_CH2_CFG レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
4-0	SASI_RX_CH2_SLOT_N UM[4:0]	R/W	00001b	セカンダリ ASI 入力チャネル 2 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.18 SASI_RX_CH3_CFG レジスタ (アドレス = 0x2A) [リセット = 0x02]

SASI_RX_CH3_CFG を表 7-185 に示します。

[概略表](#)に戻ります。

このレジスタは SASI RX チャネル 3 構成レジスタです。

表 7-185. SASI_RX_CH3_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
5	SASI_RX_CH3_CFG	R/W	0b	セカンダリ ASI 入力チャネル 3 構成。 0d = セカンダリ ASI チャネル 3 入力が無効 1d = セカンダリ ASI チャネル 3 の入力は DAC チャネル 3 のデータに対応し
4-0	SASI_RX_CH3_SLOT_N UM[4:0]	R/W	00010b	セカンダリ ASI 入力チャネル 3 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.19 SASI_RX_CH4_CFG レジスタ (アドレス = 0x2B) [リセット = 0x03]

SASI_RX_CH4_CFG を表 7-186 に示します。

[概略表](#)に戻ります。

このレジスタは SASI RX チャネル 4 構成レジスタです。

表 7-186. SASI_RX_CH4_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
5	SASI_RX_CH4_CFG	R/W	0b	セカンダリ ASI 入力チャネル 4 構成。 0d = セカンダリ ASI チャネル 4 入力が無効 1d = セカンダリ ASI チャネル 4 の入力は DAC チャネル 4 のデータに対応し

表 7-186. SASI_RX_CH4_CFG レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
4-0	SASI_RX_CH4_SLOT_NUM[4:0]	R/W	00011b	セカンダリ ASI 入力チャネル 4 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.20 SASI_RX_CH5_CFG レジスタ (アドレス = 0x2C) [リセット = 0x04]

SASI_RX_CH5_CFG を表 7-187 に示します。

[概略表](#)に戻ります。

このレジスタは SASI RX チャネル 5 構成レジスタです。

表 7-187. SASI_RX_CH5_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	SASI_RX_CH5_CFG[1:0]	R/W	00b	セカンダリ ASI 入力チャネル 5 構成。 0d = セカンダリ ASI チャネル 5 入力が無効 1d = セカンダリ ASI チャネル 5 入力は DAC チャネル 5 のデータに対応 2d = セカンダリ ASI チャネル 5 入力は ADC チャネル 1 の出力ループバックに対応 3d = 予約済み
4-0	SASI_RX_CH5_SLOT_NUM[4:0]	R/W	00100b	セカンダリ ASI 入力チャネル 5 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.21 SASI_RX_CH6_CFG レジスタ (アドレス = 0x2D) [リセット = 0x05]

SASI_RX_CH6_CFG を表 7-188 に示します。

[概略表](#)に戻ります。

このレジスタは SASI RX チャネル 6 構成レジスタです。

表 7-188. SASI_RX_CH6_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	SASI_RX_CH6_CFG[1:0]	R/W	00b	セカンダリ ASI 入力チャネル 6 構成。 0d = セカンダリ ASI チャネル 6 入力がディセーブル 1d = セカンダリ ASI チャネル 6 入力は DAC チャネル 6 データに対応 2d = セカンダリ ASI チャネル 6 入力は ADC チャネル 2 出力ループバックに対応 3d = セカンダリ ASI チャネル 6 入力は ICLA デバイス 1 のデータに対応

表 7-188. SASI_RX_CH6_CFG レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
4-0	SASI_RX_CH6_SLOT_NUM[4:0]	R/W	00101b	セカンダリ ASI 入力チャネル 6 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.22 SASI_RX_CH7_CFG レジスタ (アドレス = 0x2E) [リセット = 0x06]

SASI_RX_CH7_CFG を表 7-189 に示します。

[概略表](#)に戻ります。

このレジスタは SASI RX チャネル 7 構成レジスタです。

表 7-189. SASI_RX_CH7_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	SASI_RX_CH7_CFG[1:0]	R/W	00b	セカンダリ ASI 入力チャネル 7 構成。 0d = セカンダリ ASI チャネル 7 入力ディセーブル 1d = セカンダリ ASI チャネル 7 入力は DAC チャネル 7 データに対応 2d = セカンダリ ASI チャネル 7 入力は ADC チャネル 3 出力ループバックに対応 3d = セカンダリ ASI チャネル 7 入力は ICLA デバイス 2 のデータに対応
4-0	SASI_RX_CH7_SLOT_NUM[4:0]	R/W	00110b	セカンダリ ASI 入力チャネル 7 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.23 SASI_RX_CH8_CFG レジスタ (アドレス = 0x2F) [リセット = 0x07]

SASI_RX_CH8_CFG を表 7-190 に示します。

[概略表](#)に戻ります。

このレジスタは SASI RX チャネル 8 構成レジスタです。

表 7-190. SASI_RX_CH8_CFG レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6-5	SASI_RX_CH8_CFG[1:0]	R/W	00b	セカンダリ ASI 入力チャネル 8 構成。 0d = セカンダリ ASI チャネル 8 入力ディセーブル 1d = セカンダリ ASI チャネル 8 入力は DAC チャネル 8 データに対応 2d = セカンダリ ASI チャネル 8 入力は ADC チャネル 4 出力ループバックに対応 3d = セカンダリ ASI チャネル 8 入力は ICLA デバイス 3 のデータに対応

表 7-190. SASI_RX_CH8_CFG レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
4-0	SASI_RX_CH8_SLOT_N UM[4:0]	R/W	00111b	セカンダリ ASI 入力チャネル 8 スロット割り当て。 0d = TDM はスロット 0 または I ² S、LJ は左スロット 0 1d = TDM はスロット 1 または I ² S、LJ は左スロット 1 2d ~ 14d = 構成に従って割り当てられたスロット 15d = TDM はスロット 15 または I ² S、LJ は右スロット 15 16d = TDM はスロット 16 または I ² S、LJ は右スロット 0 17d = TDM はスロット 17 または I ² S、LJ は右スロット 1 18d ~ 30d = 構成に従って割り当てられたスロット 31d = TDM がスロット 31 または I ² S、LJ は右スロット 15

7.1.3.24 CLK_CFG12 レジスタ (アドレス = 0x32) [リセット = 0x00]

CLK_CFG12 を表 7-191 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 12 です。

表 7-191. CLK_CFG12 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	PDIV_CLKSRC_SEL[1:0]	R/W	00b	PLL PDIV 分周器のソース クロックの選択。 0d = PLL_PDIV_IN_CLK がプライマリ ASI BCLK 1d = PLL_PDIV_IN_CLK はセカンダリ ASI BCLK 2d = PLL_PDIV_IN_CLK は cclk 3d = PLL_PDIV_IN_CLK は内部発振器クロック (カスタム クロック構成でのみサポート)
5-3	PASI_BCLK_DIV_CLK_SEL[2:0]	R/W	000b	プライマリ ASI BCLK 分周器クロック ソースの選択。 0d = プライマリ ASI BCLK 分周器クロック ソースは PLL 出力 1d = 予約済み 2d = プライマリ ASI BCLK 分周器クロック ソースはセカンダリ ASI BCLK 3d = プライマリ ASI BCLK 分周器クロック ソースはクロック 4d = プライマリ ASI BCLK 分周器のクロック ソースは内部発振器クロック (カスタム クロック構成でのみサポート) 5d = プライマリ ASI BCLK 分周器クロック ソースは DSP クロック 6d~7d = 予約済み
2-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.3.25 CLK_CFG13 レジスタ (アドレス = 0x33) [リセット = 0x00]

CLK_CFG13 を表 7-192 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 13 です。

表 7-192. CLK_CFG13 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

表 7-192. CLK_CFG13 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
6-4	SASI_BCLK_DIV_CLK_SEL[2:0]	R/W	000b	セカンダリ ASI BCLK 分周器クロック ソースの選択。 0d = セカンダリ ASI BCLK デバイダのクロック ソースが PLL 出力 1d = セカンダリ ASI BCLK デバイダ クロック ソースはプライマリ ASI BCLK 2d = 予約済み 3d = セカンダリ ASI BCLK デバイダのクロック ソースはクロック 4d = セカンダリ ASI BCLK デバイダのクロック ソースは内部発振器クロック (カスタム クロック構成でのみサポート) 5d = セカンダリ ASI BCLK デバイダのクロック ソースは DSP クロック 6d~7d = 予約済み
3-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.3.26 CLK_CFG14 レジスタ (アドレス = 0x34) [リセット = 0x10]

CLK_CFG14 を表 7-193 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 14 です。

表 7-193. CLK_CFG14 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	DIG_NM_DIV_CLK_SRC_SEL[1:0]	R/W	00b	DIG NMDIV CLK クロックのソース クロック選択。 0d = DIG NM 分周器入力クロックがプライマリ ASI BCLK 1d = DIG NM 分周器入力クロックがセカンダリ ASI BCLK 2d = DIG NM 分周器入力クロックが cclk 3d = DIG NM 分周器入力クロックは内部発振器クロック (カスタム クロック構成でのみサポート)
5-4	ANA_NM_DIV_CLK_SRC_SEL[1:0]	R/W	01b	NMDIV CLK クロックのソース クロック選択。 0d = NM 分周器入力クロックは PLL 出力 1d = NM 分周器入力クロックは PLL 出力 2d = NM 分周器入力クロックは DIG NM 分周器クロック ソース 3d = NM 分周器入力クロックはプライマリ ASI BCLK (低ジッタ パス)
3-2	予約済み	R	0b	予約済みビット。リセット値のみを書き込み
1-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

7.1.3.27 CLK_CFG15 レジスタ (アドレス = 0x35) [リセット = 0x01]

CLK_CFG15 を表 7-194 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 15 です。

表 7-194. CLK_CFG15 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	PLL_PDIV[7:0]	R/W	00000001b	PLL ブリスケーラ P 分周器の値 (自動検出がイネーブルのときは問題なし) 0d = PLL PDIV 値は 256 1d = PLL PDIV 値は 1 2d = PLL PDIV 値は 2 3d~254d = PLL PDIV 値は構成による 255d = PLL PDIV 値は 255

7.1.3.28 CLK_CFG16 レジスタ (アドレス = 0x36) [リセット = 0x00]

CLK_CFG16 を表 7-195 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 16 です。

表 7-195. CLK_CFG16 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	PLL_JMUL_MSB	R/W	0b	PLL 整数部 J 乗算器値 MSB ビット。(自動検出が有効な場合は関係ありません)
6	PLL_DIV_CLK_DIG_BY_2	R/W	0b	PLL DIV クロック分周 2 構成 0d = PLL 内で分周/2 の実行なし 1d = PLL が分周/2 を実行
5-0	PLL_DMUL_MSB[5:0]	R/W	000000b	PLL 分数部 D マルチプライヤ値 MSB ビット。(自動検出が有効な場合は関係ありません)

7.1.3.29 CLK_CFG17 レジスタ (アドレス = 0x37) [リセット = 0x00]

CLK_CFG17 を表 7-196 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 17 です。

表 7-196. CLK_CFG17 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	PLL_DMUL_LSB[7:0]	R/W	00000000b	PLL 分数部 D マルチプライヤ値 LSB バイト。D 乗算器値の上位 MSB ビット (PLL_DMUL_MSB) は、この LSB バイト (PLL_DMUL_LSB) とともに連結され、最終的な D 乗算器値が決定されます。(自動検出がイネーブルのときは無関係) 0d = PLL DMUL 値は 0 1d = PLL DMUL 値は 1 2d = PLL DMUL 値は 2 3d ~ 9998d = PLL JMUL 値は構成による 9999d = PLL JMUL 値は 9999 10000d ~ 16383d = 予約済み、使用しないでください

7.1.3.30 CLK_CFG18 レジスタ (アドレス = 0x38) [リセット = 0x08]

CLK_CFG18 を表 7-197 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 18 です。

表 7-197. CLK_CFG18 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	PLL_JMUL_LSB[7:0]	R/W	00001000b	PLL 整数部 J 乗算器値 LSB バイト。J 乗算器の値 MSB ビット (PLL_JMUL_MSB) を上回る値と、この LSB バイト (PLL_JMUL_LSB) が連結されて、最終的な J 乗算器の値が決定されます。(自動検出がイネーブルのときは関係なし) 0d = 予約済み。 1d = PLL JMUL 値は 1 2d = PLL JMUL 値は 2 3d ~ 510d = PLL JMUL 値は構成による 511d = PLL JMUL 値は 511

7.1.3.31 CLK_CFG19 レジスタ (アドレス = 0x39) [リセット = 0x20]

CLK_CFG19 を表 7-198 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 19 です。

表 7-198. CLK_CFG19 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-5	NDIV[2:0]	R/W	001b	NDIV デバイダの値。(自動検出がイネーブルのときは関係なし) 0d = NDIV の値は 8 1d = NDIV の値は 1 2d = NDIV の値は 2 3d~6d = NDIV の値は構成による 7d = NDIV の値は 7
4-2	PDM_DIV[2:0]	R/W	000b	PDM デバイダの値。(自動検出がイネーブルのときは無関係) 0d = PDM_DIV 値は 1 1d = PDM_DIV 値は 2 2d = PDM_DIV 値は 4 3d = PDM_DIV 値は 8 4d = PDM_DIV 値は 16 5d-7d = 予約済み
1-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

7.1.3.32 CLK_CFG20 レジスタ (アドレス = 0x3A) [リセット = 0x04]

CLK_CFG20 を表 7-199 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 20 です。

表 7-199. CLK_CFG20 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-2	MDIV[5:0]	R/W	000001b	MDIV デバイダの値。(自動検出がイネーブルのときは関係なし) 0d = MDIV の値は 64 1d = MDIV の値は 1 2d = MDIV の値は 2 3d~62d = MDIV の値は構成による 63d = MDIV の値は 63
1-0	DIG_ADC_MODCLK_DIV[1:0]	R/W	00b	ADC 変調器のクロック分周値。(自動検出がイネーブルのときは無関係) 0d = DIG_ADC_MODCLK_DIV 値は 1 1d = DIG_ADC_MODCLK_DIV 値は 2 2d = DIG_ADC_MODCLK_DIV 値は 4 3d = 予約済み

7.1.3.33 CLK_CFG21 レジスタ (アドレス = 0x3B) [リセット = 0x00]

CLK_CFG21 を表 7-200 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 21 です。

表 7-200. CLK_CFG21 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値のみを書き込み

表 7-200. CLK_CFG21 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
5-4	DIG_DAC_MODCLK_DIV[1:0]	R/W	00b	DAC 変調器のクロック分周値。(自動検出がイネーブルのときは無関係) 0d = DIG_DAC_MODCLK_DIV 値は 1 1d = DIG_DAC_MODCLK_DIV 値は 2 2d = DIG_DAC_MODCLK_DIV 値は 4 3d = 予約済み
3	DAC_MODCLKx2_DIS	R/W	0b	DAC 変調器のクロック選択構成。 0D = DAC MOD クロック 2x 有効 1d = DAC MOD クロック 2x 無効
2	PASI_BDIV_MSB	R/W	0b	プライマリ ASI BCLK 分周値 MSB ビット。(自動検出が有効な場合は関係ありません)
1	SASI_BDIV_MSB	R/W	0b	セカンダリ ASI BCLK 分周器値 MSB ビット。(自動検出が有効な場合は関係ありません)
0	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ

7.1.3.34 CLK_CFG22 レジスタ (アドレス = 0x3C) [リセット = 0x01]

CLK_CFG22 を表 7-201 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 22 です。

表 7-201. CLK_CFG22 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	PASI_BDIV_LSB[7:0]	R/W	00000001b	セカンダリ ASI BCLK 分周器の値。(自動検出がイネーブルのときは無関係) 0d = SASI BCLK 分周器の値は 512 1d = SASI BCLK 分周器の値は 1 2d = SASI BCLK 分周器の値は 2 3d~62d = SASI BCLK 分周器の値は構成による 63d = SASI BCLK 分周器の値は 511

7.1.3.35 CLK_CFG23 レジスタ (アドレス = 0x3D) [リセット = 0x01]

CLK_CFG23 を表 7-202 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 23 です。

表 7-202. CLK_CFG23 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-0	SASI_BDIV_LSB[7:0]	R/W	00000001b	セカンダリ ASI BCLK 分周器の値。(自動検出がイネーブルのときは無関係) 0d = SASI BCLK 分周器の値は 512 1d = SASI BCLK 分周器の値は 1 2d = SASI BCLK 分周器の値は 2 3d~62d = SASI BCLK 分周器の値は構成による 63d = SASI BCLK 分周器の値は 511

7.1.3.36 CLK_CFG24 レジスタ (アドレス = 0x3E) [リセット = 0x01]

CLK_CFG24 を表 7-203 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 24 です。

表 7-203. CLK_CFG24 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
5-0	ANA_NM_DIV[5:0]	R/W	000001b	アナログ N-M DIV 分周器の値。(自動検出がイネーブルのときは関係なし) 0d = ANA_NM_DIV 値は 64 1d = ANA_NM_DIV 値は 1 2d = ANA_NM_DIV 値は 2 3d~62d = ANA_NM_DIV 値は設定による 63d = NDIV 値は 63

7.1.3.37 CLK_CFG30 レジスタ (アドレス = 0x44) [リセット = 0x00]

CLK_CFG30 を表 7-204 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 30 です。

表 7-204. CLK_CFG30 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-3	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
2	NDIV_EN	R/W	0b	NDIV 分周器が有効 0d = 分周器が無効 1d = 分周器が有効
1	MDIV_EN	R/W	0b	MDIV 分周器が有効 0d = 分周器が無効 1d = 分周器が有効
0	PDM_DIV_EN	R/W	0b	PDM 分周器が有効 0d = 分周器が無効 1d = 分周器が有効

7.1.3.38 CLK_CFG31 レジスタ (アドレス = 0x45) [リセット = 0x00]

CLK_CFG31 を表 7-205 に示します。

[概略表](#)に戻ります。

このレジスタはクロック構成レジスタ 31 です。

表 7-205. CLK_CFG31 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
6	DIG_ADC_MODCLK_DIV_EN	R/W	0b	ADC MODCLK 分周器有効 0d = 分周器無効 1d = 分周器有効
5	RESERVED	R	0b	予約済みビット。リセット値を書き込むのみ
4	DIG_DAC_MODCLK_DIV_EN	R/W	0b	DAC MODCLK 分周器有効 0d = 分周器無効 1d = 分周器有効

表 7-205. CLK_CFG31 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
3	PASI_BDIV_EN	R/W	0b	PASI BDIV 分周器有効 0d = 分周器無効 1d = 分周器有効
2	SASI_BDIV_EN	R/W	0b	SASI BDIV 分周器有効 0d = 分周器無効 1d = 分周器有効
1	PASI_FSYNC_DIV_EN	R/W	0b	PASI FSYNC DIV 分周器有効 0d = 分周器無効 1d = 分周器有効
0	SASI_FSYNC_DIV_EN	R/W	0b	SASI FSYNC DIV 分周器有効 0d = 分周器無効 1d = 分周器有効

7.1.3.39 CLKOUT_CFG1 レジスタ (アドレス = 0x46) [リセット = 0x00]

CLKOUT_CFG1 を表 7-206 に示します。

[概略表](#)に戻ります。

このレジスタは CLKOUT 構成レジスタ 1 です。

表 7-206. CLKOUT_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-3	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
2-0	CLKOUT_CLK_SEL[2:0]	R/W	000b	汎用の CLKOUT 分周器クロック ソースの選択。 0D = ソース クロックは PLL 出力 1d = ソース クロックはプライマリ ASI BCLK 2d = ソース クロックはセカンダリ ASI BCLK 3d = ソース クロックは CCLK 4d = ソース クロックは内部発振器クロック 5d = ソース クロックは DSP クロック 6d~7d = 予約済み

7.1.3.40 CLKOUT_CFG2 レジスタ (アドレス = 0x47) [リセット = 0x01]

CLKOUT_CFG2 を表 7-207 に示します。

[概略表](#)に戻ります。

このレジスタは CLKOUT 構成レジスタ 2 です。

表 7-207. CLKOUT_CFG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	CLKOUT_DIV_EN	R/W	0b	CLKOUT 分周器をイネーブル。 0d = CLKOUT 分周器が無効 1d = CLKOUT 分周器が有効
6-0	CLKOUT_DIV[6:0]	R/W	0000001b	CLKOUT DIV 分周器の値。 0d = CLKout_DIV 値は 128 1d = CLKout_DIV 値は 1 2d = CLKout_DIV の値は 2 3D~126d = CLKout_DIV の値は構成による 127d = CLKout_DIV の値は 127

7.1.3.41 SARCLK_CFG1 レジスタ (アドレス = 0x49) [リセット = 0x00]

SARCLK_CFG1 を表 7-208 に示します。

[概略表](#)に戻ります。

このレジスタは SAR クロック構成レジスタ 1 です

表 7-208. SARCLK_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
7-6	SAR_CLK_FREQ_SEL[1:0]	R/W	00b	SAR クロック周波数モード 0d = SAR クロック周波数は ~ 6MHz 1d = SAR クロック周波数は ~ 3 MHz 2d = SAR クロック周波数は ~ 1.5 MHz 3d = SAR クロック周波数は ~ 12MHz (カスタム クロック構成の内部発振器クロックを使用して SAR クロックが直接生成された場合にのみ有効)
5	SAR_CLK_SRC_AUTO_DIS	R/W	0b	SAR 分周器のソース クロックの自動選択を無効化 0d = クロック検出方式に基づいて SAR 分周器のソース クロックの自動選択 1d = 予約済み
4	SAR_CLK_SRC_MANUAL_SEL	R/W	0b	SAR クロック ソースの手動選択 (自動モードでは無関係) 0d = オーディオ クロックに基づいて生成される SAR クロック ADC/DAC を使用可能 1d = 内部発振器クロックに基づいて生成される SAR クロック (カスタム クロック構成でのみサポート)
3	SAR_CLK_EN_AUTO_DIS	R/W	0b	SAR 分周器のソース クロックの自動選択の無効化 0d = SAR 分周器の自動有効化 1d = 予約済み
2	SAR_CLK_MANUAL_EN	R/W	0b	SAR デバイダの手動イネーブル (自動モードでは関係なし) 0d = SAR 分周器が無効 1d = SAR 分周器が有効
1-0	SAR_CLK_MANUAL_DIV[1:0]	R/W	00b	SAR 分周器の値 (自動モードでは関係なし) 0d = SAR 分周器の値は 1 1d = SAR 分周器の値は 2 2d = SAR 分周器の値は 4 3d = SAR 分周器の値は 8

7.1.3.42 ADC_OVRD_FLAG レジスタ (アドレス = 0x5B) [リセット = 0x00]

ADC_OVRD_FLAG を表 7-209 に示します。

[概略表](#)に戻ります。

これは、ADC 過負荷フラグ ステータス レジスタです。

表 7-209. ADC_OVRD_FLAG レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	概要
7	ADC_CH1_OVRD_LTCH	R	0b	ADC CH1 OVRD フォルト (セルフ クリア ビット)。 0b = ADC CH1 OVRD フォルトなし 1b = ADC CH1 OVRD フォルト
6	ADC_CH2_OVRD_LTCH	R	0b	ADC CH2 OVRD フォルト (セルフ クリア ビット)。 0b = ADC CH2 OVRD フォルトなし 1b = ADC CH2 OVRD フォルト
5	ADC_CH1_OVRD_LIVE	R	0b	ADC CH1 OVRD フォルト (セルフ クリア ビット)。 0b = ADC CH1 OVRD フォルトなし 1b = ADC CH1 OVRD フォルト

表 7-209. ADC_OVRD_FLAG レジスタ フィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	概要
4	ADC_CH2_OVRD_LIVE	R	0b	ADC CH2 OVRD フォルト (セルフ クリア ビット)。 0b = ADC CH2 OVRD フォルトなし 1b = ADC CH2 OVRD フォルト
3-0	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ

7.2 プログラム可能な係数レジスタ

このセクションのレジスタ ページは、デバイスのプログラマブル係数で構成されています。TI は、プログラマブル係数の設定には PPC3 GUI の使用を推奨しています。詳細については「[TAX5x1x-Q1EVM-PDK 評価基板ユーザー ガイド](#)と [PurePath™ コンソール グラフィカル開発サイト](#)をご覧ください。このセクションのレジスタ ページの係数レジスタのトランザクション時間を最適化するために、デバイスは(デフォルトで)I²C および SPI バースト書き込みと読み出し用の自動インクリメント ページもサポートしています。レジスタ アドレス 0x7F のトランザクションの後、デバイスは自動的に次のページのレジスタ 0x08 に移動し、次の係数値を処理します。これらのプログラム可能な係数は 32 ビットの 2 の補数です。係数レジスタのトランザクションを成功させるには、ホスト デバイスはターゲット係数レジスタのトランザクションに対して、最上位バイト(BYT1)から始まる 4 バイトすべてを書き込み、読み取る必要があります。係数レジスタの読み取りトランザクションに SPI を使用する場合、デバイスは最初のバイトをダミーの読み取りバイトとして送信します。そのため、ホストは最初のダミーの読み取りバイトと、係数レジスタの値に対応する最後の 4 バイト(最上位バイト(BYT1)から始まる)の合計 5 バイトを読み取る必要があります。

7.2.1 プログラム可能な係数レジスタ : ページ 8

表 7-210 に示すこのレジスタ ページは、ADC バイクワッド 1 ~ バイクワッド 6 フィルタのプログラム可能な係数で構成されています。

表 7-210. ページ 8 のプログラム可能な係数レジスタ

アドレス	レジスタ	リセット	説明
0x00	PAGE[7:0]	0x00	デバイス ページのレジスタ
0x08	ADC_BQ1_N0_BYT1[7:0]	0x7F	プログラム可能 ADC バイクワッド 1、N0 係数バイト [31:24]
0x09	ADC_BQ1_N0_BYT2[7:0]	0xFF	プログラム可能 ADC バイクワッド 1、N0 係数バイト [23:16]
0x0A	ADC_BQ1_N0_BYT3[7:0]	0xFF	プログラム可能 ADC バイクワッド 1、N0 係数バイト [15:8]
0x0B	ADC_BQ1_N0_BYT4[7:0]	0xFF	プログラム可能 ADC バイクワッド 1、N0 係数バイト [7:0]
0x0C	ADC_BQ1_N1_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 1、N1 係数バイト [31:24]
0x0D	ADC_BQ1_N1_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 1、N1 係数バイト [23:16]
0x0E	ADC_BQ1_N1_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 1、N1 係数バイト [15:8]
0x0F	ADC_BQ1_N1_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 1、N1 係数バイト [7:0]
0x10	ADC_BQ1_N2_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 1、N2 係数バイト [31:24]
0x11	ADC_BQ1_N2_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 1、N2 係数バイト [23:16]
0x12	ADC_BQ1_N2_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 1、N2 係数バイト [15:8]
0x13	ADC_BQ1_N2_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 1、N2 係数バイト [7:0]
0x14	ADC_BQ1_D1_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 1、D1 係数バイト [31:24]
0x15	ADC_BQ1_D1_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 1、D1 係数バイト [23:16]
0x16	ADC_BQ1_D1_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 1、D1 係数バイト [15:8]
0x17	ADC_BQ1_D1_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 1、D1 係数バイト [7:0]
0x18	ADC_BQ1_D2_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 1、D2 係数バイト [31:24]
0x19	ADC_BQ1_D2_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 1、D2 係数バイト [23:16]
0x1A	ADC_BQ1_D2_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 1、D2 係数バイト [15:8]
0x1B	ADC_BQ1_D2_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 1、D2 係数バイト [7:0]

表 7-210. ページ 8 のプログラム可能な係数レジスタ (続き)

0x1C	ADC_BQ2_N0_BYT1[7:0]	0x7F	プログラム可能 ADC バイクワッド 2, N0 係数バイト [31:24]
0x1D	ADC_BQ2_N0_BYT2[7:0]	0xFF	プログラム可能 ADC バイクワッド 2, N0 係数バイト [23:16]
0x1E	ADC_BQ2_N0_BYT3[7:0]	0xFF	プログラム可能 ADC バイクワッド 2, N0 係数バイト [15:8]
0x1F	ADC_BQ2_N0_BYT4[7:0]	0xFF	プログラム可能 ADC バイクワッド 2, N0 係数バイト [7:0]
0x20	ADC_BQ2_N1_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 2, N1 係数バイト [31:24]
0x21	ADC_BQ2_N1_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 2, N1 係数バイト [23:16]
0x22	ADC_BQ2_N1_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 2, N1 係数バイト [15:8]
0x23	ADC_BQ2_N1_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 2, N1 係数バイト [7:0]
0x24	ADC_BQ2_N2_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 2, N2 係数バイト [31:24]
0x25	ADC_BQ2_N2_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 2, N2 係数バイト [23:16]
0x26	ADC_BQ2_N2_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 2, N2 係数バイト [15:8]
0x27	ADC_BQ2_N2_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 2, N2 係数バイト [7:0]
0x28	ADC_BQ2_D1_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 2, D1 係数バイト [31:24]
0x29	ADC_BQ2_D1_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 2, D1 係数バイト [23:16]
0x2A	ADC_BQ2_D1_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 2, D1 係数バイト [15:8]
0x2B	ADC_BQ2_D1_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 2, D1 係数バイト [7:0]
0x2C	ADC_BQ2_D2_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 2, D2 係数バイト [31:24]
0x2D	ADC_BQ2_D2_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 2, D2 係数バイト [23:16]
0x2E	ADC_BQ2_D2_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 2, D2 係数バイト [15:8]
0x2F	ADC_BQ2_D2_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 2, D2 係数バイト [7:0]
0x30	ADC_BQ3_N0_BYT1[7:0]	0x7F	プログラム可能 ADC バイクワッド 3, N0 係数バイト [31:24]
0x31	ADC_BQ3_N0_BYT2[7:0]	0xFF	プログラム可能 ADC バイクワッド 3, N0 係数バイト [23:16]
0x32	ADC_BQ3_N0_BYT3[7:0]	0xFF	プログラム可能 ADC バイクワッド 3, N0 係数バイト [15:8]
0x33	ADC_BQ3_N0_BYT4[7:0]	0xFF	プログラム可能 ADC バイクワッド 3, N0 係数バイト [7:0]
0x34	ADC_BQ3_N1_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 3, N1 係数バイト [31:24]
0x35	ADC_BQ3_N1_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 3, N1 係数バイト [23:16]
0x36	ADC_BQ3_N1_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 3, N1 係数バイト [15:8]
0x37	ADC_BQ3_N1_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 3, N1 係数バイト [7:0]
0x38	ADC_BQ3_N2_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 3, N2 係数バイト [31:24]
0x39	ADC_BQ3_N2_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 3, N2 係数バイト [23:16]
0x3A	ADC_BQ3_N2_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 3, N2 係数バイト [15:8]
0x3B	ADC_BQ3_N2_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 3, N2 係数バイト [7:0]
0x3C	ADC_BQ3_D1_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 3, D1 係数バイト [31:24]
0x3D	ADC_BQ3_D1_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 3, D1 係数バイト [23:16]
0x3E	ADC_BQ3_D1_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 3, D1 係数バイト [15:8]
0x3F	ADC_BQ3_D1_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 3, D1 係数バイト [7:0]
0x40	ADC_BQ3_D2_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 3, D2 係数バイト [31:24]
0x41	ADC_BQ3_D2_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 3, D2 係数バイト [23:16]
0x42	ADC_BQ3_D2_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 3, D2 係数バイト [15:8]
0x43	ADC_BQ3_D2_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 3, D2 係数バイト [7:0]
0x44	ADC_BQ4_N0_BYT1[7:0]	0x7F	プログラム可能 ADC バイクワッド 4, N0 係数バイト [31:24]
0x45	ADC_BQ4_N0_BYT2[7:0]	0xFF	プログラム可能 ADC バイクワッド 4, N0 係数バイト [23:16]
0x46	ADC_BQ4_N0_BYT3[7:0]	0xFF	プログラム可能 ADC バイクワッド 4, N0 係数バイト [15:8]

表 7-210. ページ 8 のプログラム可能な係数レジスタ (続き)

0x47	ADC_BQ4_N0_BYT4[7:0]	0xFF	プログラム可能 ADC バイクワッド 4、N0 係数バイト [7:0]
0x48	ADC_BQ4_N1_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 4、N1 係数バイト [31:24]
0x49	ADC_BQ4_N1_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 4、N1 係数バイト [23:16]
0x4A	ADC_BQ4_N1_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 4、N1 係数バイト [15:8]
0x4B	ADC_BQ4_N1_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 4、N1 係数バイト [7:0]
0x4C	ADC_BQ4_N2_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 4、N2 係数バイト [31:24]
0x4D	ADC_BQ4_N2_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 4、N2 係数バイト [23:16]
0x4E	ADC_BQ4_N2_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 4、N2 係数バイト [15:8]
0x4F	ADC_BQ4_N2_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 4、N2 係数バイト [7:0]
0x50	ADC_BQ4_D1_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 4、D1 係数バイト [31:24]
0x51	ADC_BQ4_D1_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 4、D1 係数バイト [23:16]
0x52	ADC_BQ4_D1_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 4、D1 係数バイト [15:8]
0x53	ADC_BQ4_D1_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 4、D1 係数バイト [7:0]
0x54	ADC_BQ4_D2_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 4、D2 係数バイト [31:24]
0x55	ADC_BQ4_D2_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 4、D2 係数バイト [23:16]
0x56	ADC_BQ4_D2_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 4、D2 係数バイト [15:8]
0x57	ADC_BQ4_D2_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 4、D2 係数バイト [7:0]
0x58	ADC_BQ5_N0_BYT1[7:0]	0x7F	プログラム可能 ADC バイクワッド 5、N0 係数バイト [31:24]
0x59	ADC_BQ5_N0_BYT2[7:0]	0xFF	プログラム可能 ADC バイクワッド 5、N0 係数バイト [23:16]
0x5A	ADC_BQ5_N0_BYT3[7:0]	0xFF	プログラム可能 ADC バイクワッド 5、N0 係数バイト [15:8]
0x5B	ADC_BQ5_N0_BYT4[7:0]	0xFF	プログラム可能 ADC バイクワッド 5、N0 係数バイト [7:0]
0x5C	ADC_BQ5_N1_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 5、N1 係数バイト [31:24]
0x5D	ADC_BQ5_N1_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 5、N1 係数バイト [23:16]
0x5E	ADC_BQ5_N1_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 5、N1 係数バイト [15:8]
0x5F	ADC_BQ5_N1_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 5、N1 係数バイト [7:0]
0x60	ADC_BQ5_N2_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 5、N2 係数バイト [31:24]
0x61	ADC_BQ5_N2_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 5、N2 係数バイト [23:16]
0x62	ADC_BQ5_N2_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 5、N2 係数バイト [15:8]
0x63	ADC_BQ5_N2_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 5、N2 係数バイト [7:0]
0x64	ADC_BQ5_D1_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 5、D1 係数バイト [31:24]
0x65	ADC_BQ5_D1_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 5、D1 係数バイト [23:16]
0x66	ADC_BQ5_D1_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 5、D1 係数バイト [15:8]
0x67	ADC_BQ5_D1_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 5、D1 係数バイト [7:0]
0x68	ADC_BQ5_D2_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 5、D2 係数バイト [31:24]
0x69	ADC_BQ5_D2_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 5、D2 係数バイト [23:16]
0x6A	ADC_BQ5_D2_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 5、D2 係数バイト [15:8]
0x6B	ADC_BQ5_D2_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 5、D2 係数バイト [7:0]
0x6C	ADC_BQ6_N0_BYT1[7:0]	0x7F	プログラム可能 ADC バイクワッド 6、N0 係数バイト [31:24]
0x6D	ADC_BQ6_N0_BYT2[7:0]	0xFF	プログラム可能 ADC バイクワッド 6、N0 係数バイト [23:16]
0x6E	ADC_BQ6_N0_BYT3[7:0]	0xFF	プログラム可能 ADC バイクワッド 6、N0 係数バイト [15:8]
0x6F	ADC_BQ6_N0_BYT4[7:0]	0xFF	プログラム可能 ADC バイクワッド 6、N0 係数バイト [7:0]
0x70	ADC_BQ6_N1_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 6、N1 係数バイト [31:24]
0x71	ADC_BQ6_N1_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 6、N1 係数バイト [23:16]

表 7-210. ページ 8 のプログラム可能な係数レジスタ (続き)

0x72	ADC_BQ6_N1_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 6、N1 係数バイト [15:8]
0x73	ADC_BQ6_N1_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 6、N1 係数バイト [7:0]
0x74	ADC_BQ6_N2_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 6、N2 係数バイト [31:24]
0x75	ADC_BQ6_N2_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 6、N2 係数バイト [23:16]
0x76	ADC_BQ6_N2_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 6、N2 係数バイト [15:8]
0x77	ADC_BQ6_N2_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 6、N2 係数バイト [7:0]
0x78	ADC_BQ6_D1_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 6、D1 係数バイト [31:24]
0x79	ADC_BQ6_D1_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 6、D1 係数バイト [23:16]
0x7A	ADC_BQ6_D1_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 6、D1 係数バイト [15:8]
0x7B	ADC_BQ6_D1_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 6、D1 係数バイト [7:0]
0x7C	ADC_BQ6_D2_BYT1[7:0]	0x00	プログラム可能 ADC バイクワッド 6、D2 係数バイト [31:24]
0x7D	ADC_BQ6_D2_BYT2[7:0]	0x00	プログラム可能 ADC バイクワッド 6、D2 係数バイト [23:16]
0x7E	ADC_BQ6_D2_BYT3[7:0]	0x00	プログラム可能 ADC バイクワッド 6、D2 係数バイト [15:8]
0x7F	ADC_BQ6_D2_BYT4[7:0]	0x00	プログラム可能 ADC バイクワッド 6、D2 係数バイト [7:0]

7.2.2 プログラム可能な係数レジスタ : ページ 9

表 7-211 に示すこのレジスタ ページは、ADC バイクワッド 7 ~ バイクワッド 12 フィルタのプログラム可能な係数で構成されています。

表 7-211. ページ 9 のプログラム可能な係数レジスタ

アドレス	レジスタ	リセット	説明
0x00	PAGE[7:0]	0x00	デバイス ページのレジスタ
0x08	ADC_BQ7_N0_BYT1[7:0]	0x7F	プログラム可能な ADC バイクワッド 7、N0 係数バイト [31:24]
0x09	ADC_BQ7_N0_BYT2[7:0]	0xFF	プログラム可能な ADC バイクワッド 7、N0 係数バイト [23:16]
0x0A	ADC_BQ7_N0_BYT3[7:0]	0xFF	プログラム可能な ADC バイクワッド 7、N0 係数バイト [15:8]
0x0B	ADC_BQ7_N0_BYT4[7:0]	0xFF	プログラム可能な ADC バイクワッド 7、N0 係数バイト [7:0]
0x0C	ADC_BQ7_N1_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 7、N1 係数バイト [31:24]
0x0D	ADC_BQ7_N1_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 7、N1 係数バイト [23:16]
0x0E	ADC_BQ7_N1_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 7、N1 係数バイト [15:8]
0x0F	ADC_BQ7_N1_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 7、N1 係数バイト [7:0]
0x10	ADC_BQ7_N2_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 7、N2 係数バイト [31:24]
0x11	ADC_BQ7_N2_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 7、N2 係数バイト [23:16]
0x12	ADC_BQ7_N2_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 7、N2 係数バイト [15:8]
0x13	ADC_BQ7_N2_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 7、N2 係数バイト [7:0]
0x14	ADC_BQ7_D1_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 7、D1 係数バイト [31:24]
0x15	ADC_BQ7_D1_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 7、D1 係数バイト [23:16]
0x16	ADC_BQ7_D1_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 7、D1 係数バイト [15:8]
0x17	ADC_BQ7_D1_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 7、D1 係数バイト [7:0]
0x18	ADC_BQ7_D2_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 7、D2 係数バイト [31:24]
0x19	ADC_BQ7_D2_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 7、D2 係数バイト [23:16]
0x1A	ADC_BQ7_D2_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 7、D2 係数バイト [15:8]
0x1B	ADC_BQ7_D2_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 7、D2 係数バイト [7:0]
0x1C	ADC_BQ8_N0_BYT1[7:0]	0x7F	プログラム可能な ADC バイクワッド 8、N0 係数バイト [31:24]
0x1D	ADC_BQ8_N0_BYT2[7:0]	0xFF	プログラム可能な ADC バイクワッド 8、N0 係数バイト [23:16]

表 7-211. ページ 9 のプログラム可能な係数レジスタ (続き)

0x1E	ADC_BQ8_N0_BYT3[7:0]	0xFF	プログラム可能な ADC バイクワッド 8、N0 係数バイト [15:8]
0x1F	ADC_BQ8_N0_BYT4[7:0]	0xFF	プログラム可能な ADC バイクワッド 8、N0 係数バイト [7:0]
0x20	ADC_BQ8_N1_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 8、N1 係数バイト [31:24]
0x21	ADC_BQ8_N1_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 8、N1 係数バイト [23:16]
0x22	ADC_BQ8_N1_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 8、N1 係数バイト [15:8]
0x23	ADC_BQ8_N1_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 8、N1 係数バイト [7:0]
0x24	ADC_BQ8_N2_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 8、N2 係数バイト [31:24]
0x25	ADC_BQ8_N2_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 8、N2 係数バイト [23:16]
0x26	ADC_BQ8_N2_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 8、N2 係数バイト [15:8]
0x27	ADC_BQ8_N2_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 8、N2 係数バイト [7:0]
0x28	ADC_BQ8_D1_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 8、D1 係数バイト [31:24]
0x29	ADC_BQ8_D1_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 8、D1 係数バイト [23:16]
0x2A	ADC_BQ8_D1_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 8、D1 係数バイト [15:8]
0x2B	ADC_BQ8_D1_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 8、D1 係数バイト [7:0]
0x2C	ADC_BQ8_D2_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 8、D2 係数バイト [31:24]
0x2D	ADC_BQ8_D2_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 8、D2 係数バイト [23:16]
0x2E	ADC_BQ8_D2_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 8、D2 係数バイト [15:8]
0x2F	ADC_BQ8_D2_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 8、D2 係数バイト [7:0]
0x30	ADC_BQ9_N0_BYT1[7:0]	0x7F	プログラム可能な ADC バイクワッド 9、N0 係数バイト [31:24]
0x31	ADC_BQ9_N0_BYT2[7:0]	0xFF	プログラム可能な ADC バイクワッド 9、N0 係数バイト [23:16]
0x32	ADC_BQ9_N0_BYT3[7:0]	0xFF	プログラム可能な ADC バイクワッド 9、N0 係数バイト [15:8]
0x33	ADC_BQ9_N0_BYT4[7:0]	0xFF	プログラム可能な ADC バイクワッド 9、N0 係数バイト [7:0]
0x34	ADC_BQ9_N1_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 9、N1 係数バイト [31:24]
0x35	ADC_BQ9_N1_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 9、N1 係数バイト [23:16]
0x36	ADC_BQ9_N1_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 9、N1 係数バイト [15:8]
0x37	ADC_BQ9_N1_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 9、N1 係数バイト [7:0]
0x38	ADC_BQ9_N2_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 9、N2 係数バイト [31:24]
0x39	ADC_BQ9_N2_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 9、N2 係数バイト [23:16]
0x3A	ADC_BQ9_N2_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 9、N2 係数バイト [15:8]
0x3B	ADC_BQ9_N2_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 9、N2 係数バイト [7:0]
0x3C	ADC_BQ9_D1_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 9、D1 係数バイト [31:24]
0x3D	ADC_BQ9_D1_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 9、D1 係数バイト [23:16]
0x3E	ADC_BQ9_D1_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 9、D1 係数バイト [15:8]
0x3F	ADC_BQ9_D1_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 9、D1 係数バイト [7:0]
0x40	ADC_BQ9_D2_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 9、D2 係数バイト [31:24]
0x41	ADC_BQ9_D2_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 9、D2 係数バイト [23:16]
0x42	ADC_BQ9_D2_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 9、D2 係数バイト [15:8]
0x43	ADC_BQ9_D2_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 9、D2 係数バイト [7:0]
0x44	ADC_BQ10_N0_BYT1[7:0]	0x7F	プログラム可能な ADC バイクワッド 10、N0 係数バイト [31:24]
0x45	ADC_BQ10_N0_BYT2[7:0]	0xFF	プログラム可能な ADC バイクワッド 10、N0 係数バイト [23:16]
0x46	ADC_BQ10_N0_BYT3[7:0]	0xFF	プログラム可能な ADC バイクワッド 10、N0 係数バイト [15:8]
0x47	ADC_BQ10_N0_BYT4[7:0]	0xFF	プログラム可能な ADC バイクワッド 10、N0 係数バイト [7:0]
0x48	ADC_BQ10_N1_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 10、N1 係数バイト [31:24]

表 7-211. ページ 9 のプログラム可能な係数レジスタ (続き)

0x49	ADC_BQ10_N1_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 10、N1 係数バイト [23:16]
0x4A	ADC_BQ10_N1_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 10、N1 係数バイト [15:8]
0x4B	ADC_BQ10_N1_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 10、N1 係数バイト [7:0]
0x4C	ADC_BQ10_N2_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 10、N2 係数バイト [31:24]
0x4D	ADC_BQ10_N2_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 10、N2 係数バイト [23:16]
0x4E	ADC_BQ10_N2_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 10、N2 係数バイト [15:8]
0x4F	ADC_BQ10_N2_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 10、N2 係数バイト [7:0]
0x50	ADC_BQ10_D1_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 10、D1 係数バイト [31:24]
0x51	ADC_BQ10_D1_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 10、D1 係数バイト [23:16]
0x52	ADC_BQ10_D1_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 10、D1 係数バイト [15:8]
0x53	ADC_BQ10_D1_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 10、D1 係数バイト [7:0]
0x54	ADC_BQ10_D2_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 10、D2 係数バイト [31:24]
0x55	ADC_BQ10_D2_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 10、D2 係数バイト [23:16]
0x56	ADC_BQ10_D2_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 10、D2 係数バイト [15:8]
0x57	ADC_BQ10_D2_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 10、D2 係数バイト [7:0]
0x58	ADC_BQ11_N0_BYT1[7:0]	0x7F	プログラム可能な ADC バイクワッド 11、N0 係数バイト [31:24]
0x59	ADC_BQ11_N0_BYT2[7:0]	0xFF	プログラム可能な ADC バイクワッド 11、N0 係数バイト [23:16]
0x5A	ADC_BQ11_N0_BYT3[7:0]	0xFF	プログラム可能な ADC バイクワッド 11、N0 係数バイト [15:8]
0x5B	ADC_BQ11_N0_BYT4[7:0]	0xFF	プログラム可能な ADC バイクワッド 11、N0 係数バイト [7:0]
0x5C	ADC_BQ11_N1_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 11、N1 係数バイト [31:24]
0x5D	ADC_BQ11_N1_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 11、N1 係数バイト [23:16]
0x5E	ADC_BQ11_N1_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 11、N1 係数バイト [15:8]
0x5F	ADC_BQ11_N1_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 11、N1 係数バイト [7:0]
0x60	ADC_BQ11_N2_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 11、N2 係数バイト [31:24]
0x61	ADC_BQ11_N2_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 11、N2 係数バイト [23:16]
0x62	ADC_BQ11_N2_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 11、N2 係数バイト [15:8]
0x63	ADC_BQ11_N2_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 11、N2 係数バイト [7:0]
0x64	ADC_BQ11_D1_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 11、D1 係数バイト [31:24]
0x65	ADC_BQ11_D1_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 11、D1 係数バイト [23:16]
0x66	ADC_BQ11_D1_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 11、D1 係数バイト [15:8]
0x67	ADC_BQ11_D1_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 11、D1 係数バイト [7:0]
0x68	ADC_BQ11_D2_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 11、D2 係数バイト [31:24]
0x69	ADC_BQ11_D2_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 11、D2 係数バイト [23:16]
0x6A	ADC_BQ11_D2_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 11、D2 係数バイト [15:8]
0x6B	ADC_BQ11_D2_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 11、D2 係数バイト [7:0]
0x6C	ADC_BQ12_N0_BYT1[7:0]	0x7F	プログラム可能な ADC バイクワッド 12、N0 係数バイト [31:24]
0x6D	ADC_BQ12_N0_BYT2[7:0]	0xFF	プログラム可能な ADC バイクワッド 12、N0 係数バイト [23:16]
0x6E	ADC_BQ12_N0_BYT3[7:0]	0xFF	プログラム可能な ADC バイクワッド 12、N0 係数バイト [15:8]
0x6F	ADC_BQ12_N0_BYT4[7:0]	0xFF	プログラム可能な ADC バイクワッド 12、N0 係数バイト [7:0]
0x70	ADC_BQ12_N1_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 12、N1 係数バイト [31:24]
0x71	ADC_BQ12_N1_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 12、N1 係数バイト [23:16]
0x72	ADC_BQ12_N1_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 12、N1 係数バイト [15:8]
0x73	ADC_BQ12_N1_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 12、N1 係数バイト [7:0]

表 7-211. ページ 9 のプログラム可能な係数レジスタ (続き)

0x74	ADC_BQ12_N2_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 12、N2 係数バイト [31:24]
0x75	ADC_BQ12_N2_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 12、N2 係数バイト [23:16]
0x76	ADC_BQ12_N2_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 12、N2 係数バイト [15:8]
0x77	ADC_BQ12_N2_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 12、N2 係数バイト [7:0]
0x78	ADC_BQ12_D1_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 12、D1 係数バイト [31:24]
0x79	ADC_BQ12_D1_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 12、D1 係数バイト [23:16]
0x7A	ADC_BQ12_D1_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 12、D1 係数バイト [15:8]
0x7B	ADC_BQ12_D1_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 12、D1 係数バイト [7:0]
0x7C	ADC_BQ12_D2_BYT1[7:0]	0x00	プログラム可能な ADC バイクワッド 12、D2 係数バイト [31:24]
0x7D	ADC_BQ12_D2_BYT2[7:0]	0x00	プログラム可能な ADC バイクワッド 12、D2 係数バイト [23:16]
0x7E	ADC_BQ12_D2_BYT3[7:0]	0x00	プログラム可能な ADC バイクワッド 12、D2 係数バイト [15:8]
0x7F	ADC_BQ12_D2_BYT4[7:0]	0x00	プログラム可能な ADC バイクワッド 12、D2 係数バイト [7:0]

7.2.3 プログラム可能な係数レジスタ : ページ 10

表 7-212 に示すレジスタ ページは、ADC ミキサ 1~4、ADC~DAC ループバック ミキサ、ADC 1 次 IIR フィルタで構成されています。すべてのチャンネル ミキサ係数は 32 ビットで、1.31 の数値形式を使用した 2 の補数です。0x7FFFFFFF の値は +1 (0dB ゲイン) に相当し、0x00000000 の値はミュート(ゼロ データ)に相当します。その間のすべての値には、それに応じて計算されたミキサ減衰を設定します。 $(\text{hex2dec}(\text{value})/2^{31})$ 。MSB を「1」に設定すると、減衰は同じままですが、信号位相は反転します。

表 7-212. ページ 10 のプログラム可能な係数レジスタ

アドレス	レジスタ	リセット	説明
0x00	PAGE[7:0]	0x00	デバイス ページ レジスタ
0x08	ADC_MIX1_CH1_BYT1[7:0]	0x7F	デジタルミキサ 1、ADC チャンネル 1 係数バイト [31:24]
0x09	ADC_MIX1_CH1_BYT2[7:0]	0xFF	デジタル ミキサ 1、ADC チャンネル 1 係数バイト [23:16]
0x0A	ADC_MIX1_CH1_BYT3[7:0]	0xFF	デジタルミキサ 1、ADC チャンネル 1 係数バイト [15:8]
0x0B	ADC_MIX1_CH1_BYT4[7:0]	0xFF	デジタルミキサ 1、ADC チャンネル 1 係数バイト [7:0]
0x0C	ADC_MIX1_CH2_BYT1[7:0]	0x00	デジタルミキサ 1、ADC チャンネル 2 係数バイト [31:24]
0x0D	ADC_MIX1_CH2_BYT2[7:0]	0x00	デジタルミキサ 1、ADC チャンネル 2 係数バイト [23:16]
0x0E	ADC_MIX1_CH2_BYT3[7:0]	0x00	デジタルミキサ 1、ADC チャンネル 2 係数バイト [15:8]
0x0F	ADC_MIX1_CH2_BYT4[7:0]	0x00	デジタルミキサ 1、ADC チャンネル 2 係数バイト [7:0]
0x10	ADC_MIX1_CH3_BYT1[7:0]	0x00	デジタルミキサ 1、ADC チャンネル 3 係数バイト [31:24]
0x11	ADC_MIX1_CH3_BYT2[7:0]	0x00	デジタルミキサ 1、ADC チャンネル 3 係数バイト [23:16]
0x12	ADC_MIX1_CH3_BYT3[7:0]	0x00	デジタルミキサ 1、ADC チャンネル 3 係数バイト [15:8]
0x13	ADC_MIX1_CH3_BYT4[7:0]	0x00	デジタルミキサ 1、ADC チャンネル 3 係数バイト [7:0]
0x14	ADC_MIX1_CH4_BYT1[7:0]	0x00	デジタルミキサ 1、ADC チャンネル 4 係数バイト [31:24]
0x15	ADC_MIX1_CH4_BYT2[7:0]	0x00	デジタルミキサ 1、ADC チャンネル 4 係数バイト [23:16]
0x16	ADC_MIX1_CH4_BYT3[7:0]	0x00	デジタルミキサ 1、ADC チャンネル 4 係数バイト [15:8]
0x17	ADC_MIX1_CH4_BYT4[7:0]	0x00	デジタルミキサ 1、ADC チャンネル 4 係数バイト [7:0]
0x18	ADC_MIX2_CH1_BYT1[7:0]	0x00	デジタルミキサ 2、ADC チャンネル 1 係数バイト [31:24]
0x19	ADC_MIX2_CH1_BYT2[7:0]	0x00	デジタルミキサ 2、ADC チャンネル 1 係数バイト [23:16]

表 7-212. ページ 10 のプログラム可能な係数レジスタ (続き)

0x1A	ADC_MIX2_CH1_BYT3[7:0]	0x00	デジタルミキサ 2、ADC チャンネル 1 係数バイト [15:8]
0x1B	ADC_MIX2_CH1_BYT4[7:0]	0x00	デジタルミキサ 2、ADC チャンネル 1 係数バイト [7:0]
0x1C	ADC_MIX2_CH2_BYT1[7:0]	0x7F	デジタルミキサ 2、ADC チャンネル 2 係数バイト [31:24]
0x1D	ADC_MIX2_CH2_BYT2[7:0]	0xFF	デジタルミキサ 2、ADC チャンネル 2 係数バイト [23:16]
0x1E	ADC_MIX2_CH2_BYT3[7:0]	0xFF	デジタルミキサ 2、ADC チャンネル 2 係数バイト [15:8]
0x1F	ADC_MIX2_CH2_BYT4[7:0]	0xFF	デジタルミキサ 2、ADC チャンネル 2 係数バイト [7:0]
0x20	ADC_MIX2_CH3_BYT1[7:0]	0x00	デジタルミキサ 2、ADC チャンネル 3 係数バイト [31:24]
0x21	ADC_MIX2_CH3_BYT2[7:0]	0x00	デジタルミキサ 2、ADC チャンネル 3 係数バイト [23:16]
0x22	ADC_MIX2_CH3_BYT3[7:0]	0x00	デジタルミキサ 2、ADC チャンネル 3 係数バイト [15:8]
0x23	ADC_MIX2_CH3_BYT4[7:0]	0x00	デジタルミキサ 2、ADC チャンネル 3 係数バイト [7:0]
0x24	ADC_MIX2_CH4_BYT1[7:0]	0x00	デジタルミキサ 2、ADC チャンネル 4 係数バイト [31:24]
0x25	ADC_MIX2_CH4_BYT2[7:0]	0x00	デジタルミキサ 2、ADC チャンネル 4 係数バイト [23:16]
0x26	ADC_MIX2_CH4_BYT3[7:0]	0x00	デジタルミキサ 2、ADC チャンネル 4 係数バイト [15:8]
0x27	ADC_MIX2_CH4_BYT4[7:0]	0x00	デジタルミキサ 2、ADC チャンネル 4 係数バイト [7:0]
0x28	ADC_MIX3_CH1_BYT1[7:0]	0x00	デジタルミキサ 3、ADC チャンネル 1 係数バイト [31:24]
0x29	ADC_MIX3_CH1_BYT2[7:0]	0x00	デジタルミキサ 3、ADC チャンネル 1 係数バイト [23:16]
0x2A	ADC_MIX3_CH1_BYT3[7:0]	0x00	デジタルミキサ 3、ADC チャンネル 1 係数バイト [15:8]
0x2B	ADC_MIX3_CH1_BYT4[7:0]	0x00	デジタルミキサ 3、ADC チャンネル 1 係数バイト [7:0]
0x2C	ADC_MIX3_CH2_BYT1[7:0]	0x00	デジタルミキサ 3、ADC チャンネル 2 係数バイト [31:24]
0x2D	ADC_MIX3_CH2_BYT2[7:0]	0x00	デジタルミキサ 3、ADC チャンネル 2 係数バイト [23:16]
0x2E	ADC_MIX3_CH2_BYT3[7:0]	0x00	デジタルミキサ 3、ADC チャンネル 2 係数バイト [15:8]
0x2F	ADC_MIX3_CH2_BYT4[7:0]	0x00	デジタルミキサ 3、ADC チャンネル 2 係数バイト [7:0]
0x30	ADC_MIX3_CH3_BYT1[7:0]	0x7F	デジタルミキサ 3、ADC チャンネル 3 係数バイト [31:24]
0x31	ADC_MIX3_CH3_BYT2[7:0]	0xFF	デジタルミキサ 3、ADC チャンネル 3 係数バイト [23:16]
0x32	ADC_MIX3_CH3_BYT3[7:0]	0xFF	デジタルミキサ 3、ADC チャンネル 3 係数バイト [15:8]
0x33	ADC_MIX3_CH3_BYT4[7:0]	0xFF	デジタルミキサ 3、ADC チャンネル 3 係数バイト [7:0]
0x34	ADC_MIX3_CH4_BYT1[7:0]	0x00	デジタルミキサ 3、ADC チャンネル 4 係数バイト [31:24]
0x35	ADC_MIX3_CH4_BYT2[7:0]	0x00	デジタルミキサ 3、ADC チャンネル 4 係数バイト [23:16]
0x36	ADC_MIX3_CH4_BYT3[7:0]	0x00	デジタルミキサ 3、ADC チャンネル 4 係数バイト [15:8]
0x37	ADC_MIX3_CH4_BYT4[7:0]	0x00	デジタルミキサ 3、ADC チャンネル 4 係数バイト [7:0]
0x38	ADC_MIX4_CH1_BYT1[7:0]	0x00	デジタルミキサ 4、ADC チャンネル 1 係数バイト [31:24]
0x39	ADC_MIX4_CH1_BYT2[7:0]	0x00	デジタルミキサ 4、ADC チャンネル 1 係数バイト [23:16]
0x3A	ADC_MIX4_CH1_BYT3[7:0]	0x00	デジタルミキサ 4、ADC チャンネル 1 係数バイト [15:8]
0x3B	ADC_MIX4_CH1_BYT4[7:0]	0x00	デジタルミキサ 4、ADC チャンネル 1 係数バイト [7:0]
0x3C	ADC_MIX4_CH2_BYT1[7:0]	0x00	デジタルミキサ 4、ADC チャンネル 2 係数バイト [31:24]
0x3D	ADC_MIX4_CH2_BYT2[7:0]	0x00	デジタルミキサ 4、ADC チャンネル 2 係数バイト [23:16]

表 7-212. ページ 10 のプログラム可能な係数レジスタ (続き)

0x3E	ADC_MIX4_CH2_BYT3[7:0]	0x00	デジタルミキサ 4、ADC チャンネル 2 係数バイト [15:8]
0x3F	ADC_MIX4_CH2_BYT4[7:0]	0x00	デジタルミキサ 4、ADC チャンネル 2 係数バイト [7:0]
0x40	ADC_MIX4_CH3_BYT1[7:0]	0x00	デジタルミキサ 4、ADC チャンネル 3 係数バイト [31:24]
0x41	ADC_MIX4_CH3_BYT2[7:0]	0x00	デジタルミキサ 4、ADC チャンネル 3 係数バイト [23:16]
0x42	ADC_MIX4_CH3_BYT3[7:0]	0x00	デジタルミキサ 4、ADC チャンネル 3 係数バイト [15:8]
0x43	ADC_MIX4_CH3_BYT4[7:0]	0x00	デジタルミキサ 4、ADC チャンネル 3 係数バイト [7:0]
0x44	ADC_MIX4_CH4_BYT1[7:0]	0x7F	デジタルミキサ 4、ADC チャンネル 4 係数バイト [31:24]
0x45	ADC_MIX4_CH4_BYT2[7:0]	0xFF	デジタルミキサ 4、ADC チャンネル 4 係数バイト [23:16]
0x46	ADC_MIX4_CH4_BYT3[7:0]	0xFF	デジタルミキサ 4、ADC チャンネル 4 係数バイト [15:8]
0x47	ADC_MIX4_CH4_BYT4[7:0]	0xFF	デジタルミキサ 4、ADC チャンネル 4 係数バイト [7:0]
0x48	ADC_LB_MIX1_CH1_BYT1[7:0]	0x7F	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャンネル 1 係数バイト [31:24]
0x49	ADC_LB_MIX1_CH1_BYT2[7:0]	0xFF	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャンネル 1 係数バイト [23:16]
0x4A	ADC_LB_MIX1_CH1_BYT3[7:0]	0xFF	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャンネル 1 係数バイト [15:8]
0x4B	ADC_LB_MIX1_CH1_BYT4[7:0]	0xFF	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャンネル 1 係数バイト [7:0]
0x4C	ADC_LB_MIX1_CH2_BYT1[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャンネル 2 係数バイト [31:24]
0x4D	ADC_LB_MIX1_CH2_BYT2[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャンネル 2 係数バイト [23:16]
0x4E	ADC_LB_MIX1_CH2_BYT3[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャンネル 2 係数バイト [15:8]
0x4F	ADC_LB_MIX1_CH2_BYT4[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャンネル 2 係数バイト [7:0]
0x50	ADC_LB_MIX1_CH3_BYT1[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャンネル 3 係数バイト [31:24]
0x51	ADC_LB_MIX1_CH3_BYT2[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャンネル 3 係数バイト [23:16]
0x52	ADC_LB_MIX1_CH3_BYT3[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャンネル 3 係数バイト [15:8]
0x53	ADC_LB_MIX1_CH3_BYT4[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャンネル 3 係数バイト [7:0]
0x54	ADC_LB_MIX1_CH4_BYT1[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャンネル 4 係数バイト [31:24]
0x55	ADC_LB_MIX1_CH4_BYT2[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャンネル 4 係数バイト [23:16]
0x56	ADC_LB_MIX1_CH4_BYT3[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャンネル 4 係数バイト [15:8]

表 7-212. ページ 10 のプログラム可能な係数レジスタ (続き)

0x57	ADC_LB_MIX1_CH4_BYT4[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 1、ADC チャネル 4 係数バイト [7:0]
0x58	ADC_LB_MIX2_CH1_BYT1[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 1 係数バイト [31:24]
0x59	ADC_LB_MIX2_CH1_BYT2[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 1 係数バイト [23:16]
0x5A	ADC_LB_MIX2_CH1_BYT3[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 1 係数バイト [15:8]
0x5B	ADC_LB_MIX2_CH1_BYT4[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 1 係数バイト [7:0]
0x5C	ADC_LB_MIX2_CH2_BYT1[7:0]	0x7F	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 2 係数バイト [31:24]
0x5D	ADC_LB_MIX2_CH2_BYT2[7:0]	0xFF	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 2 係数バイト [23:16]
0x5E	ADC_LB_MIX2_CH2_BYT3[7:0]	0xFF	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 2 係数バイト [15:8]
0x5F	ADC_LB_MIX2_CH2_BYT4[7:0]	0xFF	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 2 係数バイト [7:0]
0x60	ADC_LB_MIX2_CH3_BYT1[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 3 係数バイト [31:24]
0x61	ADC_LB_MIX2_CH3_BYT2[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 3 係数バイト [23:16]
0x62	ADC_LB_MIX2_CH3_BYT3[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 3 係数バイト [15:8]
0x63	ADC_LB_MIX2_CH3_BYT4[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 3 係数バイト [7:0]
0x64	ADC_LB_MIX2_CH4_BYT1[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 4 係数バイト [31:24]
0x65	ADC_LB_MIX2_CH4_BYT2[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 4 係数バイト [23:16]
0x66	ADC_LB_MIX2_CH4_BYT3[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 4 係数バイト [15:8]
0x67	ADC_LB_MIX2_CH4_BYT4[7:0]	0x00	デジタル ループバック (ADC から DAC) ミキサ 2、ADC チャネル 4 係数バイト [7:0]
0x78	ADC_IIR_N0_BYT1[7:0]	0x7F	プログラム可能 ADC 1 次 IIR、N0 係数バイト [31:24]
0x79	ADC_IIR_N0_BYT2[7:0]	0xFF	プログラム可能 ADC 1 次 IIR、N0 の係数バイト [23:16]
0x7A	ADC_IIR_N0_BYT3[7:0]	0xFF	プログラム可能 ADC 1 次 IIR、N0 係数バイト [15:8]
0x7B	ADC_IIR_N0_BYT4[7:0]	0xFF	プログラム可能 ADC 1 次 IIR、N0 係数バイト [7:0]
0x7C	ADC_IIR_N1_BYT1[7:0]	0x00	プログラム可能 ADC 1 次 IIR、N1 係数バイト [31:24]
0x7D	ADC_IIR_N1_BYT2[7:0]	0x00	プログラム可能 ADC 1 次 IIR、N1 係数バイト [23:16]
0x7E	ADC_IIR_N1_BYT3[7:0]	0x00	プログラム可能 ADC 1 次 IIR、N1 係数バイト [15:8]

表 7-212. ページ 10 のプログラム可能な係数レジスタ (続き)

0x7F	ADC_IIR_N1_BYT4[7:0]	0x00	プログラム可能 ADC 1 次 IIR、N1 係数バイト [7:0]
------	----------------------	------	------------------------------------

7.2.4 プログラム可能な係数レジスタ : ページ 11

表 7-213 に示すこのレジスタ ページは、ADC 一次 IIR フィルタ、チャンネル 1 から 4 の ADC デジタル ボリューム コントロールと微調整ゲイン コントロール、ADC 補助ミキサ、UAD フィルタ用のプログラミング可能な係数で構成されています。

表 7-213. ページ 11 のプログラム可能な係数レジスタ

アドレス	レジスタ	リセット	説明
0x00	PAGE[7:0]	0x00	デバイス ページのレジスタ
0x08	ADC_IIR_D1_BYT1[7:0]	0x00	プログラム可能な ADC 一次 IIR、D1 係数バイト [31:24]
0x09	ADC_IIR_D1_BYT2[7:0]	0x00	プログラム可能な ADC 1 次 IIR、D1 係数バイト [23:16]
0x0A	ADC_IIR_D1_BYT3[7:0]	0x00	プログラム可能な ADC 一次 IIR、D1 係数バイト [15:8]
0x0B	ADC_IIR_D1_BYT4[7:0]	0x00	プログラム可能な ADC 一次 IIR、D1 係数バイト [7:0]
0x0C	DEV_BQ_BUFSWAP_FLAG_BYT1[7:0]	0x00	デバイス バイクワッド バッファ スワップ フラグ係数バイト [31:24]
0x0D	DEV_BQ_BUFSWAP_FLAG_BYT2[7:0]	0x00	デバイス バイクワッド バッファ スワップ フラグ係数バイト [23:16]
0x0E	DEV_BQ_BUFSWAP_FLAG_BYT3[7:0]	0x00	デバイス バイクワッド バッファ スワップ フラグ係数バイト [15:8]
0x0F	DEV_BQ_BUFSWAP_FLAG_BYT4[7:0]	0x00	デバイス バイクワッド バッファ スワップ フラグ係数バイト [7:0]
0x0C	ADC_VOL_CH1_BYT1[7:0]	0x00	デジタル ボリューム コントロール、ADC チャンネル 1 の係数バイト [31:24]
0x0D	ADC_VOL_CH1_BYT2[7:0]	0x80	デジタル ボリューム コントロール、ADC チャンネル 1 の係数バイト [23:16]
0x0E	ADC_VOL_CH1_BYT3[7:0]	0x00	デジタル ボリューム コントロール、ADC チャンネル 1 の係数バイト [15:8]
0x0F	ADC_VOL_CH1_BYT4[7:0]	0x00	デジタル ボリューム コントロール、ADC チャンネル 1 の係数バイト [7:0]
0x10	ADC_VOL_CH2_BYT1[7:0]	0x00	デジタル ボリューム コントロール、ADC チャンネル 2 の係数バイト [31:24]
0x11	ADC_VOL_CH2_BYT2[7:0]	0x80	デジタル ボリューム コントロール、ADC チャンネル 2 の係数バイト [23:16]
0x12	ADC_VOL_CH2_BYT3[7:0]	0x00	デジタル ボリューム コントロール、ADC チャンネル 2 の係数バイト [15:8]
0x13	ADC_VOL_CH2_BYT4[7:0]	0x00	デジタル ボリューム コントロール、ADC チャンネル 2 の係数バイト [7:0]
0x14	ADC_VOL_CH3_BYT1[7:0]	0x00	デジタル ボリューム コントロール、ADC チャンネル 3 の係数バイト [31:24]
0x15	ADC_VOL_CH3_BYT2[7:0]	0x80	デジタル ボリューム コントロール、ADC チャンネル 3 の係数バイト [23:16]
0x16	ADC_VOL_CH3_BYT3[7:0]	0x00	デジタル ボリューム コントロール、ADC チャンネル 3 の係数バイト [15:8]
0x17	ADC_VOL_CH3_BYT4[7:0]	0x00	デジタル ボリューム コントロール、ADC チャンネル 3 の係数バイト [7:0]
0x18	ADC_VOL_CH4_BYT1[7:0]	0x00	デジタル ボリューム コントロール、ADC チャンネル 4 の係数バイト [31:24]
0x19	ADC_VOL_CH4_BYT2[7:0]	0x80	デジタル ボリューム コントロール、ADC チャンネル 4 の係数バイト [23:16]

表 7-213. ページ 11 のプログラム可能な係数レジスタ (続き)

0x1A	ADC_VOL_CH4_BYT3[7:0]	0x00	デジタル ボリューム コントロール、ADC チャンネル 4 の係数バイト [15:8]
0x1F	ADC_VOL_CH4_BYT4[7:0]	0x00	デジタル ボリューム コントロール、ADC チャンネル 4 の係数バイト [7:0]
0x20	ADC_SF2_CH1_BYT1[7:0]	0x40	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 1 係数バイト [31:24]
0x21	ADC_SF2_CH1_BYT2[7:0]	0x00	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 1 係数バイト [23:16]
0x22	ADC_SF2_CH1_BYT3[7:0]	0x00	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 1 係数バイト [15:8]
0x23	ADC_SF2_CH1_BYT4[7:0]	0x00	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 1 係数バイト [7:0]
0x24	ADC_SF2_CH2_BYT1[7:0]	0x40	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 2 係数バイト [31:24]
0x25	ADC_SF2_CH2_BYT2[7:0]	0x00	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 2 係数バイト [23:16]
0x26	ADC_SF2_CH2_BYT3[7:0]	0x00	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 2 係数バイト [15:8]
0x27	ADC_SF2_CH2_BYT4[7:0]	0x00	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 2 係数バイト [7:0]
0x28	ADC_SF2_CH3_BYT1[7:0]	0x40	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 3 係数バイト [31:24]
0x29	ADC_SF2_CH3_BYT2[7:0]	0x00	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 3 係数バイト [23:16]
0x2A	ADC_SF2_CH3_BYT3[7:0]	0x00	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 3 係数バイト [15:8]
0x2B	ADC_SF2_CH3_BYT4[7:0]	0x00	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 3 係数バイト [7:0]
0x2C	ADC_SF2_CH4_BYT1[7:0]	0x40	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 4 係数バイト [31:24]
0x2D	ADC_SF2_CH4_BYT2[7:0]	0x00	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 4 係数バイト [23:16]
0x2E	ADC_SF2_CH4_BYT3[7:0]	0x00	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 4 係数バイト [15:8]
0x2F	ADC_SF2_CH4_BYT4[7:0]	0x00	デジタル SF2 (微調整ゲイン) 制御、ADC チャンネル 4 係数バイト [7:0]
0x30	ADC_AUX_MIX_CH1_BYT1[7:0]	0x00	ADC 補助ミキサ CH1 係数バイト [31:24]
0x31	ADC_AUX_MIX_CH1_BYT2[7:0]	0x00	ADC 補助ミキサ CH1 係数バイト [23:16]
0x32	ADC_AUX_MIX_CH1_BYT3[7:0]	0x00	ADC 補助ミキサ CH1 係数バイト [15:8]
0x33	ADC_AUX_MIX_CH1_BYT4[7:0]	0x00	ADC 補助ミキサ CH1 係数バイト [7:0]
0x34	ADC_AUX_MIX_CH2_BYT1[7:0]	0x00	ADC 補助ミキサ CH2 係数バイト [31:24]
0x35	ADC_AUX_MIX_CH2_BYT2[7:0]	0x00	ADC 補助ミキサ CH2 係数バイト [23:16]
0x36	ADC_AUX_MIX_CH2_BYT3[7:0]	0x00	ADC 補助ミキサ CH2 係数バイト [15:8]
0x37	ADC_AUX_MIX_CH2_BYT4[7:0]	0x00	ADC 補助ミキサ CH2 係数バイト [7:0]
0x68	ADC_UAD_BPF_B0_BYT1[7:0]	0x07	UAD BQ B0 係数 [31:24]

表 7-213. ページ 11 のプログラム可能な係数レジスタ (続き)

0x69	ADC_UAD_BPF_B0_BYT2[7:0]	0xDF	UAD BQ B0 係数 [23:16]
0x6A	ADC_UAD_BPF_B0_BYT3[7:0]	0x9E	UAD BQ B0 係数 [15:8]
0x6B	ADC_UAD_BPF_B0_BYT4[7:0]	0x1D	UAD BQ B0 係数 [7:0]
0x6C	ADC_UAD_BPF_B1_BYT1[7:0]	0x00	UAD BQ B1 係数 [31:24]
0x6D	ADC_UAD_BPF_B1_BYT2[7:0]	0x00	UAD BQ B1 係数 [23:16]
0x6E	ADC_UAD_BPF_B1_BYT3[7:0]	0x00	UAD BQ B1 係数 [15:8]
0x6F	ADC_UAD_BPF_B1_BYT4[7:0]	0x00	UAD BQ B1 係数 [7:0]
0x70	ADC_UAD_BPF_B2_BYT1[7:0]	0xF8	UAD BQ B2 係数 [31:24]
0x71	ADC_UAD_BPF_B2_BYT2[7:0]	0x20	UAD BQ B2 係数 [23:16]
0x72	ADC_UAD_BPF_B2_BYT3[7:0]	0x61	UAD BQ B2 係数 [15:8]
0x73	ADC_UAD_BPF_B2_BYT4[7:0]	0xE2	UAD BQ B2 係数 [7:0]
0x74	ADC_UAD_BPF_A1_BYT1[7:0]	0x3C	UAD BQ A1 係数 [31:24]
0x75	ADC_UAD_BPF_A1_BYT2[7:0]	0x31	UAD BQ A1 係数 [23:16]
0x76	ADC_UAD_BPF_A1_BYT3[7:0]	0x2E	UAD BQ A1 係数 [15:8]
0x77	ADC_UAD_BPF_A1_BYT4[7:0]	0xF5	UAD BQ A1 係数 [7:0]
0x78	ADC_UAD_BPF_A2_BYT1[7:0]	0x70	UAD BQ A2 係数 [31:24]
0x79	ADC_UAD_BPF_A2_BYT2[7:0]	0x40	UAD BQ A2 係数 [23:16]
0x7A	ADC_UAD_BPF_A2_BYT3[7:0]	0xC3	UAD BQ A2 係数 [15:8]
0x7B	ADC_UAD_BPF_A2_BYT4[7:0]	0xC5	UAD BQ A2 係数 [7:0]

7.2.5 プログラム可能な係数レジスタ : ページ 15

表 7-214 に示すこのレジスタ ページは、DAC バイクワッド 1 ~ バイクワッド 6 フィルタのプログラム可能な係数で構成されています。

表 7-214. ページ 15 のプログラム可能な係数レジスタ

アドレス	レジスタ	リセット	説明
0x00	PAGE[7:0]	0x00	デバイス ページレジスタ
0x08	DAC_BQ1_N0_BYT1[7:0]	0x7F	プログラム可能な DAC バイクワッド 1、N0 係数バイト [31:24]
0x09	DAC_BQ1_N0_BYT2[7:0]	0xFF	プログラム可能な DAC バイクワッド 1、N0 係数バイト [23:16]
0x0A	DAC_BQ1_N0_BYT3[7:0]	0xFF	プログラム可能な DAC バイクワッド 1、N0 係数バイト [15:8]
0x0B	DAC_BQ1_N0_BYT4[7:0]	0xFF	プログラム可能な DAC バイクワッド 1、N0 係数バイト [7:0]
0x0C	DAC_BQ1_N1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 1、N1 係数バイト [31:24]
0x0D	DAC_BQ1_N1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 1、N1 係数バイト [23:16]
0x0E	DAC_BQ1_N1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 1、N1 係数バイト [15:8]
0x0F	DAC_BQ1_N1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 1、N1 係数バイト [7:0]
0x10	DAC_BQ1_N2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 1、N2 係数バイト [31:24]
0x11	DAC_BQ1_N2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 1、N2 係数バイト [23:16]
0x12	DAC_BQ1_N2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 1、N2 係数バイト [15:8]
0x13	DAC_BQ1_N2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 1、N2 係数バイト [7:0]
0x14	DAC_BQ1_D1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 1、D1 係数バイト [31:24]
0x15	DAC_BQ1_D1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 1、D1 係数バイト [23:16]
0x16	DAC_BQ1_D1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 1、D1 係数バイト [15:8]
0x17	DAC_BQ1_D1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 1、D1 係数バイト [7:0]
0x18	DAC_BQ1_D2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 1、D2 係数バイト [31:24]

表 7-214. ページ 15 のプログラム可能な係数レジスタ (続き)

0x19	DAC_BQ1_D2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 1、D2 係数バイト [23:16]
0x1A	DAC_BQ1_D2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 1、D2 係数バイト [15:8]
0x1B	DAC_BQ1_D2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 1、D2 係数バイト [7:0]
0x1C	DAC_BQ2_N0_BYT1[7:0]	0x7F	プログラム可能な DAC バイクワッド 2、N0 係数バイト [31:24]
0x1D	DAC_BQ2_N0_BYT2[7:0]	0xFF	プログラム可能な DAC バイクワッド 2、N0 係数バイト [23:16]
0x1E	DAC_BQ2_N0_BYT3[7:0]	0xFF	プログラム可能な DAC バイクワッド 2、N0 係数バイト [15:8]
0x1F	DAC_BQ2_N0_BYT4[7:0]	0xFF	プログラム可能な DAC バイクワッド 2、N0 係数バイト [7:0]
0x20	DAC_BQ2_N1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 2、N1 係数バイト [31:24]
0x21	DAC_BQ2_N1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 2、N1 係数バイト [23:16]
0x22	DAC_BQ2_N1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 2、N1 係数バイト [15:8]
0x23	DAC_BQ2_N1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 2、N1 係数バイト [7:0]
0x24	DAC_BQ2_N2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 2、N2 係数バイト [31:24]
0x25	DAC_BQ2_N2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 2、N2 係数バイト [23:16]
0x26	DAC_BQ2_N2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 2、N2 係数バイト [15:8]
0x27	DAC_BQ2_N2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 2、N2 係数バイト [7:0]
0x28	DAC_BQ2_D1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 2、D1 係数バイト [31:24]
0x29	DAC_BQ2_D1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 2、D1 係数バイト [23:16]
0x2A	DAC_BQ2_D1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 2、D1 係数バイト [15:8]
0x2B	DAC_BQ2_D1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 2、D1 係数バイト [7:0]
0x2C	DAC_BQ2_D2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 2、D2 係数バイト [31:24]
0x2D	DAC_BQ2_D2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 2、D2 係数バイト [23:16]
0x2E	DAC_BQ2_D2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 2、D2 係数バイト [15:8]
0x2F	DAC_BQ2_D2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 2、D2 係数バイト [7:0]
0x30	DAC_BQ3_N0_BYT1[7:0]	0x7F	プログラム可能な DAC バイクワッド 3、N0 係数バイト [31:24]
0x31	DAC_BQ3_N0_BYT2[7:0]	0xFF	プログラム可能な DAC バイクワッド 3、N0 係数バイト [23:16]
0x32	DAC_BQ3_N0_BYT3[7:0]	0xFF	プログラム可能な DAC バイクワッド 3、N0 係数バイト [15:8]
0x33	DAC_BQ3_N0_BYT4[7:0]	0xFF	プログラム可能な DAC バイクワッド 3、N0 係数バイト [7:0]
0x34	DAC_BQ3_N1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 3、N1 係数バイト [31:24]
0x35	DAC_BQ3_N1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 3、N1 係数バイト [23:16]
0x36	DAC_BQ3_N1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 3、N1 係数バイト [15:8]
0x37	DAC_BQ3_N1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 3、N1 係数バイト [7:0]
0x38	DAC_BQ3_N2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 3、N2 係数バイト [31:24]
0x39	DAC_BQ3_N2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 3、N2 係数バイト [23:16]
0x3A	DAC_BQ3_N2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 3、N2 係数バイト [15:8]
0x3B	DAC_BQ3_N2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 3、N2 係数バイト [7:0]
0x3C	DAC_BQ3_D1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 3、D1 係数バイト [31:24]
0x3D	DAC_BQ3_D1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 3、D1 係数バイト [23:16]
0x3E	DAC_BQ3_D1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 3、D1 係数バイト [15:8]
0x3F	DAC_BQ3_D1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 3、D1 係数バイト [7:0]
0x40	DAC_BQ3_D2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 3、D2 係数バイト [31:24]
0x41	DAC_BQ3_D2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 3、D2 係数バイト [23:16]
0x42	DAC_BQ3_D2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 3、D2 係数バイト [15:8]
0x43	DAC_BQ3_D2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 3、D2 係数バイト [7:0]

表 7-214. ページ 15 のプログラム可能な係数レジスタ (続き)

0x44	DAC_BQ4_N0_BYT1[7:0]	0x7F	プログラム可能な DAC バイクワッド 4、N0 係数バイト [31:24]
0x45	DAC_BQ4_N0_BYT2[7:0]	0xFF	プログラム可能な DAC バイクワッド 4、N0 係数バイト [23:16]
0x46	DAC_BQ4_N0_BYT3[7:0]	0xFF	プログラム可能な DAC バイクワッド 4、N0 係数バイト [15:8]
0x47	DAC_BQ4_N0_BYT4[7:0]	0xFF	プログラム可能な DAC バイクワッド 4、N0 係数バイト [7:0]
0x48	DAC_BQ4_N1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 4、N1 係数バイト [31:24]
0x49	DAC_BQ4_N1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 4、N1 係数バイト [23:16]
0x4A	DAC_BQ4_N1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 4、N1 係数バイト [15:8]
0x4B	DAC_BQ4_N1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 4、N1 係数バイト [7:0]
0x4C	DAC_BQ4_N2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 4、N2 係数バイト [31:24]
0x4D	DAC_BQ4_N2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 4、N2 係数バイト [23:16]
0x4E	DAC_BQ4_N2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 4、N2 係数バイト [15:8]
0x4F	DAC_BQ4_N2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 4、N2 係数バイト [7:0]
0x50	DAC_BQ4_D1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 4、D1 係数バイト [31:24]
0x51	DAC_BQ4_D1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 4、D1 係数バイト [23:16]
0x52	DAC_BQ4_D1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 4、D1 係数バイト [15:8]
0x53	DAC_BQ4_D1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 4、D1 係数バイト [7:0]
0x54	DAC_BQ4_D2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 4、D2 係数バイト [31:24]
0x55	DAC_BQ4_D2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 4、D2 係数バイト [23:16]
0x56	DAC_BQ4_D2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 4、D2 係数バイト [15:8]
0x57	DAC_BQ4_D2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 4、D2 係数バイト [7:0]
0x58	DAC_BQ5_N0_BYT1[7:0]	0x7F	プログラム可能な DAC バイクワッド 5、N0 係数バイト [31:24]
0x59	DAC_BQ5_N0_BYT2[7:0]	0xFF	プログラム可能な DAC バイクワッド 5、N0 係数バイト [23:16]
0x5A	DAC_BQ5_N0_BYT3[7:0]	0xFF	プログラム可能な DAC バイクワッド 5、N0 係数バイト [15:8]
0x5B	DAC_BQ5_N0_BYT4[7:0]	0xFF	プログラム可能な DAC バイクワッド 5、N0 係数バイト [7:0]
0x5C	DAC_BQ5_N1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 5、N1 係数バイト [31:24]
0x5D	DAC_BQ5_N1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 5、N1 係数バイト [23:16]
0x5E	DAC_BQ5_N1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 5、N1 係数バイト [15:8]
0x5F	DAC_BQ5_N1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 5、N1 係数バイト [7:0]
0x60	DAC_BQ5_N2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 5、N2 係数バイト [31:24]
0x61	DAC_BQ5_N2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 5、N2 係数バイト [23:16]
0x62	DAC_BQ5_N2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 5、N2 係数バイト [15:8]
0x63	DAC_BQ5_N2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 5、N2 係数バイト [7:0]
0x64	DAC_BQ5_D1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 5、D1 係数バイト [31:24]
0x65	DAC_BQ5_D1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 5、D1 係数バイト [23:16]
0x66	DAC_BQ5_D1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 5、D1 係数バイト [15:8]
0x67	DAC_BQ5_D1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 5、D1 係数バイト [7:0]
0x68	DAC_BQ5_D2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 5、D2 係数バイト [31:24]
0x69	DAC_BQ5_D2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 5、D2 係数バイト [23:16]
0x6A	DAC_BQ5_D2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 5、D2 係数バイト [15:8]
0x6B	DAC_BQ5_D2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 5、D2 係数バイト [7:0]
0x6C	DAC_BQ6_N0_BYT1[7:0]	0x7F	プログラム可能な DAC バイクワッド 6、N0 係数バイト [31:24]
0x6D	DAC_BQ6_N0_BYT2[7:0]	0xFF	プログラム可能な DAC バイクワッド 6、N0 係数バイト [23:16]
0x6E	DAC_BQ6_N0_BYT3[7:0]	0xFF	プログラム可能な DAC バイクワッド 6、N0 係数バイト [15:8]

表 7-214. ページ 15 のプログラム可能な係数レジスタ (続き)

0x6F	DAC_BQ6_N0_BYT4[7:0]	0xFF	プログラム可能な DAC バイクワッド 6、N0 係数バイト [7:0]
0x70	DAC_BQ6_N1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 6、N1 係数バイト [31:24]
0x71	DAC_BQ6_N1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 6、N1 係数バイト [23:16]
0x72	DAC_BQ6_N1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 6、N1 係数バイト [15:8]
0x73	DAC_BQ6_N1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 6、N1 係数バイト [7:0]
0x74	DAC_BQ6_N2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 6、N2 係数バイト [31:24]
0x75	DAC_BQ6_N2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 6、N2 係数バイト [23:16]
0x76	DAC_BQ6_N2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 6、N2 係数バイト [15:8]
0x77	DAC_BQ6_N2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 6、N2 係数バイト [7:0]
0x78	DAC_BQ6_D1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 6、D1 係数バイト [31:24]
0x79	DAC_BQ6_D1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 6、D1 係数バイト [23:16]
0x7A	DAC_BQ6_D1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 6、D1 係数バイト [15:8]
0x7B	DAC_BQ6_D1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 6、D1 係数バイト [7:0]
0x7C	DAC_BQ6_D2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 6、D2 係数バイト [31:24]
0x7D	DAC_BQ6_D2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 6、D2 係数バイト [23:16]
0x7E	DAC_BQ6_D2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 6、D2 係数バイト [15:8]
0x7F	DAC_BQ6_D2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 6、D2 係数バイト [7:0]

7.2.6 プログラム可能な係数レジスタ : ページ 16

表 7-215 に示すこのレジスタ ページは、DAC バイクワッド 7 ~ バイクワッド 12 フィルタのプログラム可能な係数で構成されています。

表 7-215. ページ 16 のプログラム可能な係数レジスタ

アドレス	レジスタ	リセット	説明
0x00	PAGE[7:0]	0x00	デバイス ページレジスタ
0x08	DAC_BQ7_N0_BYT1[7:0]	0x7F	プログラム可能な DAC バイクワッド 7、N0 係数バイト [31:24]
0x09	DAC_BQ7_N0_BYT2[7:0]	0xFF	プログラム可能な DAC バイクワッド 7、N0 係数バイト [23:16]
0x0A	DAC_BQ7_N0_BYT3[7:0]	0xFF	プログラム可能な DAC バイクワッド 7、N0 係数バイト [15:8]
0x0B	DAC_BQ7_N0_BYT4[7:0]	0xFF	プログラム可能な DAC バイクワッド 7、N0 係数バイト [7:0]
0x0C	DAC_BQ7_N1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 7、N1 係数バイト [31:24]
0x0D	DAC_BQ7_N1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 7、N1 係数バイト [23:16]
0x0E	DAC_BQ7_N1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 7、N1 係数バイト [15:8]
0x0F	DAC_BQ7_N1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 7、N1 係数バイト [7:0]
0x10	DAC_BQ7_N2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 7、N2 係数バイト [31:24]
0x11	DAC_BQ7_N2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 7、N2 係数バイト [23:16]
0x12	DAC_BQ7_N2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 7、N2 係数バイト [15:8]
0x13	DAC_BQ7_N2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 7、N2 係数バイト [7:0]
0x14	DAC_BQ7_D1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 7、D1 係数バイト [31:24]
0x15	DAC_BQ7_D1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 7、D1 係数バイト [23:16]
0x16	DAC_BQ7_D1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 7、D1 係数バイト [15:8]
0x17	DAC_BQ7_D1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 7、D1 係数バイト [7:0]
0x18	DAC_BQ7_D2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 7、D2 係数バイト [31:24]
0x19	DAC_BQ7_D2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 7、D2 係数バイト [23:16]
0x1A	DAC_BQ7_D2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 7、D2 係数バイト [15:8]

表 7-215. ページ 16 のプログラム可能な係数レジスタ (続き)

0x1B	DAC_BQ7_D2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 7、D2 係数バイト [7:0]
0x1C	DAC_BQ8_N0_BYT1[7:0]	0x7F	プログラム可能な DAC バイクワッド 8、N0 係数バイト [31:24]
0x1D	DAC_BQ8_N0_BYT2[7:0]	0xFF	プログラム可能な DAC バイクワッド 8、N0 係数バイト [23:16]
0x1E	DAC_BQ8_N0_BYT3[7:0]	0xFF	プログラム可能な DAC バイクワッド 8、N0 係数バイト [15:8]
0x1F	DAC_BQ8_N0_BYT4[7:0]	0xFF	プログラム可能な DAC バイクワッド 8、N0 係数バイト [7:0]
0x20	DAC_BQ8_N1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 8、N1 係数バイト [31:24]
0x21	DAC_BQ8_N1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 8、N1 係数バイト [23:16]
0x22	DAC_BQ8_N1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 8、N1 係数バイト [15:8]
0x23	DAC_BQ8_N1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 8、N1 係数バイト [7:0]
0x24	DAC_BQ8_N2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 8、N2 係数バイト [31:24]
0x25	DAC_BQ8_N2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 8、N2 係数バイト [23:16]
0x26	DAC_BQ8_N2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 8、N2 係数バイト [15:8]
0x27	DAC_BQ8_N2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 8、N2 係数バイト [7:0]
0x28	DAC_BQ8_D1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 8、D1 係数バイト [31:24]
0x29	DAC_BQ8_D1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 8、D1 係数バイト [23:16]
0x2A	DAC_BQ8_D1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 8、D1 係数バイト [15:8]
0x2B	DAC_BQ8_D1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 8、D1 係数バイト [7:0]
0x2C	DAC_BQ8_D2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 8、D2 係数バイト [31:24]
0x2D	DAC_BQ8_D2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 8、D2 係数バイト [23:16]
0x2E	DAC_BQ8_D2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 8、D2 係数バイト [15:8]
0x2F	DAC_BQ8_D2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 8、D2 係数バイト [7:0]
0x30	DAC_BQ9_N0_BYT1[7:0]	0x7F	プログラム可能な DAC バイクワッド 9、N0 係数バイト [31:24]
0x31	DAC_BQ9_N0_BYT2[7:0]	0xFF	プログラム可能な DAC バイクワッド 9、N0 係数バイト [23:16]
0x32	DAC_BQ9_N0_BYT3[7:0]	0xFF	プログラム可能な DAC バイクワッド 9、N0 係数バイト [15:8]
0x33	DAC_BQ9_N0_BYT4[7:0]	0xFF	プログラム可能な DAC バイクワッド 9、N0 係数バイト [7:0]
0x34	DAC_BQ9_N1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 9、N1 係数バイト [31:24]
0x35	DAC_BQ9_N1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 9、N1 係数バイト [23:16]
0x36	DAC_BQ9_N1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 9、N1 係数バイト [15:8]
0x37	DAC_BQ9_N1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 9、N1 係数バイト [7:0]
0x38	DAC_BQ9_N2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 9、N2 係数バイト [31:24]
0x39	DAC_BQ9_N2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 9、N2 係数バイト [23:16]
0x3A	DAC_BQ9_N2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 9、N2 係数バイト [15:8]
0x3B	DAC_BQ9_N2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 9、N2 係数バイト [7:0]
0x3C	DAC_BQ9_D1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 9、D1 係数バイト [31:24]
0x3D	DAC_BQ9_D1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 9、D1 係数バイト [23:16]
0x3E	DAC_BQ9_D1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 9、D1 係数バイト [15:8]
0x3F	DAC_BQ9_D1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 9、D1 係数バイト [7:0]
0x40	DAC_BQ9_D2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 9、D2 係数バイト [31:24]
0x41	DAC_BQ9_D2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 9、D2 係数バイト [23:16]
0x42	DAC_BQ9_D2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 9、D2 係数バイト [15:8]
0x43	DAC_BQ9_D2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 9、D2 係数バイト [7:0]
0x44	DAC_BQ10_N0_BYT1[7:0]	0x7F	プログラム可能な DAC バイクワッド 10、N0 係数バイト [31:24]
0x45	DAC_BQ10_N0_BYT2[7:0]	0xFF	プログラム可能な DAC バイクワッド 10、N0 係数バイト [23:16]

表 7-215. ページ 16 のプログラム可能な係数レジスタ (続き)

0x46	DAC_BQ10_N0_BYT3[7:0]	0xFF	プログラム可能な DAC バイクワッド 10、N0 係数バイト [15:8]
0x47	DAC_BQ10_N0_BYT4[7:0]	0xFF	プログラム可能な DAC バイクワッド 10、N0 係数バイト [7:0]
0x48	DAC_BQ10_N1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 10、N1 係数バイト [31:24]
0x49	DAC_BQ10_N1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 10、N1 係数バイト [23:16]
0x4A	DAC_BQ10_N1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 10、N1 係数バイト [15:8]
0x4B	DAC_BQ10_N1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 10、N1 係数バイト [7:0]
0x4C	DAC_BQ10_N2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 10、N2 係数バイト [31:24]
0x4D	DAC_BQ10_N2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 10、N2 係数バイト [23:16]
0x4E	DAC_BQ10_N2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 10、N2 係数バイト [15:8]
0x4F	DAC_BQ10_N2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 10、N2 係数バイト [7:0]
0x50	DAC_BQ10_D1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 10、D1 係数バイト [31:24]
0x51	DAC_BQ10_D1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 10、D1 係数バイト [23:16]
0x52	DAC_BQ10_D1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 10、D1 係数バイト [15:8]
0x53	DAC_BQ10_D1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 10、D1 係数バイト [7:0]
0x54	DAC_BQ10_D2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 10、D2 係数バイト [31:24]
0x55	DAC_BQ10_D2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 10、D2 係数バイト [23:16]
0x56	DAC_BQ10_D2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 10、D2 係数バイト [15:8]
0x57	DAC_BQ10_D2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 10、D2 係数バイト [7:0]
0x58	DAC_BQ11_N0_BYT1[7:0]	0x7F	プログラム可能な DAC バイクワッド 11、N0 係数バイト [31:24]
0x59	DAC_BQ11_N0_BYT2[7:0]	0xFF	プログラム可能な DAC バイクワッド 11、N0 係数バイト [23:16]
0x5A	DAC_BQ11_N0_BYT3[7:0]	0xFF	プログラム可能な DAC バイクワッド 11、N0 係数バイト [15:8]
0x5B	DAC_BQ11_N0_BYT4[7:0]	0xFF	プログラム可能な DAC バイクワッド 11、N0 係数バイト [7:0]
0x5C	DAC_BQ11_N1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 11、N1 係数バイト [31:24]
0x5D	DAC_BQ11_N1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 11、N1 係数バイト [23:16]
0x5E	DAC_BQ11_N1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 11、N1 係数バイト [15:8]
0x5F	DAC_BQ11_N1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 11、N1 係数バイト [7:0]
0x60	DAC_BQ11_N2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 11、N2 係数バイト [31:24]
0x61	DAC_BQ11_N2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 11、N2 係数バイト [23:16]
0x62	DAC_BQ11_N2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 11、N2 係数バイト [15:8]
0x63	DAC_BQ11_N2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 11、N2 係数バイト [7:0]
0x64	DAC_BQ11_D1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 11、D1 係数バイト [31:24]
0x65	DAC_BQ11_D1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 11、D1 係数バイト [23:16]
0x66	DAC_BQ11_D1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 11、D1 係数バイト [15:8]
0x67	DAC_BQ11_D1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 11、D1 係数バイト [7:0]
0x68	DAC_BQ11_D2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 11、D2 係数バイト [31:24]
0x69	DAC_BQ11_D2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 11、D2 係数バイト [23:16]
0x6A	DAC_BQ11_D2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 11、D2 係数バイト [15:8]
0x6B	DAC_BQ11_D2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 11、D2 係数バイト [7:0]
0x6C	DAC_BQ12_N0_BYT1[7:0]	0x7F	プログラム可能な DAC バイクワッド 12、N0 係数バイト [31:24]
0x6D	DAC_BQ12_N0_BYT2[7:0]	0xFF	プログラム可能な DAC バイクワッド 12、N0 係数バイト [23:16]
0x6E	DAC_BQ12_N0_BYT3[7:0]	0xFF	プログラム可能な DAC バイクワッド 12、N0 係数バイト [15:8]
0x6F	DAC_BQ12_N0_BYT4[7:0]	0xFF	プログラム可能な DAC バイクワッド 12、N0 係数バイト [7:0]
0x70	DAC_BQ12_N1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 12、N1 係数バイト [31:24]

表 7-215. ページ 16 のプログラム可能な係数レジスタ (続き)

0x71	DAC_BQ12_N1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 12、N1 係数バイト [23:16]
0x72	DAC_BQ12_N1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 12、N1 係数バイト [15:8]
0x73	DAC_BQ12_N1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 12、N1 係数バイト [7:0]
0x74	DAC_BQ12_N2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 12、N2 係数バイト [31:24]
0x75	DAC_BQ12_N2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 12、N2 係数バイト [23:16]
0x76	DAC_BQ12_N2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 12、N2 係数バイト [15:8]
0x77	DAC_BQ12_N2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 12、N2 係数バイト [7:0]
0x78	DAC_BQ12_D1_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 12、D1 係数バイト [31:24]
0x79	DAC_BQ12_D1_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 12、D1 係数バイト [23:16]
0x7A	DAC_BQ12_D1_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 12、D1 係数バイト [15:8]
0x7B	DAC_BQ12_D1_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 12、D1 係数バイト [7:0]
0x7C	DAC_BQ12_D2_BYT1[7:0]	0x00	プログラム可能な DAC バイクワッド 12、D2 係数バイト [31:24]
0x7D	DAC_BQ12_D2_BYT2[7:0]	0x00	プログラム可能な DAC バイクワッド 12、D2 係数バイト [23:16]
0x7E	DAC_BQ12_D2_BYT3[7:0]	0x00	プログラム可能な DAC バイクワッド 12、D2 係数バイト [15:8]
0x7F	DAC_BQ12_D2_BYT4[7:0]	0x00	プログラム可能な DAC バイクワッド 12、D2 係数バイト [7:0]

7.2.7 プログラム可能な係数レジスタ : ページ 17

表 7-216 に示すレジスタ ページは、ASI DIN ミキサの DAC チャンネル 1 から 4、DAC Aux ミキサ、ループバック ミキサ、信号発生器ミキサ、および DAC 一次 IIR フィルタ用のプログラマブル係数で構成されています。

表 7-216. ページ 17 のプログラム可能な係数レジスタ

アドレス	レジスタ	リセット	説明
0x00	PAGE[7:0]	0x00	デバイス ページレジスタ
0x08	ASI_DIN_MIX_ASI_CH1_RDAC_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH1 ~ RDAC の係数バイト [15:8]
0x09	ASI_DIN_MIX_ASI_CH1_RDAC_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH1 ~ RDAC の係数バイト [7:0]
0x0A	ASI_DIN_MIX_ASI_CH1_LDAC_MIX_BYT1[7:0]	0x40	ASI DIN ミキサ、ASI CH1 ~ LDAC の係数バイト [15:8]
0x0B	ASI_DIN_MIX_ASI_CH1_LDAC_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH1 ~ LDAC の係数バイト [7:0]
0x0C	ASI_DIN_MIX_ASI_CH1_RDAC2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH1 ~ RDAC2 係数バイト [15:8]
0x0D	ASI_DIN_MIX_ASI_CH1_RDAC2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH1 ~ RDAC2 係数バイト [7:0]
0x0E	ASI_DIN_MIX_ASI_CH1_LDAC2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH1 ~ LDAC2 係数バイト [15:8]
0x0F	ASI_DIN_MIX_ASI_CH1_LDAC2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH1 ~ LDAC2 係数バイト [7:0]
0x10	ASI_DIN_MIX_ASI_CH2_RDAC_MIX_BYT1[7:0]	0x40	ASI DIN ミキサ、ASI CH2 ~ RDAC の係数バイト [15:8]
0x11	ASI_DIN_MIX_ASI_CH2_RDAC_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH2 ~ RDAC の係数バイト [7:0]
0x12	ASI_DIN_MIX_ASI_CH2_LDAC_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH2 ~ LDAC の係数バイト [15:8]
0x13	ASI_DIN_MIX_ASI_CH2_LDAC_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH2 ~ LDAC の係数バイト [7:0]
0x14	ASI_DIN_MIX_ASI_CH2_RDAC2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH2 ~ RDAC2 係数バイト [15:8]

表 7-216. ページ 17 のプログラム可能な係数レジスタ (続き)

0x15	ASI_DIN_MIX_ASI_CH2_RDAC 2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH2 ~ RDAC2 係数バイト [7:0]
0x16	ASI_DIN_MIX_ASI_CH2_LDAC 2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH2 ~ LDAC2 係数バイト [15:8]
0x17	ASI_DIN_MIX_ASI_CH2_LDAC 2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH2 ~ LDAC2 係数バイト [7:0]
0x18	ASI_DIN_MIX_ASI_CH3_RDAC _MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH3 ~ RDAC の係数バイト [15:8]
0x19	ASI_DIN_MIX_ASI_CH3_RDAC _MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH3 ~ RDAC の係数バイト [7:0]
0x1A	ASI_DIN_MIX_ASI_CH3_LDAC _MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH3 ~ LDAC の係数バイト [15:8]
0x1B	ASI_DIN_MIX_ASI_CH3_LDAC _MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH3 ~ LDAC の係数バイト [7:0]
0x1C	ASI_DIN_MIX_ASI_CH3_RDAC 2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH3 ~ RDAC2 係数バイト [15:8]
0x1D	ASI_DIN_MIX_ASI_CH3_RDAC 2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH3 ~ RDAC2 係数バイト [7:0]
0x1E	ASI_DIN_MIX_ASI_CH3_LDAC 2_MIX_BYT1[7:0]	0x40	ASI DIN ミキサ、ASI CH3 ~ LDAC2 係数バイト [15:8]
0x1F	ASI_DIN_MIX_ASI_CH3_LDAC 2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH3 ~ LDAC2 係数バイト [7:0]
0x20	ASI_DIN_MIX_ASI_CH4_RDAC _MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH4 ~ RDAC の係数バイト [15:8]
0x21	ASI_DIN_MIX_ASI_CH4_RDAC _MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH4 ~ RDAC の係数バイト [7:0]
0x22	ASI_DIN_MIX_ASI_CH4_LDAC _MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH4 ~ LDAC の係数バイト [15:8]
0x23	ASI_DIN_MIX_ASI_CH4_LDAC _MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH4 ~ LDAC の係数バイト [7:0]
0x24	ASI_DIN_MIX_ASI_CH4_RDAC 2_MIX_BYT1[7:0]	0x40	ASI DIN ミキサ、ASI CH4 ~ RDAC2 係数バイト [15:8]
0x25	ASI_DIN_MIX_ASI_CH4_RDAC 2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH4 ~ RDAC2 係数バイト [7:0]
0x26	ASI_DIN_MIX_ASI_CH4_LDAC 2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH4 ~ LDAC2 係数バイト [15:8]
0x27	ASI_DIN_MIX_ASI_CH4_LDAC 2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH4 ~ LDAC2 係数バイト [7:0]
0x28	ASI_DIN_MIX_ASI_CH5_RDAC _MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH5 ~ RDAC の係数バイト [15:8]
0x29	ASI_DIN_MIX_ASI_CH5_RDAC _MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH5 ~ RDAC の係数バイト [7:0]
0x2A	ASI_DIN_MIX_ASI_CH5_LDAC _MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH5 ~ LDAC の係数バイト [15:8]
0x2B	ASI_DIN_MIX_ASI_CH5_LDAC _MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH5 ~ LDAC の係数バイト [7:0]
0x2C	ASI_DIN_MIX_ASI_CH5_RDAC 2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH5 ~ RDAC2 係数バイト [15:8]
0x2D	ASI_DIN_MIX_ASI_CH5_RDAC 2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH5 ~ RDAC2 係数バイト [7:0]
0x2E	ASI_DIN_MIX_ASI_CH5_LDAC 2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH5 ~ LDAC2 係数バイト [15:8]
0x2F	ASI_DIN_MIX_ASI_CH5_LDAC 2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH5 ~ LDAC2 係数バイト [7:0]

表 7-216. ページ 17 のプログラム可能な係数レジスタ (続き)

0x30	ASI_DIN_MIX_ASI_CH6_RDAC_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH6 ~ RDAC の係数バイト [15:8]
0x31	ASI_DIN_MIX_ASI_CH6_RDAC_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH6 ~ RDAC の係数バイト [7:0]
0x32	ASI_DIN_MIX_ASI_CH6_LDAC_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH6 ~ LDAC の係数バイト [15:8]
0x33	ASI_DIN_MIX_ASI_CH6_LDAC_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH6 ~ LDAC の係数バイト [7:0]
0x34	ASI_DIN_MIX_ASI_CH6_RDAC_2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH6 ~ RDAC2 係数バイト [15:8]
0x35	ASI_DIN_MIX_ASI_CH6_RDAC_2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH6 ~ RDAC2 係数バイト [7:0]
0x36	ASI_DIN_MIX_ASI_CH6_LDAC_2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH6 ~ LDAC2 係数バイト [15:8]
0x37	ASI_DIN_MIX_ASI_CH6_LDAC_2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH6 ~ LDAC2 係数バイト [7:0]
0x38	ASI_DIN_MIX_ASI_CH7_RDAC_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH7 ~ RDAC の係数バイト [15:8]
0x39	ASI_DIN_MIX_ASI_CH7_RDAC_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH7 ~ RDAC の係数バイト [7:0]
0x3A	ASI_DIN_MIX_ASI_CH7_LDAC_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH7 ~ LDAC の係数バイト [15:8]
0x3B	ASI_DIN_MIX_ASI_CH7_LDAC_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH7 ~ LDAC の係数バイト [7:0]
0x3C	ASI_DIN_MIX_ASI_CH7_RDAC_2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH7 ~ RDAC2 係数バイト [15:8]
0x3D	ASI_DIN_MIX_ASI_CH7_RDAC_2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH7 ~ RDAC2 係数バイト [7:0]
0x3E	ASI_DIN_MIX_ASI_CH7_LDAC_2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH7 ~ LDAC2 係数バイト [15:8]
0x3F	ASI_DIN_MIX_ASI_CH7_LDAC_2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH7 ~ LDAC2 係数バイト [7:0]
0x40	ASI_DIN_MIX_ASI_CH8_RDAC_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH8 ~ RDAC の係数バイト [15:8]
0x41	ASI_DIN_MIX_ASI_CH8_RDAC_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH8 ~ RDAC の係数バイト [7:0]
0x42	ASI_DIN_MIX_ASI_CH8_LDAC_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH8 ~ LDAC の係数バイト [15:8]
0x43	ASI_DIN_MIX_ASI_CH8_LDAC_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH8 ~ LDAC の係数バイト [7:0]
0x44	ASI_DIN_MIX_ASI_CH8_RDAC_2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH8 ~ RDAC2 係数バイト [15:8]
0x45	ASI_DIN_MIX_ASI_CH8_RDAC_2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH8 ~ RDAC2 係数バイト [7:0]
0x46	ASI_DIN_MIX_ASI_CH8_LDAC_2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI CH8 ~ LDAC2 係数バイト [15:8]
0x47	ASI_DIN_MIX_ASI_CH8_LDAC_2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI CH8 ~ LDAC2 係数バイト [7:0]
0x48	ASI_DIN_MIX_ASI_AUX_CH1_RDAC_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI AUX_CH1 ~ RDAC の係数バイト [15:8]
0x49	ASI_DIN_MIX_ASI_AUX_CH1_RDAC_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI AUX_CH1 ~ RDAC の係数バイト [7:0]
0x4A	ASI_DIN_MIX_ASI_AUX_CH1_LDAC_MIX_BYT1[7:0]	0x40	ASI DIN ミキサ、ASI AUX_CH1 ~ LDAC の係数バイト [15:8]

表 7-216. ページ 17 のプログラム可能な係数レジスタ (続き)

0x4B	ASI_DIN_MIX_ASI_AUX_CH1_LDAC_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI AUX_CH1 ~ LDAC の係数バイト [7:0]
0x4C	ASI_DIN_MIX_ASI_AUX_CH1_RDAC2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI AUX_CH1 ~ RDAC2 係数バイト [15:8]
0x4D	ASI_DIN_MIX_ASI_AUX_CH1_RDAC2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI AUX_CH1 ~ RDAC2 係数バイト [7:0]
0x4E	ASI_DIN_MIX_ASI_AUX_CH1_LDAC2_MIX_BYT1[7:0]	0x40	ASI DIN ミキサ、ASI AUX_CH1 ~ LDAC2 係数バイト [15:8]
0x4F	ASI_DIN_MIX_ASI_AUX_CH1_LDAC2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI AUX_CH1 ~ LDAC2 係数バイト [7:0]
0x50	ASI_DIN_MIX_ASI_AUX_CH2_RDAC_MIX_BYT1[7:0]	0x40	ASI DIN ミキサ、ASI AUX_CH2 ~ RDAC の係数バイト [15:8]
0x51	ASI_DIN_MIX_ASI_AUX_CH2_RDAC_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI AUX_CH2 ~ RDAC の係数バイト [7:0]
0x52	ASI_DIN_MIX_ASI_AUX_CH2_LDAC_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI AUX_CH2 ~ LDAC の係数バイト [15:8]
0x53	ASI_DIN_MIX_ASI_AUX_CH2_LDAC_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI AUX_CH2 ~ LDAC の係数バイト [7:0]
0x54	ASI_DIN_MIX_ASI_AUX_CH2_RDAC2_MIX_BYT1[7:0]	0x40	ASI DIN ミキサ、ASI AUX_CH2 ~ RDAC2 係数バイト [15:8]
0x55	ASI_DIN_MIX_ASI_AUX_CH2_RDAC2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI AUX_CH2 ~ RDAC2 係数バイト [7:0]
0x56	ASI_DIN_MIX_ASI_AUX_CH2_LDAC2_MIX_BYT1[7:0]	0x00	ASI DIN ミキサ、ASI AUX_CH2 ~ LDAC2 係数バイト [15:8]
0x57	ASI_DIN_MIX_ASI_AUX_CH2_LDAC2_MIX_BYT2[7:0]	0x00	ASI DIN ミキサ、ASI AUX_CH2 ~ LDAC2 係数バイト [7:0]
0x58	SC_DAC_MIX_ADCLB_CH1_RDAC_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、ADC ループバック CH1 から RDAC 係数バイト [15:8]
0x59	SC_DAC_MIX_ADCLB_CH1_RDAC_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、ADC ループバック CH1 から RDAC 係数バイト [7:0]
0x5A	SC_DAC_MIX_ADCLB_CH1_LDAC_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、ADC ループバック CH1 から LDAC 係数バイト [15:8]
0x5B	SC_DAC_MIX_ADCLB_CH1_LDAC_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、ADC ループバック CH1 から LDAC 係数バイト [7:0]
0x5C	SC_DAC_MIX_ADCLB_CH1_RDAC2_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、ADC ループバック CH1 から RDAC2 係数バイト [15:8]
0x5D	SC_DAC_MIX_ADCLB_CH1_RDAC2_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、ADC ループバック CH1 から RDAC2 係数バイト [7:0]
0x5E	SC_DAC_MIX_ADCLB_CH1_LDAC2_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、ADC ループバック CH1 ~ LDAC2 係数バイト [15:8]
0x5F	SC_DAC_MIX_ADCLB_CH1_LDAC2_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、ADC ループバック CH1 ~ LDAC2 係数バイト [7:0]
0x60	SC_DAC_MIX_ADCLB_CH2_RDAC_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、ループバック CH2 ~ RDAC 係数バイト [15:8]
0x61	SC_DAC_MIX_ADCLB_CH2_RDAC_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、ループバック CH2 ~ RDAC 係数バイト [7:0]
0x62	SC_DAC_MIX_ADCLB_CH2_LDAC_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、ループバック CH2 ~ LDAC 係数バイト [15:8]
0x63	SC_DAC_MIX_ADCLB_CH2_LDAC_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、ループバック CH2 ~ LDAC 係数バイト [7:0]
0x64	SC_DAC_MIX_ADCLB_CH2_RDAC2_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、ADC ループバック CH2 から RDAC2 係数バイト [15:8]

表 7-216. ページ 17 のプログラム可能な係数レジスタ (続き)

0x65	SC_DAC_MIX_ADCLB_CH2_R DAC2_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、ADC ループバック CH2 から RDAC2 係数バイト [7:0]
0x66	SC_DAC_MIX_ADCLB_CH2_L DAC2_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、ADC ループバック CH2 ～ LDAC2 係数バイト [15:8]
0x67	SC_DAC_MIX_ADCLB_CH2_L DAC2_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、ADC ループバック CH2 ～ LDAC2 係数バイト [7:0]
0x68	SC_DAC_MIX_SIGGEN_CH1_ RDAC_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH1 ～ RDAC 係数バイト [15:8]
0x69	SC_DAC_MIX_SIGGEN_CH1_ RDAC_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH1 ～ RDAC 係数バイト [7:0]
0x6A	SC_DAC_MIX_SIGGEN_CH1_ LDAC_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH1 ～ LDAC 係数バイト [15:8]
0x6B	SC_DAC_MIX_SIGGEN_CH1_ LDAC_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH1 ～ LDAC 係数バイト [7:0]
0x6C	SC_DAC_MIX_SIGGEN_CH1_ RDAC2_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH1 ～ RDAC2 係数バイト [15:8]
0x6D	SC_DAC_MIX_SIGGEN_CH1_ RDAC2_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH1 ～ RDAC2 係数バイト [7:0]
0x6E	SC_DAC_MIX_SIGGEN_CH1_ LDAC2_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH1 ～ LDAC2 係数バイト [15:8]
0x6F	SC_DAC_MIX_SIGGEN_CH1_ LDAC2_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH1 ～ LDAC2 係数バイト [7:0]
0x70	SC_DAC_MIX_SIGGEN_CH2_ RDAC_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH2 ～ RDAC 係数バイト [15:8]
0x71	SC_DAC_MIX_SIGGEN_CH2_ RDAC_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH2 ～ RDAC 係数バイト [7:0]
0x72	SC_DAC_MIX_SIGGEN_CH2_ LDAC_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH2 ～ LDAC 係数バイト [15:8]
0x73	SC_DAC_MIX_SIGGEN_CH2_ LDAC_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH2 ～ LDAC 係数バイト [7:0]
0x74	SC_DAC_MIX_SIGGEN_CH2_ RDAC2_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH2 ～ RDAC2 係数バイト [15:8]
0x75	SC_DAC_MIX_SIGGEN_CH2_ RDAC2_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH2 ～ RDAC2 係数バイト [7:0]
0x76	SC_DAC_MIX_SIGGEN_CH2_ LDAC2_MIX_BYT1[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH2 ～ LDAC2 係数バイト [15:8]
0x77	SC_DAC_MIX_SIGGEN_CH2_ LDAC2_MIX_BYT2[7:0]	0x00	SC DAC ミキサ、信号ジェネレータ CH2 ～ LDAC2 係数バイト [7:0]
0x78	DAC_IIR_N0_BYT1[7:0]	0x7F	プログラム可能な DAC 1 次 IIR、N0 係数バイト [31:24]
0x79	DAC_IIR_N0_BYT2[7:0]	0xFF	プログラム可能な DAC 1 次 IIR、N0 の係数バイト [23:16]
0x7A	DAC_IIR_N0_BYT3[7:0]	0xFF	プログラム可能な DAC 1 次 IIR、N0 係数バイト [15:8]
0x7B	DAC_IIR_N0_BYT4[7:0]	0xFF	プログラム可能な DAC 1 次 IIR、N0 係数バイト [7:0]
0x7C	DAC_IIR_N1_BYT1[7:0]	0x00	プログラム可能な DAC 1 次 IIR、N1 係数バイト [31:24]
0x7D	DAC_IIR_N1_BYT2[7:0]	0x00	プログラム可能な DAC 1 次 IIR、N1 係数バイト [23:16]
0x7E	DAC_IIR_N1_BYT3[7:0]	0x00	プログラム可能な DAC 1 次 IIR、N1 係数バイト [15:8]
0x7F	DAC_IIR_N1_BYT4[7:0]	0x00	プログラム可能な DAC 1 次 IIR、N1 係数バイト [7:0]

7.2.8 プログラム可能な係数レジスタ : ページ 18

表 7-217 に示すこのレジスタ ページは、DAC 一次 IIR フィルタ用のプログラマブル係数、チャンネル 1 から 4 用の DAC デジタル ボリューム コントロール、DAC ビープ音発生器で構成されています。

表 7-217. ページ 18 のプログラム可能な係数レジスタ

アドレス	レジスタ	リセット	説明
0x00	PAGE[7:0]	0x00	デバイス ページ レジスタ
0x08	DAC_IIR_D1_BYT1[7:0]	0x00	プログラム可能な DAC 一次 IIR、D1 係数バイト [31:24]
0x09	DAC_IIR_D1_BYT2[7:0]	0x00	プログラム可能な DAC 一次 IIR、D1 係数バイト [23:16]
0x0A	DAC_IIR_D1_BYT3[7:0]	0x00	プログラム可能な DAC 一次 IIR、D1 係数バイト [15:8]
0x0B	DAC_IIR_D1_BYT4[7:0]	0x00	プログラム可能な DAC 一次 IIR、D1 係数バイト [7:0]
0x0C	DAC_VOL_CH1_BYT1[7:0]	0x00	デジタル ボリューム コントロール、DAC チャンネル 1 の係数バイト [31:24]
0x0D	DAC_VOL_CH1_BYT2[7:0]	0x80	デジタル ボリューム コントロール、DAC チャンネル 1 の係数バイト [23:16]
0x0E	DAC_VOL_CH1_BYT3[7:0]	0x00	デジタル ボリューム コントロール、DAC チャンネル 1 の係数バイト [15:8]
0x0F	DAC_VOL_CH1_BYT4[7:0]	0x00	デジタル ボリューム コントロール、DAC チャンネル 1 の係数バイト [7:0]
0x10	DAC_VOL_CH2_BYT1[7:0]	0x00	デジタル ボリューム コントロール、DAC チャンネル 2 の係数バイト [31:24]
0x11	DAC_VOL_CH2_BYT2[7:0]	0x80	デジタル ボリューム コントロール、DAC チャンネル 2 の係数バイト [23:16]
0x12	DAC_VOL_CH2_BYT3[7:0]	0x00	デジタル ボリューム コントロール、DAC チャンネル 2 の係数バイト [15:8]
0x13	DAC_VOL_CH2_BYT4[7:0]	0x00	デジタル ボリューム コントロール、DAC チャンネル 2 の係数バイト [7:0]
0x14	DAC_VOL_CH3_BYT1[7:0]	0x00	デジタル ボリューム コントロール、DAC チャンネル 3 の係数バイト [31:24]
0x15	DAC_VOL_CH3_BYT2[7:0]	0x80	デジタル ボリューム コントロール、DAC チャンネル 3 の係数バイト [23:16]
0x16	DAC_VOL_CH3_BYT3[7:0]	0x00	デジタル ボリューム コントロール、DAC チャンネル 3 の係数バイト [15:8]
0x17	DAC_VOL_CH3_BYT4[7:0]	0x00	デジタル ボリューム コントロール、DAC チャンネル 3 の係数バイト [7:0]
0x18	DAC_VOL_CH4_BYT1[7:0]	0x00	デジタル ボリューム コントロール、DAC チャンネル 4 の係数バイト [31:24]
0x19	DAC_VOL_CH4_BYT2[7:0]	0x80	デジタル ボリューム コントロール、DAC チャンネル 4 の係数バイト [23:16]
0x1A	DAC_VOL_CH4_BYT3[7:0]	0x00	デジタル ボリューム コントロール、DAC チャンネル 4 の係数バイト [15:8]
0x1B	DAC_VOL_CH4_BYT4[7:0]	0x00	デジタル ボリューム コントロール、DAC チャンネル 4 の係数バイト [7:0]
0x20	DAC_BEEP GEN_SINX_BYT1[7:0]	0x45	プログラム可能な DAC ビープ GEN sin(x) 係数バイト [31:24]
0x21	DAC_BEEP GEN_SINX_BYT2[7:0]	0xF4	プログラム可能な DAC ビープ GEN sin(x) 係数バイト [23:16]
0x22	DAC_BEEP GEN_SINX_BYT3[7:0]	0x61	プログラム可能な DAC ビープ GEN sin(x) 係数バイト [15:8]
0x23	DAC_BEEP GEN_SINX_BYT4[7:0]	0xD0	プログラム可能な DAC ビープ GEN sin(x) 係数バイト [7:0]

表 7-217. ページ 18 のプログラム可能な係数レジスタ (続き)

0x24	DAC_BEEP GEN_COSX_BYT1[7:0]	0x7F	プログラム可能な DAC ビープ GEN cos(x) 係数バイト [31:24]
0x25	DAC_BEEP GEN_COSX_BYT2[7:0]	0xFE	プログラム可能な DAC ビープ GEN cos(x) 係数バイト [23:16]
0x26	DAC_BEEP GEN_COSX_BYT3[7:0]	0xFD	プログラム可能な DAC ビープ GEN cos(x) 係数バイト [15:8]
0x27	DAC_BEEP GEN_COSX_BYT4[7:0]	0x46	プログラム可能な DAC ビープ GEN cos(x) 係数バイト [7:0]
0x28	DAC_BEEP GEN2_SINX_BYT1[7:0]	0x5D	プログラム可能 DAC ビープ Gen2 sin(x) 係数バイト [31:24]
0x29	DAC_BEEP GEN2_SINX_BYT2[7:0]	0xA2	プログラム可能 DAC ビープ Gen 2 sin(x) 係数バイト [23:16]
0x2A	DAC_BEEP GEN2_SINX_BYT3[7:0]	0x74	プログラム可能 DAC ビープ Gen2 sin(x) 係数バイト [15:8]
0x2B	DAC_BEEP GEN2_SINX_BYT4[7:0]	0xB4	プログラム可能 DAC ビープ Gen2 sin(x) 係数バイト [7:0]
0x2C	DAC_BEEP GEN2_COSX_BYT1[7:0]	0x01	プログラム可能 DAC ビープ Gen2 cos(x) 係数バイト [31:24]
0x2D	DAC_BEEP GEN2_COSX_BYT2[7:0]	0x01	プログラム可能 DAC ビープ Gen2 cos(x) 係数バイト [23:16]
0x2E	DAC_BEEP GEN2_COSX_BYT3[7:0]	0x5B	プログラム可能 DAC ビープ Gen2 cos(x) 係数バイト [15:8]
0x2F	DAC_BEEP GEN2_COSX_BYT4[7:0]	0x4B	プログラム可能 DAC ビープ Gen2 cos(x) 係数バイト [7:0]

7.2.9 プログラム可能な係数レジスタ : ページ 19

表 7-218 に示すこのレジスタ ページは、ADC の プログラム可能な係数と、チャンネル 1~4 の DAC MSA で構成されています。

表 7-218. ページ 19 のプログラム可能な係数レジスタ

アドレス	レジスタ	リセット	説明
0x00	PAGE[7:0]	0x00	デバイス ページレジスタ
0x58	ADC_CH1_SF1_BYT1[7:0]	0x04	ADC CH1 MSA 係数バイト [31:24]
0x59	ADC_CH1_SF1_BYT2[7:0]	0x00	ADC CH1 MSA 係数バイト [23:16]
0x5A	ADC_CH1_SF1_BYT3[7:0]	0x00	ADC CH1 MSA 係数バイト [15:8]
0x5B	ADC_CH1_SF1_BYT4[7:0]	0x00	ADC CH1 MSA 係数バイト [7:0]
0x5C	ADC_CH2_SF1_BYT1[7:0]	0x04	ADC CH2 MSA 係数バイト [31:24]
0x5D	ADC_CH2_SF1_BYT2[7:0]	0x00	ADC CH2 MSA 係数バイト [23:16]
0x5E	ADC_CH2_SF1_BYT3[7:0]	0x00	ADC CH2 MSA 係数バイト [15:8]
0x5F	ADC_CH2_SF1_BYT4[7:0]	0x00	ADC CH2 MSA 係数バイト [7:0]
0x60	ADC_CH3_SF1_BYT1[7:0]	0x04	ADC CH3 MSA 係数バイト [31:24]
0x61	ADC_CH3_SF1_BYT2[7:0]	0x00	ADC CH3 MSA 係数バイト [23:16]
0x62	ADC_CH3_SF1_BYT3[7:0]	0x00	ADC CH3 MSA 係数バイト [15:8]
0x63	ADC_CH3_SF1_BYT4[7:0]	0x00	ADC CH3 MSA 係数バイト [7:0]
0x64	ADC_CH4_SF1_BYT1[7:0]	0x04	ADC CH4 MSA 係数バイト [31:24]
0x65	ADC_CH4_SF1_BYT2[7:0]	0x00	ADC CH4 MSA 係数バイト [23:16]
0x66	ADC_CH4_SF1_BYT3[7:0]	0x00	ADC CH4 MSA 係数バイト [15:8]
0x67	ADC_CH4_SF1_BYT4[7:0]	0x00	ADC CH4 MSA 係数バイト [7:0]
0x68	LDAC_SF1_BYT1[7:0]	0x04	LDAC MSA 係数バイト [31:24]

表 7-218. ページ 19 のプログラム可能な係数レジスタ (続き)

0x69	LDAC_SF1_BYT2[7:0]	0x00	LDAC MSA 係数バイト [23:16]
0x6A	LDAC_SF1_BYT3[7:0]	0x00	LDAC MSA 係数バイト [15:8]
0x6B	LDAC_SF1_BYT4[7:0]	0x00	LDAC MSA 係数バイト [7:0]
0x6C	RDAC_SF1_BYT1[7:0]	0x04	RDAC MSA 係数バイト [31:24]
0x6D	RDAC_SF1_BYT2[7:0]	0x00	RDAC MSA 係数バイト [23:16]
0x6E	RDAC_SF1_BYT3[7:0]	0x00	RDAC MSA 係数バイト [15:8]
0x6F	RDAC_SF1_BYT4[7:0]	0x00	RDAC MSA 係数バイト [7:0]
0x70	LDAC2_SF1_BYT1[7:0]	0x04	LDAC2 MSA 係数バイト [31:24]
0x71	LDAC2_SF1_BYT2[7:0]	0x00	LDAC2 MSA 係数バイト [23:16]
0x72	LDAC2_SF1_BYT3[7:0]	0x00	LDAC2 MSA 係数バイト [15:8]
0x73	LDAC2_SF1_BYT4[7:0]	0x00	LDAC2 MSA 係数バイト [7:0]
0x74	RDAC2_SF1_BYT1[7:0]	0x04	RDAC2 MSA 係数バイト [31:24]
0x75	RDAC2_SF1_BYT2[7:0]	0x00	RDAC2 MSA 係数バイト [23:16]
0x76	RDAC2_SF1_BYT3[7:0]	0x00	RDAC2 MSA 係数バイト [15:8]
0x77	RDAC2_SF1_BYT4[7:0]	0x00	RDAC2 MSA 係数バイト [7:0]

7.2.10 プログラム可能な係数レジスタ : ページ 25

表 7-219 に示すこのレジスタ ページは、DAC リミッタのプログラム可能な係数で構成されています。

表 7-219. ページ 25 のプログラム可能な係数レジスタ

アドレス	レジスタ	リセット	説明
0x00	PAGE[7:0]	0x00	デバイス ページレジスタ
0x60	LIMITER_ATTACK_COEFF_BYT1[7:0]	0x78	歪みリミッタのアタック係数バイト [31:24]
0x61	LIMITER_ATTACK_COEFF_BYT2[7:0]	0xD6	歪みリミッタのアタック係数バイト [23:16]
0x62	LIMITER_ATTACK_COEFF_BYT3[7:0]	0xFC	歪みリミッタのアタック係数バイト [15:8]
0x63	LIMITER_ATTACK_COEFF_BYT4[7:0]	0x9F	歪みリミッタのアタック係数バイト [7:0]
0x64	LIMITER_RELEASE_COEFF_BYT1[7:0]	0x40	歪みリミッタ リリース係数バイト [31:24]
0x65	LIMITER_RELEASE_COEFF_BYT2[7:0]	0xBD	歪みリミッタ リリース係数バイト [23:16]
0x66	LIMITER_RELEASE_COEFF_BYT3[7:0]	0xB7	歪みリミッタ リリース係数バイト [15:8]
0x67	LIMITER_RELEASE_COEFF_BYT4[7:0]	0xC0	歪みリミッタ リリース係数バイト [7:0]
0x68	LIMITER_ENV_DECAY_COEFF_BYT1[7:0]	0x7F	歪みリミッタ エンベロープ減衰係数バイト [31:24]
0x69	LIMITER_ENV_DECAY_COEFF_BYT2[7:0]	0xFC	歪みリミッタ エンベロープ減衰係数バイト [23:16]
0x6A	LIMITER_ENV_DECAY_COEFF_BYT3[7:0]	0x3A	歪みリミッタ エンベロープ減衰係数バイト [15:8]
0x6B	LIMITER_ENV_DECAY_COEFF_BYT4[7:0]	0x48	歪みリミッタ エンベロープ減衰係数バイト [7:0]
0x6C	LIMITER_THRESHOLD_MAX_BYT1[7:0]	0x01	歪みリミッタ スレッシュホールド最大係数バイト [31:24]
0x6D	LIMITER_THRESHOLD_MAX_BYT2[7:0]	0x69	歪みリミッタ スレッシュホールド最大係数バイト [23:16]

表 7-219. ページ 25 のプログラム可能な係数レジスタ (続き)

0x6E	LIMITER_THRESHOLD_MAX_BYTT3[7:0]	0x9C	歪みリミッタ スレッシュホールド最大係数バイト [15:8]
0x6F	LIMITER_THRESHOLD_MAX_BYTT4[7:0]	0x10	歪みリミッタ スレッシュホールド最大係数バイト [7:0]
0x70	LIMITER_THRESHOLD_MIN_BYT1[7:0]	0x00	歪みリミッタ スレッシュホールド最小係数バイト [31:24]
0x71	LIMITER_THRESHOLD_MIN_BYT2[7:0]	0x72	歪みリミッタ スレッシュホールド最小係数バイト [23:16]
0x72	LIMITER_THRESHOLD_MIN_BYTT3[7:0]	0x59	歪みリミッタ スレッシュホールド最小係数バイト [15:8]
0x73	LIMITER_THRESHOLD_MIN_BYTT4[7:0]	0xDB	歪みリミッタ スレッシュホールド最小係数バイト [7:0]
0x74	LIMITER_INFLECTION_POINT_BYT1[7:0]	0x00	歪みリミッタ変曲点係数バイト [31:24]
0x75	LIMITER_INFLECTION_POINT_BYT2[7:0]	0x00	歪みリミッタ変曲点係数バイト [23:16]
0x76	LIMITER_INFLECTION_POINT_BYTT3[7:0]	0x19	歪みリミッタ変曲点係数バイト [15:8]
0x77	LIMITER_INFLECTION_POINT_BYTT4[7:0]	0x9A	歪みリミッタ変曲点係数バイト [7:0]
0x78	LIMITER_SLOPE_BYT1[7:0]	0x10	歪みリミッタ勾配係数バイト [31:24]
0x79	LIMITER_SLOPE_BYT2[7:0]	0x00	歪みリミッタ勾配係数バイト [23:16]
0x7A	LIMITER_SLOPE_BYTT3[7:0]	0x00	歪みリミッタ勾配係数バイト [15:8]
0x7B	LIMITER_SLOPE_BYTT4[7:0]	0x00	歪みリミッタ勾配係数バイト [7:0]
0x7C	LIMITER_RESET_COUNTER_BYT1[7:0]	0x00	歪みリミッタ ホールド カウント係数バイト [31:24]
0x7D	LIMITER_RESET_COUNTER_BYT2[7:0]	0x00	歪みリミッタ ホールド カウント係数バイト [23:16]
0x7E	LIMITER_RESET_COUNTER_BYTT3[7:0]	0x09	歪みリミッタ ホールド カウント係数バイト [15:8]
0x7F	LIMITER_RESET_COUNTER_BYTT4[7:0]	0x60	歪みリミッタ ホールド カウント係数バイト [7:0]

7.2.11 プログラム可能な係数レジスタ : ページ 26

セクション 7.2.11 に示すこのレジスタ ページは、DAC ブラウンアウト保護 (BOP)、サーマル フォールドバック (THF) 保護、リミッタのプログラム可能な係数で構成されています。

表 7-220. ページ 26 のプログラム可能な係数レジスタ

アドレス	レジスタ	リセット	説明
0x00	PAGE[7:0]	0x00	デバイス ページレジスタ
0x14	BOP_ATTACK_COEFF_BYT1[7:0]	0x78	BOP アタック係数バイト [31:24]
0x15	BOP_ATTACK_COEFF_BYT2[7:0]	0xD6	BOP アタック係数バイト [23:16]
0x16	BOP_ATTACK_COEFF_BYTT3[7:0]	0xFC	BOP アタック係数バイト [15:8]
0x17	BOP_ATTACK_COEFF_BYTT4[7:0]	0x9F	BOP アタック係数バイト [7:0]
0x18	BOP_RELEASE_COEFF_BYT1[7:0]	0x40	BOP リリース係数バイト [31:24]
0x19	BOP_RELEASE_COEFF_BYT2[7:0]	0xBD	BOP リリース係数バイト [23:16]

表 7-220. ページ 26 のプログラム可能な係数レジスタ (続き)

0x1A	BOP_RELEASE_COEFF_BYTT3[7:0]	0xB7	BOP リリース係数バイト [15:8]
0x1B	BOP_RELEASE_COEFF_BYTT4[7:0]	0xC0	BOP リリース係数バイト [7:0]
0x1C	BOP_RESET_COUNTER_BYT1[7:0]	0x00	BOP ホールド カウント係数バイト [31:24]
0x1D	BOP_RESET_COUNTER_BYT2[7:0]	0x00	BOP ホールド カウント係数バイト [23:16]
0x1E	BOP_RESET_COUNTER_BYT3[7:0]	0x09	BOP ホールド カウント係数バイト [15:8]
0x1F	BOP_RESET_COUNTER_BYT4[7:0]	0x60	BOP ホールド カウント係数バイト [7:0]
0x20	BOP_VSUP_TH1_BYT1[7:0]	0x00	BOP 電源スレッショルド 1 係数バイト [31:24]
0x21	BOP_VSUP_TH1_BYT2[7:0]	0x00	BOP 電源スレッショルド 1 係数バイト [23:16]
0x22	BOP_VSUP_TH1_BYTT3[7:0]	0x19	BOP 電源スレッショルド 1 係数バイト [15:8]
0x23	BOP_VSUP_TH1_BYTT4[7:0]	0x9A	BOP 電源スレッショルド 1 係数バイト [7:0]
0x24	BOP_THRESHOLD1_BYT1[7:0]	0x2D	BOP スレッショルド 1 ゲイン係数バイト [31:24]
0x25	BOP_THRESHOLD1_BYT2[7:0]	0x4E	BOP スレッショルド 1 ゲイン係数バイト [23:16]
0x26	BOP_THRESHOLD1_BYTT3[7:0]	0xFB	BOP スレッショルド 1 ゲイン係数バイト [15:8]
0x27	BOP_THRESHOLD1_BYTT4[7:0]	0xD6	BOP スレッショルド 1 ゲイン係数バイト [7:0]
0x28	BOP_VSUP_TH2_BYT1[7:0]	0x00	BOP 電源スレッショルド 2 係数バイト [31:24]
0x29	BOP_VSUP_TH2_BYT2[7:0]	0x00	BOP 電源スレッショルド 2 係数バイト [23:16]
0x2A	BOP_VSUP_TH2_BYTT3[7:0]	0x16	BOP 電源スレッショルド 2 係数バイト [15:8]
0x2B	BOP_VSUP_TH2_BYTT4[7:0]	0x66	BOP 電源スレッショルド 2 係数バイト [7:0]
0x2C	BOP_THRESHOLD2_BYT1[7:0]	0x14	BOP スレッショルド 2 ゲイン係数バイト [31:24]
0x2D	BOP_THRESHOLD2_BYT2[7:0]	0x3D	BOP スレッショルド 2 ゲイン係数バイト [23:16]
0x2E	BOP_THRESHOLD2_BYTT3[7:0]	0x13	BOP スレッショルド 2 ゲイン係数バイト [15:8]
0x2F	BOP_THRESHOLD2_BYTT4[7:0]	0x62	BOP スレッショルド 2 ゲイン係数バイト [7:0]
0x30	THF_ATTACK_COEFF_BYT1[7:0]	0x78	THF アタック係数バイト [31:24]
0x31	THF_ATTACK_COEFF_BYT2[7:0]	0xD6	THF アタック係数バイト [23:16]
0x32	THF_ATTACK_COEFF_BYTT3[7:0]	0xFC	THF アタック係数バイト [15:8]
0x33	THF_ATTACK_COEFF_BYTT4[7:0]	0x9F	THF アタック係数バイト [7:0]
0x34	THF_RELEASE_COEFF_BYT1[7:0]	0x40	THF リリース係数バイト [31:24]
0x35	THF_RELEASE_COEFF_BYT2[7:0]	0xBD	THF リリース係数バイト [23:16]
0x36	THF_RELEASE_COEFF_BYTT3[7:0]	0xB7	THF リリース係数バイト [15:8]
0x37	THF_RELEASE_COEFF_BYTT4[7:0]	0xC0	THF リリース係数バイト [7:0]

表 7-220. ページ 26 のプログラム可能な係数レジスタ (続き)

0x38	THF_RESET_COUNTER_BYT1[7:0]	0x00	THF ホールド カウント係数バイト [31:24]
0x39	THF_RESET_COUNTER_BYT2[7:0]	0x00	THF ホールド カウント係数バイト [23:16]
0x3A	THF_RESET_COUNTER_BYT3[7:0]	0x09	THF ホールド カウント係数バイト [15:8]
0x3B	THF_RESET_COUNTER_BYT4[7:0]	0x60	THF ホールド カウント係数バイト [7:0]
0x3C	THF_TEMP_THRESHOLD_BYT1[7:0]	0x00	THF 温度スレッシュホールド係数バイト [31:24]
0x3D	THF_TEMP_THRESHOLD_BYT2[7:0]	0x00	THF 温度スレッシュホールド係数バイト [23:16]
0x3E	THF_TEMP_THRESHOLD_BYT3[7:0]	0x23	THF 温度スレッシュホールド係数バイト [15:8]
0x3F	THF_TEMP_THRESHOLD_BYT4[7:0]	0x80	THF 温度スレッシュホールド係数バイト [7:0]
0x40	THF_MAX_ATTEN_BYT1[7:0]	0x2D	THF 最大減衰係数バイト [31:24]
0x41	THF_MAX_ATTEN_BYT2[7:0]	0x6A	THF 最大減衰係数バイト [23:16]
0x42	THF_MAX_ATTEN_BYTT3[7:0]	0x86	THF 最大減衰係数バイト [15:8]
0x43	THF_MAX_ATTEN_BYTT4[7:0]	0x6F	THF 最大減衰係数バイト [7:0]
0x44	THF_SLOPE_BYT1[7:0]	0xFE	THF 勾配係数バイト [31:24]
0x45	THF_SLOPE_BYT2[7:0]	0x66	THF 勾配係数バイト [23:16]
0x46	THF_SLOPE_BYTT3[7:0]	0x66	THF 勾配係数バイト [15:8]
0x47	THF_SLOPE_BYTT4[7:0]	0x66	THF 勾配係数バイト [7:0]
0x48	LIMITER_ATTACK_HYS_LEVEL_BYT1[7:0]	0x08	歪みリミッタ アタックレベル ヒステリシス係数バイト [31:24]
0x49	LIMITER_ATTACK_HYS_LEVEL_BYT2[7:0]	0xF9	歪みリミッタのアタック レベルのヒステリシス係数バイト [23:16]
0x4A	LIMITER_ATTACK_HYS_LEVEL_BYTT3[7:0]	0xE4	歪みリミッタ アタックレベル ヒステリシス係数バイト [15:8]
0x4B	LIMITER_ATTACK_HYS_LEVEL_BYTT4[7:0]	0xD0	歪みリミッタ アタックレベル ヒステリシス係数バイト [7:0]
0x4C	LIMITER_RELEASE_HYS_LEVEL_BYT1[7:0]	0x07	歪みリミッタ リリース レベル ヒステリシス係数バイト [31:24]
0x4D	LIMITER_RELEASE_HYS_LEVEL_BYT2[7:0]	0x21	歪みリミッタ リリース レベル ヒステリシスの係数バイト [23:16]
0x4E	LIMITER_RELEASE_HYS_LEVEL_BYTT3[7:0]	0x48	歪みリミッタ リリース レベル ヒステリシス係数バイト [15:8]
0x4F	LIMITER_RELEASE_HYS_LEVEL_BYTT4[7:0]	0x2C	歪みリミッタ リリース レベル ヒステリシス係数バイト [7:0]
0x50	BOP_LEVEL_HYS_SUP_BYT1[7:0]	0x00	BOP レベル ヒステリシス係数バイト [31:24]
0x51	BOP_LEVEL_HYS_SUP_BYT2[7:0]	0x00	BOP レベル ヒステリシス係数バイト [23:16]
0x52	BOP_LEVEL_HYS_SUP_BYTT3[7:0]	0x00	BOP レベル ヒステリシス係数バイト [15:8]
0x53	BOP_LEVEL_HYS_SUP_BYTT4[7:0]	0x14	BOP レベル ヒステリシス係数バイト [7:0]
0x54	BOP_LEVEL_HYS_GAIN_BYT1[7:0]	0x03	BOP ゲイン ヒステリシス係数バイト [31:24]
0x55	BOP_LEVEL_HYS_GAIN_BYT2[7:0]	0xD7	BOP ゲイン ヒステリシス係数バイト [23:16]

表 7-220. ページ 26 のプログラム可能な係数レジスタ (続き)

0x56	BOP_LEVEL_HYS_GAIN_BYT3[7:0]	0x0A	BOP ゲイン ヒステリシス係数バイト [15:8]
0x57	BOP_LEVEL_HYS_GAIN_BYT4[7:0]	0x3E	BOP ゲイン ヒステリシス係数バイト [7:0]
0x58	THF_GAIN_HYS_BYT1[7:0]	0x03	THF ゲイン ヒステリシス係数バイト [31:24]
0x59	THF_GAIN_HYS_BYT2[7:0]	0xD7	THF ゲイン ヒステリシス係数バイト [23:16]
0x5A	THF_GAIN_HYS_BYTT3[7:0]	0x0A	THF ゲイン ヒステリシス係数バイト [15:8]
0x5B	THF_GAIN_HYS_BYTT4[7:0]	0x3D	THF ゲイン ヒステリシス係数バイト [7:0]

7.2.12 プログラム可能な係数レジスタ : ページ 27

表 7-221 に示すこのレジスタ ページは、ADC AGC のプログラム可能な係数で構成されています。

表 7-221. ページ 27 のプログラム可能な係数レジスタ

アドレス	レジスタ	リセット	説明
0x00	PAGE[7:0]	0x00	デバイス ページのレジスタ
0x5C	AGC_NOISE_FLOOR_BYT1[7:0]	0xFF	AGC ノイズフロア係数バイト [31:24]
0x5D	AGC_NOISE_FLOOR_BYT2[7:0]	0xFE	AGC ノイズフロア係数バイト [23:16]
0x5E	AGC_NOISE_FLOOR_BYTT3[7:0]	0xB0	AGC ノイズフロア係数バイト [15:8]
0x5F	AGC_NOISE_FLOOR_BYTT4[7:0]	0x00	AGC ノイズフロア係数バイト [7:0]
0x60	AGC_TARGET_LEVEL_BYT1[7:0]	0xFF	AGC ターゲットレベル係数バイト [31:24]
0x61	AGC_TARGET_LEVEL_BYT2[7:0]	0xFF	AGC ターゲットレベル係数バイト [23:16]
0x62	AGC_TARGET_LEVEL_BYTT3[7:0]	0x78	AGC ターゲットレベル係数バイト [15:8]
0x63	AGC_TARGET_LEVEL_BYTT4[7:0]	0x00	AGC ターゲットレベル係数バイト [7:0]
0x64	AGC_NOISE_COUNT_MAX_BYT1[7:0]	0x00	AGC ノイズフロア ホールド カウント係数バイト [31:24]
0x65	AGC_NOISE_COUNT_MAX_BYT2[7:0]	0x00	AGC ノイズフロア ホールド カウント係数バイト [23:16]
0x66	AGC_NOISE_COUNT_MAX_BYTT3[7:0]	0x04	AGC ノイズフロア ホールド カウント係数バイト [15:8]
0x67	AGC_NOISE_COUNT_MAX_BYTT4[7:0]	0xB0	AGC ノイズフロア ホールド カウント係数バイト [7:0]
0x68	AGC_MAX_GAIN_BYT1[7:0]	0x00	AGC 最大ゲイン係数バイト [31:24]
0x69	AGC_MAX_GAIN_BYT2[7:0]	0x00	AGC 最大ゲイン係数バイト [23:16]
0x6A	AGC_MAX_GAIN_BYTT3[7:0]	0x60	AGC 最大ゲイン係数バイト [15:8]
0x6B	AGC_MAX_GAIN_BYTT4[7:0]	0x00	AGC 最大ゲイン係数バイト [7:0]
0x6C	AGC_MIN_GAIN_BYT1[7:0]	0xFF	AGC 最小ゲイン係数バイト [31:24]
0x6D	AGC_MIN_GAIN_BYT2[7:0]	0xFF	AGC 最小ゲイン係数バイト [23:16]
0x6E	AGC_MIN_GAIN_BYTT3[7:0]	0x88	AGC 最小ゲイン係数バイト [15:8]
0x6F	AGC_MIN_GAIN_BYTT4[7:0]	0x00	AGC 最小ゲイン係数バイト [7:0]
0x70	AGC_NOISE_HYS_BYT1[7:0]	0x00	AGC ノイズ ゲート ヒステリシス係数バイト [31:24]
0x71	AGC_NOISE_HYS_BYT2[7:0]	0x00	AGC ノイズ ゲート ヒステリシス係数バイト [23:16]
0x72	AGC_NOISE_HYS_BYTT3[7:0]	0x18	AGC ノイズ ゲート ヒステリシス係数バイト [15:8]

表 7-221. ページ 27 のプログラム可能な係数レジスタ (続き)

0x73	AGC_NOISE_HYS_BYTT4[7:0]	0x00	AGC ノイズ ゲート ヒステリシス 係数 バイト [7:0]
0x74	AGC_ATTACK_HOLD_COUNT_BYT1[7:0]	0x00	AGC アタック ホールド カウント 係数 バイト [31:24]
0x75	AGC_ATTACK_HOLD_COUNT_BYT2[7:0]	0x00	AGC アタック ホールド カウント 係数 バイト [23:16]
0x76	AGC_ATTACK_HOLD_COUNT_BYTT3[7:0]	0x00	AGC アタック ホールド カウント 係数 バイト [15:8]
0x77	AGC_ATTACK_HOLD_COUNT_BYTT4[7:0]	0x01	AGC アタック ホールド カウント 係数 バイト [7:0]
0x78	AGC_RELEASE_HOLD_COUNT_BYT1[7:0]	0x00	AGC リリース ホールド カウント 係数 バイト [31:24]
0x79	AGC_RELEASE_HOLD_COUNT_BYT2[7:0]	0x00	AGC リリース ホールド カウント 係数 バイト [23:16]
0x7A	AGC_RELEASE_HOLD_COUNT_BYTT3[7:0]	0x04	AGC リリース ホールド カウント 係数 バイト [15:8]
0x7B	AGC_RELEASE_HOLD_COUNT_BYTT4[7:0]	0xB0	AGC リリース ホールド カウント 係数 バイト [7:0]
0x7C	AGC_RELEASE_HYST_BYT1[7:0]	0x00	AGC リリース ヒステリシス 係数 バイト [31:24]
0x7D	AGC_RELEASE_HYST_BYT2[7:0]	0x00	AGC リリース ヒステリシス 係数 バイト [23:16]
0x7E	AGC_RELEASE_HYST_BYTT3[7:0]	0x08	AGC リリース ヒステリシスの係数 バイト [15:8]
0x7F	AGC_RELEASE_HYST_BYTT4[7:0]	0x00	AGC リリース ヒステリシス 係数 バイト [7:0]

7.2.13 プログラム可能な係数レジスタ : ページ 28

セクション 7.2.13 に示すこのレジスタ ページは、ADC AGC および DAC DRC のプログラム可能な係数で構成されています。

表 7-222. ページ 28 のプログラム可能な係数レジスタ

アドレス	レジスタ	リセット	説明
0x00	PAGE[7:0]	0x00	デバイス ページ レジスタ
0x08	AGC_ATTACK_RATE_BYT1[7:0]	0x50	AGC アタック レート 係数 バイト [31:24]
0x09	AGC_ATTACK_RATE_BYT2[7:0]	0xFC	AGC アタック レート 係数 バイト [23:16]
0x0A	AGC_ATTACK_RATE_BYTT3[7:0]	0x64	AGC アタック レート 係数 バイト [15:8]
0x0B	AGC_ATTACK_RATE_BYTT4[7:0]	0x5C	AGC アタック レート 係数 バイト [7:0]
0x0C	AGC_RELEASE_RATE_BYT1[7:0]	0x7F	AGC リリース レート 係数 バイト [31:24]
0x0D	AGC_RELEASE_RATE_BYT2[7:0]	0xC4	AGC リリース レート 係数 バイト [23:16]
0x0E	AGC_RELEASE_RATE_BYTT3[7:0]	0x0E	AGC リリース レート 係数 バイト [15:8]
0x0F	AGC_RELEASE_RATE_BYTT4[7:0]	0x57	AGC リリース レート 係数 バイト [7:0]
0x1C	DRC_MAX_GAIN_BYT1[7:0]	0x00	DRC 最大ゲイン (dB) 係数 バイト [31:24]
0x1D	DRC_MAX_GAIN_BYT2[7:0]	0x00	DRC 最大ゲイン (dB) 係数 バイト [23:16]
0x1E	DRC_MAX_GAIN_BYTT3[7:0]	0x60	DRC 最大ゲイン (dB) 係数 バイト [15:8]

表 7-222. ページ 28 のプログラム可能な係数レジスタ (続き)

0x1F	DRC_MAX_GAIN_BYTT4[7:0]	0x00	DRC 最大ゲイン (dB) 係数バイト [7:0]
0x20	DRC_MIN_GAIN_BYT1[7:0]	0xFF	DRC 最小ゲイン (dB) 係数バイト [31:24]
0x21	DRC_MIN_GAIN_BYT2[7:0]	0xFF	DRC 最小ゲイン (dB) 係数バイト [23:16]
0x22	DRC_MIN_GAIN_BYTT3[7:0]	0x82	DRC 最小ゲイン (dB) 係数バイト [15:8]
0x23	DRC_MIN_GAIN_BYTT4[7:0]	0x00	DRC 最小ゲイン (dB) 係数バイト [7:0]
0x24	DRC_ATTACK_TC_BYT1[7:0]	0x67	DRC アタック時定数係数バイト [31:24]
0x25	DRC_ATTACK_TC_BYT2[7:0]	0xED	DRC アタック時定数係数バイト [23:16]
0x26	DRC_ATTACK_TC_BYTT3[7:0]	0x87	DRC アタック時定数係数バイト [15:8]
0x27	DRC_ATTACK_TC_BYTT4[7:0]	0xBB	DRC アタック時定数係数バイト [7:0]
0x28	DRC_RELEASE_TC_BYT1[7:0]	0x7E	DRC リリース時定数係数バイト [31:24]
0x29	DRC_RELEASE_TC_BYT2[7:0]	0xAC	DRC リリース時定数係数バイト [23:16]
0x2A	DRC_RELEASE_TC_BYTT3[7:0]	0x70	DRC リリース時定数係数バイト [15:8]
0x2B	DRC_RELEASE_TC_BYTT4[7:0]	0x34	DRC リリース時定数係数バイト [7:0]
0x2C	DRC_RELEASE_HOLD_COUNT_BYT1[7:0]	0x00	DRC リリース ホールド カウント係数バイト [31:24]
0x2D	DRC_RELEASE_HOLD_COUNT_BYT2[7:0]	0x00	DRC リリース ホールド カウント係数バイト [23:16]
0x2E	DRC_RELEASE_HOLD_COUNT_BYTT3[7:0]	0x04	DRC リリース ホールド カウント係数バイト [15:8]
0x2F	DRC_RELEASE_HOLD_COUNT_BYTT4[7:0]	0xB0	DRC リリース ホールド カウント係数バイト [7:0]
0x30	DRC_RELEASE_HYST_BYT1[7:0]	0x00	DRC リリース ヒステリシス 係数バイト [31:24]
0x31	DRC_RELEASE_HYST_BYT2[7:0]	0x00	DRC リリース ヒステリシス 係数バイト [23:16]
0x32	DRC_RELEASE_HYST_BYTT3[7:0]	0x0C	DRC リリース ヒステリシス 係数バイト [15:8]
0x33	DRC_RELEASE_HYST_BYTT4[7:0]	0x00	DRC リリース ヒステリシス 係数バイト [7:0]
0x34	DRC_INV_RATIO_BYT1[7:0]	0xF8	DRC 比係数バイト [31:24]
0x35	DRC_INV_RATIO_BYT2[7:0]	0x00	DRC 比係数バイト [23:16]
0x36	DRC_INV_RATIO_BYTT3[7:0]	0x00	DRC 比係数バイト [15:8]
0x37	DRC_INV_RATIO_BYTT4[7:0]	0x00	DRC 比係数バイト [7:0]
0x38	DRC_INFLECTION_PT_BYT1[7:0]	0xFF	DRC 変曲点 (dB) 係数バイト [31:24]
0x39	DRC_INFLECTION_PT_BYT2[7:0]	0xFF	DRC 変曲点 (dB) 係数バイト [23:16]
0x3A	DRC_INFLECTION_PT_BYTT3[7:0]	0xA0	DRC 変曲点 (dB) 係数バイト [15:8]
0x3B	DRC_INFLECTION_PT_BYTT4[7:0]	0x00	DRC 変曲点 (dB) 係数バイト [7:0]
0x40	DAC_ADSR_NOTE_BYT1[7:0]	0x00	AdSR イネーブル / ディセーブル係数バイト [31:24]
0x41	DAC_ADSR_NOTE_BYT2[7:0]	0x00	AdSR イネーブル / ディセーブル係数バイト [23:16]
0x42	DAC_ADSR_NOTE_BYT3[7:0]	0x00	AdSR イネーブル / ディセーブル係数バイト [15:8]
0x43	DAC_ADSR_NOTE_BYT4[7:0]	0x00	AdSR イネーブル / ディセーブル係数バイト [7:0]
0x50	DAC_ADSR_RESTART_TIMER_BYT1[7:0]	0x00	AdSR 再起動カウント係数バイト [31:24]

表 7-222. ページ 28 のプログラム可能な係数レジスタ (続き)

0x51	DAC_ADSR_RESTART_TIMER_BYT2[7:0]	0x00	AdSR 再起動カウント係数バイト [23:16]
0x52	DAC_ADSR_RESTART_TIMER_BYT3[7:0]	0x25	AdSR 再起動カウント係数バイト [15:8]
0x53	DAC_ADSR_RESTART_TIMER_BYT4[7:0]	0x80	AdSR 再起動カウント係数バイト [7:0]
0x54	DAC_ADSR_SUSTAIN_TIMER_BYT1[7:0]	0x00	AdSR 維持カウント係数バイト [31:24]
0x55	DAC_ADSR_SUSTAIN_TIMER_BYT2[7:0]	0x00	AdSR 維持カウント係数バイト [23:16]
0x56	DAC_ADSR_SUSTAIN_TIMER_BYT3[7:0]	0x03	AdSR 維持カウント係数バイト [15:8]
0x57	DAC_ADSR_SUSTAIN_TIMER_BYT4[7:0]	0xC0	AdSR 維持カウント係数バイト [7:0]
0x58	DAC_ADSR_DELATTACK_BYT1[7:0]	0x00	AdSR アタック スロープ係数バイト [31:24]
0x59	DAC_ADSR_DELATTACK_BYT2[7:0]	0x44	AdSR アタック スロープ係数バイト [23:16]
0x5A	DAC_ADSR_DELATTACK_BYT3[7:0]	0x52	AdSR アタック スロープ係数バイト [15:8]
0x5B	DAC_ADSR_DELATTACK_BYT4[7:0]	0x3F	AdSR アタック スロープ係数バイト [7:0]
0x5C	DAC_ADSR_DELRELEASE_BYT1[7:0]	0xFF	AdSR リリース スロープ係数バイト [31:24]
0x5D	DAC_ADSR_DELRELEASE_BYT2[7:0]	0xBB	AdSR リリース スロープ係数バイト [23:16]
0x5E	DAC_ADSR_DELRELEASE_BYT3[7:0]	0xAD	AdSR リリース スロープ係数バイト [15:8]
0x5F	DAC_ADSR_DELRELEASE_BYT4[7:0]	0xC1	AdSR リリース スロープ係数バイト [7:0]
0x60	DAC_ADSR_DELDECAY_BYT1[7:0]	0x00	AdSR 減衰スロープ係数バイト [31:24]
0x61	DAC_ADSR_DELDECAY_BYT2[7:0]	0x00	AdSR 減衰スロープ係数バイト [23:16]
0x62	DAC_ADSR_DELDECAY_BYT3[7:0]	0x00	AdSR 減衰スロープ係数バイト [15:8]
0x63	DAC_ADSR_DELDECAY_BYT4[7:0]	0x00	AdSR 減衰スロープ係数バイト [7:0]
0x64	DAC_ADSR_SUSLVL_BYT1[7:0]	0x40	AdSR 維持レベルの係数バイト [31:24]
0x65	DAC_ADSR_SUSLVL_BYT2[7:0]	0x00	AdSR 維持レベルの係数バイト [23:16]
0x66	DAC_ADSR_SUSLVL_BYT3[7:0]	0x00	AdSR 維持レベルの係数バイト [15:8]
0x67	DAC_ADSR_SUSLVL_BYT4[7:0]	0x00	AdSR 維持レベルの係数バイト [7:0]

8 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

TAC5112-Q1 は最大 768kHz のサンプル レートに対応するステレオ仕様のかつ低消費電力のオーディオ コーデックです。このデバイスは、合計最大 4 個のマイクをサポートしており、最大 2 個のアナログ マイクまたは 4 個のデジタル パルス密度変調 (PDM) マイクから選択できます。このデバイスは、最大 4 チャンネルの同時再生もサポートしており、2 チャンネルの差動出力または疑似差動出力、あるいはヘッドフォンおよびライン出力ドライブ機能のオプションを備えた最大 4 チャンネルのシングル エンド出力として構成できます。

制御レジスタを構成するための TAC5112-Q1 との通信は、I²C または SPI インターフェイスを使用してサポートされています。このデバイスは、柔軟性の高いオーディオ シリアル インターフェイス (TDM、I²S、LJ) をサポートしており、システム内でデバイス間でオーディオ データをシームレスに送信できます。

8.2 代表的なアプリケーション

8.2.1 アプリケーション

図 8-1 は 同時録音用の 2 つのアナログ ECM マイクと、I²C 制御インターフェイスと時分割多重 (TDM) オーディオ データ ターゲット インターフェイスを使用する再生用の 2 チャンネル差動ラインアウトを使用する用途向けの TAC5112-Q1 の代表的な構成を示します。歪みを小さくするには、電圧係数の低い入力 AC カップリング コンデンサを使用します。




図 8-1. ステレオ マイク、ステレオ ライン出力のブロック図

8.2.2 設計要件

このアプリケーションの設計パラメータを、表 8-1 に示します。

表 8-1. 設計パラメータ

パラメータ	値
AVDD	1.8V または 3.3V
IOVDD	1.2V、1.8V、または 3.3V
AVDD 供給電流消費	27.6、AVDD = 3.3V (MICBIAS オン、PLL オン、ステレオ 録音および再生、 $f_s = 48\text{kHz}$)
IOVDD 供給電流消費	0.3mA、IOVDD = 3.3V
最大 MICBIAS 電流	5mA
OUT1M、OUT1P、OUT2M、OUT2P での負荷	>600Ω

8.2.3 詳細な設計手順

このセクションでは、この特定のアプリケーション用に TAC5112-Q1 を設定するために必要な手順について説明します。以下の手順では、デバイスに電源を投入してから、デバイスからデータを読み取るか、または 1 つのモードから別の動作モードに移行するまでの間に実行する必要がある一連の項目を示します。

1. ボードに電源を供給します。
 - a. IOVDD と AVDD の電源をオンにします
 - b. デバイスが内部レジスタを初期化できるよう、少なくとも 2 ミリ秒待ちます。
 - c. デバイスがスリープ モードに移行します (低消費電力モード < 10μA)

2. 動作に必要な場合に次のようにスリープ モードからアクティブ モードに遷移します。
 - a. P0_R2 に書き込んでスリープ モードを無効にすることで、デバイスを起動します
 - b. デバイスが内部ウェイクアップ シーケンスを完了できるように、少なくとも 2 ミリ秒待ちます
 - c. 必要に応じて、デフォルトの構成レジスタまたはプログラム可能な係数値を上書きします(このステップはオプションです)
 - d. P0_R118 に書き込んで、必要なすべての入力チャンネルを有効にします
 - e. DAC 用に P0_R40 から P0_R47 に、ADC 用に P0_R30 から P0_R37 に書き込むことで、必要なオーディオ シリアル インターフェースの入出力チャンネルをすべて有効にします
 - f. P0_R120 に書き込んで ADC、DAC、MICBIAS を起動します
 - g. 希望する出力サンプル レートと BCLK と FSYNC の比率で FSYNC と BCLK を適用します。


この特定のステップは、ステップ a 以降のシーケンスの任意の時点で実行できます。

サポートされているサンプル レートと BCLK 対 FSYNC 比については、[セクション 6.3.2](#) セクションを参照してください。

- h. ホスト プロセッサに TDM オーディオ シリアル データ バスを使用してデバイス録音データが送信受信され、TDM からの再生データをライン出力で再生できます
3. 低消費電力動作のためにシステムの必要に応じて、アクティブ モードからスリープ モードに(再度)遷移します。
 - a. P0_R2 に書き込んでスリープ モードに移行し、スリープ モードをイネーブルにします
 - b. ボリュームが下降し、すべてのブロックがパワーダウンするまで、少なくとも 10ms (FSYNC = 48kHz のとき) 待ちます
 - c. P0_R122 を読み出して、デバイスのシャットダウンおよびスリープ モードのステータスを確認します
 - d. デバイス P0_R122_D[7:5] のステータス ビットが 3'b100 の場合、システム内の FSYNC と BCLK を停止します
 - e. この時点で、デバイスはスリープ モード(低消費電力モード < 10μA)に移行し、すべてのレジスタ値が保持されます
4. 記録動作に必要な場合に、スリープ モードからアクティブ モードに(再度)遷移します。
 - a. P0_R2 に書き込んでスリープ モードを無効にすることで、デバイスを起動します
 - b. デバイスが内部ウェイクアップ シーケンスを完了できるように、少なくとも 2 ミリ秒待ちます
 - c. 希望する出力サンプル レートと BCLK と FSYNC の比率で FSYNC と BCLK を適用します。
 - d. ホスト プロセッサに TDM オーディオ シリアル データ バスを使用してデバイス録音データが送信受信され、TDM からの再生データをライン出力で再生できます
5. さまざまなデバイス構成と動作モードに対して、必要に応じてこの手順を繰り返します


8.2.4 アプリケーション特性の波形

$T_A = 25^\circ\text{C}$ 、 $AVDD = 3.3\text{V}$ 、 $IOVDD = 3.3\text{V}$ 、 $f_{IN} = 1\text{kHz}$ 正弦波信号、 $f_S = 48\text{kHz}$ 、32 ビット オーディオ データ、 $BCLK = 256 \times f_S$ 、TDM ターゲット モード、PLL オン、チャンネル ゲイン = 0dB、線形位相の間引き / 補間フィルタ、 $5\text{k}\Omega$ の入力インピーダンス設定、 $ADC_CHx_CM_TOL = 2'b00$ による AC 結合の差動入力、差動構成における 1200Ω のライン出力負荷、MICBIAS は VREF に設定、その他はデフォルト設定、特に記載がない限り、 $20\text{Hz} \sim 20\text{kHz}$ の無補正帯域幅で Audio Precision によりフィルタフリー測定を実施。




AC 結合差動ライン入力 (-60dBFS)

図 8-2. -60dBFS 入力の ADC FFT




AC 結合差動ライン入力

図 8-3. ADC の THD +N レベルと入力との関係



差動出力 (-60dBFS 入力)

図 8-4. -60dBFS 入力の DAC FFT



差動出力

図 8-5. DAC の THD +N レベルと入力との関係

8.2.5 EVM セットアップ用のデバイス レジスタ構成スクリプトの例

このセクションでは、各種のアプリケーション向けの標準的な EVM I²C レジスタ制御スクリプトを紹介します

ステレオ差動 AC 結合アナログ録音およびライン出力再生

```
# Key: w a0 XX YY ==> write to I2C address 0xa0, to register 0xxx, data 0xYY
# # ==> comment delimiter
#
# The following list gives an example sequence of items that must be executed in the time
# between powering the device up and reading data from the device. Note that there are
# other valid sequences depending on which features are used.
#
#
# Differential 2-channel ADC: INP1/INM1 - Ch1, INP2/INM2 - Ch2
# Differential 2-channel Line Out DAC: OUT1P/OUT1M - Ch1, OUT2P/OUT2M - Ch2
# FSYNC = 48 kHz (Output Data Sample Rate), BCLK = 12.288 MHz (BCLK/FSYNC = 256)
# AVDD = 3.3 V; IOVDD = 3.3 V
#####
#
#
# Page 0 Register Writes
w a0 00 00
w a0 01 01 #Sw Reset
d 01
```

```
# Page 0 Register Writes
w a0 00 00
w a0 02 09 #Exit Sleep Mode with DREG and VREF Enabled
w a0 1a 30 #TDM protocol with 32-bit word length
w a0 4d 00 #VREF set to 2.75V for 2Vrms differential fullscale input
w a0 50 00 #ADC Channel 1 configured for AC-coupled differential input with 5kOhm input impedance
and audio bandwidth
w a0 55 00 #ADC Channel 2 configured for AC-coupled differential input with 5kOhm input impedance
and audio bandwidth
w a0 64 20 #DAC Channel 1 configured for differential output with 0.6*Vref as common mode
w a0 65 20 #DAC OUT1P configured for line out driver and audio bandwidth
w a0 66 20 #DAC OUT1M configured for line out driver and audio bandwidth
w a0 6b 20 #DAC Channel 2 configured for differential output with 0.6*Vref as common mode
w a0 6c 20 #DAC OUT2P configured for line out driver and audio bandwidth
w a0 6d 20 #DAC OUT2M configured for line out driver and audio bandwidth
w a0 76 cc #Input Channels 1, 2 enabled; Output Channels 1, 2 enabled
w a0 78 c0 #ADC, DAC Powered Up
# Apply FSYNC = 48 kHz and BCLK = 12.288 MHz and
# Start recording/playback data by host on ASI bus with TDM protocol 32-bits channel wordlength
```

4 チャネルの PDM マイクロフォン録音

```
# Key: w a0 XX YY ==> write to I2C address 0xa0, to register 0xXX, data 0xYY
# # ==> comment delimiter
#
# The following list gives an example sequence of items that must be executed in the time
# between powering the device up and reading data from the device. Note that there are
# other valid sequences depending on which features are used.
#
# GPIO1 - PDMCLK @ 3.072MHz
# PDM Ch1/2 on GPIO2
# PDM Ch3/4 on GPI1
# FSYNC = 48kHz (Output Data Sample Rate), BCLK = 12.288MHz (BCLK/FSYNC = 256)
# AVDD = 3.3V; IOVDD = 3.3V
#####
#
# Page 0 Register Writes
w a0 00 00
w a0 01 01 #SW Reset
d 01
# Page 0 Register Writes
w a0 00 00
w a0 02 09 #Exit Sleep Mode with DREG and VREF Enabled
w a0 0a 41 #Configure GPIO1 as PDMCLK, with active high/active low drive
w a0 35 00 #PDMCLK frequency = 3.072MHz
w a0 0b 10 #Configure GPIO2 as GPI input
w a0 0d 02 #Configure GPI1 as GPI input
w a0 13 cb #Configure Channel1 and Channel2 as PDM; PDM1/2 data in on GPIO2; PDM3/4 data in on GPI1
w a0 1a 30 #TDM protocol with 32-bit word length
w a0 1e 20 #Channel1 data on TDM slot 0
w a0 1f 21 #Channel2 data on TDM slot 1
w a0 20 22 #Channel3 data on TDM slot 2
w a0 21 23 #Channel4 data on TDM slot 3
w a0 76 f0 #Enable input channels 1-4
w a0 78 80 #Power Up ADC path
# Provide BCLK, FSYNC corresponding to 48kSPS, and record with 32-bit TDM bus
```

8.3 電源に関する推奨事項

IOVDD と AVDD レール間の電源供給シーケンスは、任意の順序で適用できます。ただし、すべての電源が安定した後で、デバイスを初期化するために I²C または SPI トランザクションのみを開始します。

電源の起動要件については、デバイスが内部レジスタを初期化できるようにするには、 t_1 、 t_2 が 2ms 以上である必要があります。デバイスの電源が推奨動作電圧レベルに安定した後で、各種モードでデバイスが動作する方法の詳細については、[セクション 6.4](#) セクションを参照してください。電源のパワーダウン要件では、 t_4 、 t_5 および t_6 が 10ms 以上必要です。このタイミング ([図 8-6](#) を参照) により、デバイスは記録再生データのボリュームを下げて、アナログ ブロックとデジタル ブロックをパワーダウンして、デバイスをシャットダウン モードに移行できます。また、電源を徐々に落とすことで、この装置を即座にシャットダウン モードにすることもできますが、そうすると急激なシャットダウンが発生します。




図 8-6. 電源シーケンス要件のタイミング図

電源ランプ レートが $0.1\text{V}/\mu\text{s}$ より遅いこと、およびパワーダウンとパワーアップ イベント間の待機時間が少なくとも 100ms であることを確認してください。供給ランプ レートが $0.1\text{V}/\text{ms}$ より遅い場合、ホスト デバイスは、デバイス構成を行う前に、最初のトランザクションとしてソフトウェア リセットを適用する必要があります。すべてのデジタル入力ピンが有効な入力レベルにあり、電源シーケンス中にトグルしていないことを確認してください。

TAC5112-Q1 は、オンチップのデジタル レギュレータ、DREG と統合アナログ レギュレータを統合することで、単一 AVDD 電源供給動作をサポートします。AVDD_MODE (P0_R2_D[2]) および IOVDD_IO_MODE (P0_R2_D[1]) レジスタが、セクション 8.3.2 およびセクション 8.3.1 で説明されているように、AVDD 1.8V 動作および IOVDD 1.8V および 1.2V 動作に正しく設定されていることを確認してください。

8.3.1 1.8V 動作向け AVDD_MODE

電源が安定した後、AVDD 1.8V 動作を使用する場合は、電源投入直後に AVDD_MODE (P0_R2_D[2]) を常に 1'b1 に設定して、アナログ レギュレータ (AREG) の電圧を正しく設定します。AVDD 3.3V 動作を使用する場合、この設定は必要ありません。

8.3.2 1.8V および 1.2V での動作のための IOVDD_IO_MODE

電源が安定した後、デフォルトのレジスタ構成では、デフォルト構成のデバイスの最初の電源投入時に IOVDD = 1.8V または 1.2V でサポート可能な最大クロック速度に速度制限があります。ただし、最初の書き込み操作は除きます。IOVDD 1.8V および 1.2V 動作を使用する際は、ユーザーによる最初の操作は、電源投入またはリセット後に IOVDD_IO_MODE (P0_R2_D[1]) 設定を 1'b1 に書き込むこととし、その後はデバイスの動作に速度制限はありません。IOVDD 3.3V 動作を使用する場合、この設定は不要であるか、適用されません。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

それぞれのシステム設計とプリント回路基板 (PCB) レイアウトは独自です。レイアウトは、特定の PCB 設計のコンテキストで慎重に確認する必要があります。ただし、デバイスの性能を最適化するには、以下のガイドラインを使用します。

- サーマル パッドをグラウンドに接続します。デバイスの真下にあるデバイスの熱パッドをグラウンド プレーンに接続するために、ビア パターンを使用します。この接続は、デバイスからの熱を放散するのに役立ちます。
- すべてのグラウンド ピンをボードのグラウンド プレーンにスター接続します。VSS ピン間での電圧差を避けるため、同じグラウンドを使用します。
- 電源用のデカップリング コンデンサは、デバイスのピンに近づけて配置する必要があります。
- ノイズ耐性を向上させるため、アナログ差動オーディオ信号は PCB 上で差動形式で配線します。望ましくないクロストークを防止するため、デジタル信号とアナログ信号の交差は避けてください。
- 高周波クロック信号と制御信号を INxx ピンと OUTxx ピンの近くに配置することは避けます。
- デバイスの内部電圧リファレンスは、外付けのコンデンサを使用してフィルタ処理する必要があります。優れた性能を得るため、フィルタ コンデンサは VREF ピンの近くに配置します。

- 複数のマイクのバイアス線や供給線を配線する際に、マイク間でのカップリングを避けるために、MICBIAS ピンに直接接続して共通インピーダンスを避けます。
- VREF および MICBIAS の外部コンデンサのグランド端子から VSS への直接接続を提供します。
- MICBIAS コンデンサ (低い等価直列抵抗を持つもの) を、デバイスにできるだけ近く、トレース インピーダンスが最小となるように配置します。
- デバイスとデカップリング キャパシタの間で電力および信号電流の最小インピーダンスを提供するために、グランド プレーンを使用します。デバイスの真下の領域を、デバイスのための中央グラウンド エリアとして扱い、すべてのデバイスのグラウンドをそのエリアに直接接続します。

8.4.2 レイアウト例




図 8-7. レイアウト例

9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス インスツルメンツ、[TAX5x12EVM 評価基板 ユーザー ガイド](#)
- テキサス インスツルメンツ、[TAX5X1X 同期サンプル レート変換アプリケーション レポート](#)
- テキサス インスツルメンツ、[デバイス クロック構成および TAX5x1x ファミリー向けフレキシブル クロッキングアプリケーション レポート](#)
- テキサス インスツルメンツ、[TAX5x1x ファミリーでサポートされているクロック エラーの構成、検出、およびモードアプリケーション レポート](#)
- テキサス インスツルメンツ、[TAX5x1x デバイスのアナログ入力構成、ミキシング、多重化アプリケーション レポート](#)
- テキサス インスツルメンツ、[TAC5x1x および TAC5x1x-Q1 プログラマブル バイクアッド フィルタ - 構成と用途アプリケーション レポート](#)
- テキサス インスツルメンツ、[TAX511x および TAX521x での音声アクティビティ検出の使用法アプリケーション レポート](#)
- テキサス インスツルメンツ、[TAX5x1x デバイスのトーン生成とアプリケーション モードアプリケーション レポート](#)
- テキサス インスツルメンツ、[TAC5x1x さまざまな使用シナリオにおける消費電力マトリックスアプリケーション レポート](#)
- テキサス インスツルメンツ、[AC 結合および DC 結合 DAC の出力スイングおよび同相設定アプリケーション レポート](#)
- テキサス インスツルメンツ、[TAX5XXX デバイス向けマイクロフォン インターフェースアプリケーション レポート](#)
- テキサス インスツルメンツ、[TAX52xx ファミリー用ヘッドセット検出アプリケーション レポート](#)
- テキサス インスツルメンツ、[プロフェッショナル オーディオおよび音楽アプリケーション用オーディオ ADC、DAC、および CODEC アプリケーション レポート](#)

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (January 2024) to Revision A (March 2025)	Page
• デバイスのステータスを「量産データ」に更新。.....	1

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TAC5112WQRTVRQ1	Active	Production	WQFN (RTV) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	TAC5112 Q1
TAC5112WQRTVRQ1.A	Active	Production	WQFN (RTV) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	TAC5112 Q1

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


OTHER QUALIFIED VERSIONS OF TAC5112-Q1 :

- Catalog : [TAC5112](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TAC5112WQRTVRQ1	WQFN	RTV	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TAC5112WQRTVRQ1	WQFN	RTV	32	3000	367.0	367.0	35.0

RTV (S-PWQFN-N32)

PLASTIC QUAD FLATPACK NO-LEAD




4206245/C 10/11

- NOTES:
- A. All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5-1994.
 - B. This drawing is subject to change without notice.
 - C. Quad Flatpack, No-Leads (QFN) package configuration.
 - D. The package thermal pad must be soldered to the board for thermal and mechanical performance.
 - E. See the additional figure in the Product Data Sheet for details regarding the exposed thermal pad features and dimensions.
 - F. Falls within JEDEC MO-220.



WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RTV0032L

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4229078/A 09/2022

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RTV0032L

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 33:
74% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4229078/A 09/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月