

TCAN1473A-Q1 車載対応、スリープモード搭載、信号改善対応 CAN FD トランシーバ

1 特長

- 車載アプリケーション向けに AEC-Q100 認定済み
- **機能安全対応**
 - 機能安全システムの設計に役立つ資料を利用可能
- ISO 11898-2:2024 で定義されている信号改善機能 (SIC) を実装
 - リングングを排除してビット対称性を強化し、バス信号をアクティブに改善
 - Classic CAN ネットワークでの使用に対する下位互換性
- 広い動作入力電圧範囲
- 最大 8Mbps の classic CAN および CAN FD をサポート
- V_{IO} レベル シフト対応: 1.7V ~ 5.5V
- 動作モード:
 - 通常モード
 - サイレントモード
 - スタンバイモード
 - リモートおよびローカルウェークアップをサポートする、低消費電力のスリープモード
- システム電源制御のための高電圧 INH 出力
- INH_MASK ピンにより、スプリアスウェイクアップイベント時に INH をディセーブルに維持
- ウェークピンによるローカル WAKE アップのサポート
- スリープウェイクエラー (SWE) タイマにより、システム電源障害やソフトウェア障害が発生した場合でも、スタンバイモードからスリープモードへの安全な移行を実現
 - パワーアップ時間延長に対応可能
- 電源非接続時の規定された挙動
 - バスおよび IO 端子は高インピーダンス
- 保護機能:
 - CAN バスの障害耐性: ±58V
 - V_{SUP} でのロードダンプのサポート
 - IEC ESD 保護
 - 低電圧保護
 - サーマルシャットダウン保護機能
 - TXD ドミナント状態タイムアウト (TXD DTO)
- 14 ピンのリード付き (SOT および SOIC) パッケージおよび自動光学検査 (AOI) 性能向上のためのウェッタブルフランク付きリードレス (VSON) パッケージで供給

2 アプリケーション

- ボディエレクトロニクスおよび照明
- 車載ゲートウェイ
- 先進運転支援システム (ADAS)
- インフォテインメントおよびクラスター
- ハイブリッド、電気、パワートレインシステム
- 個人用移動車両: 電動バイク
- 産業用輸送

3 説明

TCAN1473A-Q1 は、CAN (Controller Area Network) トランシーバであり、信号改善機能 (SIC) 仕様を含む ISO 11898-2:2024 CAN 仕様の物理層要件を満たしています。このデバイスは、ドミナントとリセッショナルのエッジで信号リングングを低減し、複雑なネットワークトポロジで高いスループットを実現します。SIC により、アプリケーションは複数の未終端のスタブを持つ大規模ネットワークで 2Mbps、5Mbps、および 8Mbps で動作できるため、CAN FD (CAN Flexible Datarate) の真のメリットが引き出されます。

TCAN1473A-Q1 を使用すると、システムに存在する各種電源供給の有効無効を INH 出力ピンで切り替えることにより、バッテリの消費電流をシステムレベルで低減できます。これにより、CAN バスを監視しながら、TCAN1473A-Q1 を除くすべてのシステムコンポーネントの電源が遮断される低電流スリープ状態を実現します。ウェークアップイベントを検出すると、TCAN1473A-Q1 が INH を High に駆動してシステム起動を開始します。

TCAN1473A-Q1 は、スタンバイモードでの 4 分間 ($t_{INACTIVE}$) の非アクティブ状態の後でスリープモードへ安全に移行できるように SWE タイマを備えています。これにより、MCU がデバイスを通常モードに移行できなかった場合に、デバイスは必ず低消費電力のスリープモードに移行します。

INH_MASK 機能を使用しない場合 (INH_MASK ピンがフローティング状態、または GND に接続されている場合)、本デバイスは、TCAN1043A-Q1 や TCAN1043H-Q1 などの Classical CAN FD トランシーバとピン互換です。




このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあります。TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
TCAN1473AC-Q1	SOT (DYY)	4.2mm × 3.26mm
	SOIC (D)	8.65mm × 6mm
	VSON (DMT)	4.5mm × 3mm

- (1) 詳細については、[セクション 11](#)を参照してください。
(2) パッケージ サイズ(長さ × 幅)は公称値であり、該当する場合はピンも含まれます。



概略回路図

目次

1 特長.....	1	7.1 概要.....	19
2 アプリケーション.....	1	7.2 機能ブロック図.....	20
3 説明.....	1	7.3 機能説明.....	21
4 ピン構成および機能.....	4	7.4 デバイスの機能モード.....	28
5 仕様.....	5	8 アプリケーション情報に関する免責事項.....	39
5.1 絶対最大定格.....	5	8.1 アプリケーション情報.....	39
5.2 ESD 定格.....	5	8.2 電源に関する推奨事項.....	42
5.3 ESD 定格 - IEC 仕様.....	5	8.3 レイアウト.....	42
5.4 推奨動作条件.....	6	9 デバイスおよびドキュメントのサポート.....	44
5.5 熱に関する情報.....	6	9.1 ドキュメントのサポート.....	44
5.6 消費電力定格.....	7	9.2 ドキュメントの更新通知を受け取る方法.....	44
5.7 電源特性.....	7	9.3 サポート・リソース.....	44
5.8 電気的特性.....	8	9.4 商標.....	44
5.9 タイミング要件.....	11	9.5 静電気放電に関する注意事項.....	44
5.10 スイッチング特性.....	11	9.6 用語集.....	44
5.11 代表的特性.....	13	10 改訂履歴.....	44
6 パラメータ測定情報.....	14	11 メカニカル、パッケージ、および注文情報.....	44
7 詳細説明.....	19		

4 ピン構成および機能




図 4-1. D および DYY パッケージ、14 ピン (SOIC)
および SOT(上面図)

図 4-2. DMT パッケージ、14 ピン (VSON)
(上面図)

表 4-1. ピンの機能

ピン		タイプ ⁽¹⁾	説明
名称	番号		
TXD	1	I	CAN 送信データ入力、内蔵プルアップ
GND	2	GND	グランド接続
V _{CC}	3	P	5V トランシーバ電源
RXD	4	O	CAN 受信データ出力、V _{IO} < UV _{IO}
V _{IO}	5	P	I/O 電源電圧
EN	6	I	モード制御用のイネーブル入力、内蔵プルダウン
INH	7	O	システム電圧レギュレータと電源を制御するための INHIBIT ピン、高電圧
nFAULT	8	O	フォルト出力、反転ロジック
WAKE	9	I	ローカル WAKE 入力端子、高電圧
V _{SUP}	10	P	バッテリからの高電圧供給
INH_MASK	11	I	INH_MASK ピンは、INH 機能をアクティブ/非アクティブにするために使用されます。GND を接続先とする内部プルダウン。INH_MASK 機能が必要ない場合は、フローティングのままにするか、GND に接続できます。電源には接続しないでください。
CANL	12	I/O	Low レベル CAN バス入出力ライン
CANH	13	I/O	High レベル CAN バス入出力ライン
nSTB	14	I	サイレントモード制御入力、内蔵プルアップ
サーマル パッド	—	—	熱解放のため、サーマルパッドはプリント基板 (PCB) のグランドプレーンに接続します

(1) I = 入力、O = 出力、P = 電源、GND = グランド

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
V _{SUP}	電源電圧 ⁽²⁾	-0.3	45	V
V _{CC}	電源電圧	-0.3	6	V
V _{IO}	電源電圧 I/O レベル シフタ	-0.3	6	V
V _{BUS}	CAN バス I/O 電圧 (CANH、CANL)	-58	58	V
V _{DIFF}	CAN バス差動電圧 ($V_{DIFF} = V_{CANH} - V_{CANL}$)	-58	58	V
V _{WAKE}	WAKE 入力電圧	-45	45 および $V_I \leq V_{SUP} + 0.3$	V
V _{INH}	INH ピン電圧	-0.3	45 および $V_O \leq V_{SUP} + 0.3$	V
V _{LOGIC}	ロジック ピン電圧	-0.3	6	V
I _{O(LOGIC)}	ロジック ピン出力電流		8	mA
I _{O(INH)}	禁止ピン出力電流		6	mA
I _{O(WAKE)}	WAKE ピン出力電流		3	mA
T _J	接合部温度	-40	165	°C
T _{STG}	保存温度	-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。絶対最大定格は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。推奨動作条件の範囲外ではあるが、絶対最大定格の範囲内で短時間動作している場合、デバイスは損傷を受けない可能性がありますが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 300ms 間最大 45V のロード ダンプに耐えることが可能

5.2 ESD 定格

			値	単位	
V _{ESD}	静電放電	人体モデル (HBM)、AEC Q100-002 に準拠 ⁽¹⁾	V _{SUP} 、CANH、CANL、グランドを基準とした WAKE	±8000	V
			V _{SUP} 、CANH、CANL、WAKE を除くすべてのピン。	±4000	V
		荷電デバイス モデル (CDM)、AEC Q100-011 準拠	すべてのピン	±750	V

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

5.3 ESD 定格 - IEC 仕様

				値	単位
V _{ESD}	静電放電	CANH、CANL、V _{SUP} 、WAKE 端子から GND へ	ISO 10605 準拠の電源なし接触放電 ⁽¹⁾	±8000	V
V _{ESD}	静電放電	CANH および CANL 端子から GND へ	ISO 10605 電源接触放電に準拠した SAE J2962-2 ⁽²⁾	±8000	V
V _{ESD}	静電放電	CANH および CANL 端子から GND へ	ISO 10605 に準拠した SAE J2962-2 動力空中放電 ⁽²⁾	±15000	V

5.3 ESD 定格 - IEC 仕様 (続き)

			値	単位	
V_{TRAN}	ISO-7637-2 準拠した過渡電圧 ⁽¹⁾	CAN、 V_{SUP} 、WAKE 端子から GND へ	パルス 1	-100	V
			パルス 2	75	V
			パルス 3a	-150	V
			パルス 3b	100	V
	ISO-7637-3 準拠の過渡電圧 ⁽²⁾	CAN 端子から GND へ	100nF のカッピングコンデンサを備えた直接カッピングコンデンサ「低速過渡パルス」- 電源	±30	V

(1) ここに示す結果は、IEC 62228-3 IC はトランシーバの EMC 評価のパート 3 に固有のものです。CAN トランシーバ。IBEE Zwickau によって実施されたテスト、ご要望に応じて EMC レポートを提供します。

(2) ここに示す結果は、SAE J2962-2 通信トランシーバの認定要件で CAN 固有のものです。OEM 承認の独立系サードパーティが実施したテストで、要求に応じて EMC レポートを入手できます。

5.4 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V_{SUP}	電源電圧	4.5	40		V
V_{IO}	I/O 電源電圧	1.7	5.5		V
V_{CC}	CAN トランシーバ電源電圧	4.5	5.5		V
$I_{OH(DO)}$	デジタル出力 High レベル電流	-2			mA
$I_{OL(DO)}$	デジタル出力 Low レベル電流		2		mA
$I_{O(INH)}$	禁止出力電流		4		mA
T_J	動作時接合部温度	-40	150		°C
T_{SDR}	サーマル シャットダウン	175			°C
T_{SDF}	サーマルシャットダウンリリース	160			°C
$T_{SD(HYS)}$	サーマル シャットダウンヒステリシス	10			°C

5.5 热に関する情報

熱評価基準 ⁽¹⁾		TCAN1473A-Q1			単位
		D (SOIC)	DMT (VSON)	DYY (SOT)	
$R_{\theta JA}$	接合部から周囲への熱抵抗	87.1	39.7	91.0	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	41.8	41.1	41.7	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	43.7	15.9	25.6	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	8.5	0.9	25.4	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	43.3	15.9	1.1	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	6.6	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

5.6 消費電力定格

パラメータ		テスト条件	消費電力	単位
P_D	平均消費電力	$V_{SUP} = 14V, V_{CC} = 5V, V_{IO} = 5V, T_J = 27^\circ C, R_L = 60\Omega, nSTB = 5V, EN = 5V, C_{L_RXD} = 15pF$ 。25% の送信 (ドミナント) レートで 500kbps の標準的な CAN 動作条件。	62	mW
		$V_{SUP} = 14V, V_{CC} = 5.5V, V_{IO} = 5.5V, T_J = 150^\circ C, R_L = 50\Omega, nSTB = 5.5V, EN = 5.5V, C_{L_RXD} = 15pF$ 。50% の伝送 (支配的) 速度と負荷のかかったネットワークで 1Mbps での一般的な高負荷 CAN 動作条件。	135	mW

5.7 電源特性

特に記述がない限り、 $T_J = -40^\circ C \sim 150^\circ C$ 、 $V_{CC} = 4.75V \sim 5.25V$ での推奨動作条件です。すべての標準値は、 $25^\circ C, V_{SUP} = 12V, V_{IO} = 3.3V, V_{CC} = 5V, R_L = 60\Omega$ で測定されたものです

パラメータ		テスト条件	最小値	標準値	最大値	単位
電源電圧および電流特性						
I_{SUP_NORMAL}	電源電流 CAN アクティブ	通常モード、サイレント モード、スリープ移行モード		140		μA
I_{SUP_STBY}	電源電流、スタンバイモード CAN 自律:非アクティブ	スタンバイ モード ⁽²⁾		65		μA
I_{SUP_SLEEP}	電源電流 CAN 自律:非アクティブ	スリープ モード	18	33		μA
I_{SUP_BIAS}	電源電流 CAN 自律アクトティブ時の追加電流	$5.5V < V_{SUP} \leq 28V^{(1)}$		50		μA
$UV_{SUP(R)}$	低電圧 V_{SUP} スレッショルド立ち上がり	増加	3.85	4.4		V
$UV_{SUP(F)}$	低電圧 V_{SUP} スレッショルド立ち下がり	減少	3.5	4.25		V
I_{CC_NORMAL}	電源電流 CAN アクティブ:ドミナント	通常モード $TXD = 0V, R_L = 60\Omega, C_L = \text{オープン}$ 電源テスト回路 を参照		60		mA
	電源電流 CAN アクティブ:ドミナント	通常モード $TXD = 0V, R_L = 50\Omega, C_L = \text{オープン}$		70		mA
	V_{CC} 電源電流通常モード バス フォルト時のドミナント	通常モード $TXD = 0V, R_L = \text{オープン}, C_L = \text{オープン}, CANH = -25V$		110		mA
I_{CC_NORMAL}	電源電流 CAN アクティブ:リセッショブ	通常モード $TXD = V_{IO}, R_L = 50\Omega, C_L = \text{オープン}$		5		mA
I_{CC_STBY}	電源電流 CAN 自律:非アクティブ	スタンバイ モード、 $T_J = -40^\circ C \sim 85^\circ C$ $EN = nSTB = 0V$		2		μA
I_{CC_STBY}	電源電流 CAN 自律:非アクティブ	スタンバイ モード $EN = nSTB = 0V$		5		μA
I_{CC_SILENT}	電源電流	サイレントおよびスリープ移行モード $TXD = nSTB = V_{IO}, R_L = 50\Omega, C_L = \text{オープン}$		3		mA
I_{CC_SLEEP}	電源電流 CAN 自律:非アクティブ	スリープ モード、 $T_J = -40^\circ C \sim 85^\circ C$ $EN = 0V$ または $V_{IO}, nSTB = 0V$		2		μA
	電源電流 CAN 自律:非アクティブ	スリープ モード $EN = 0V$ または $V_{IO}, nSTB = 0V$		5		μA
$UV_{CC(R)}$	低電圧 V_{CC} スレッショルド立ち上がり	増加	4.1	4.4		V
$UV_{CC(F)}$	低電圧 V_{CC} スレッショルド立ち下がり	減少	3.5	3.9		V
$V_{HYS(UVCC)}$	UV_{CC} のヒステリシス電圧		50	250	320	mV
I_{IO_NORMAL}	I/O 電源電流	通常モード RXD フロー ティング、 $TXD = 0V$		350		μA
	I/O 電源電流	通常モード、スタンバイ モード、またはスリープ 移行モード RXD フロー ティング、 $TXD = V_{IO}$		5		μA

5.7 電源特性 (続き)

特に記述がない限り、 $T_J = -40^\circ\text{C} \sim 150^\circ\text{C}$ 、 $V_{CC} = 4.75\text{V} \sim 5.25\text{V}$ での推奨動作条件です。すべての標準値は、 25°C 、 $V_{SUP} = 12\text{V}$ 、 $V_{IO} = 3.3\text{V}$ 、 $V_{CC} = 5\text{V}$ 、 $R_L = 60\Omega$ で測定されたものです

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{IO_SLEEP}	I/O 電源電流	スリープ モード、 $T_J = -40^\circ\text{C} \sim 85^\circ\text{C}$ $nSTB = 0\text{V}$	2.5	μA	5	μA
	I/O 電源電流	スリープ モード $nSTB = 0\text{V}$				
$UV_{IO(R)}$	V_{IO} 低電圧スレッショルド立ち上がり		増加	1.4	1.65	V
$UV_{IO(F)}$	V_{IO} 低電圧スレッショルドの立ち下がり		減少	1	1.25	V
$V_{HYS(UVIO)}$	UV_{IO} のヒステリシス電圧		30	60	160	mV

- (1) $I_{SUP(BIAS)}$ は、CAN 自律アクティブ モードの総電源電流から、CAN 自律非アクティブ モードの電源電流を減算することで計算されます
- (2) 有効なウェークアップ後、CAN トランシーバは CAN 自律アクティブ モードに切り替わり、CAN 自律非アクティブ モードでは、指定された I_{SUP} 電流に $I_{SUP(BIAS)}$ 電流を追加する必要があります。

5.8 電気的特性

特に記述がない限り、 $T_J = -40^\circ\text{C} \sim 150^\circ\text{C}$ 、 $V_{CC} = 4.75\text{V} \sim 5.25\text{V}$ での推奨動作条件です。すべての標準値は、 25°C 、 $V_{SUP} = 12\text{V}$ 、 $V_{IO} = 3.3\text{V}$ 、 $V_{CC} = 5\text{V}$ 、 $R_L = 60\Omega$ で測定されたものです

パラメータ		テスト条件	最小値	標準値	最大値	単位
CAN ドライバの特性						
$V_{CANH(D)}$	バス出力電圧 (ドミナント) CANH	$TXD = 0\text{V}$ 、 $45 \leq R_L \leq 65\Omega$ 、 $C_L = \text{オープン}$ 、 $R_{CM} = \text{オープン}$ 図 6-4 および 図 6-1 を参照	3	4.26	4.26	V
$V_{CANL(D)}$	バス出力電圧 (ドミナント) CANL	図 6-4 および 図 6-1 を参照	0.75	2.01	2.01	V
$V_{CANH(R)}$ $V_{CANL(R)}$	リセッショル出力電圧 バスバイアスがアクティブ	$TXD = V_{IO}$ 、 $R_L = \text{オープン}$ (無負荷)、 $R_{CM} = \text{オープン}$ 図 6-1 および 図 6-4 を参照	2	3	3	V
$V_{CANH(R)}$ $V_{CANL(R)}$	リセッショル出力電圧 バスバイアスがアクティブ	$TXD = V_{IO}$ 、 $45 \leq R_L \leq 65\Omega$ 、 $C_L = \text{オープン}$ 、 $C_{SPLIT} = 4.7\text{nF}$ 図 6-1 および 図 6-4 を参照)	2.256	2.756	2.756	V
V_{SYM}	ドライバ対称性 バスバイアスアクティブ $(V_{O(CANH)} + V_{O(CANL)}) / V_{REC}$ (ここで、 $V_{REC} = V_{CANH(R)} + V_{CANL(R)}$)	$nSTB = V_{IO}$ 、 $R_L = 45 \leq R_L \leq 65\Omega$ 、 $C_{SPLIT} = 4.7\text{nF}$ 、 $C_L = \text{オープン}$ 、 $R_{CM} = \text{オープン}$ 、 $TXD = 250\text{kHz}$ 、 1MHz 、 2.5MHz 図 6-1 および 図 6-4 を参照)	0.95	1.05	1.05	V/V
V_{SYM_DC}	DC ドライバ対称性 バスバイアスアクティブ $V_{CC} - V_{O(CANH)} - V_{O(CANL)}$	$nSTB = V_{IO}$ 、 $R_L = 45 \leq R_L \leq 65\Omega$ 、 $C_L = \text{オープン}$ 図 6-1 および 図 6-4 を参照)	-300	300	300	mV
$V_{DIFF(D)}$	差動出力電圧 バスバイアスアクティブ ドミナント	CANH - CANL $nSTB = V_{IO}$ 、 $TXD = 0\text{V}$ 、 $45\Omega \leq R_L \leq 65\Omega$ 、 $C_L = \text{オープン}$ 図 6-1 および 図 6-4 を参照)	1.5	3	3	V
		CANH - CANL $nSTB = V_{IO}$ 、 $TXD = 0\text{V}$ 、 $45\Omega \leq R_L \leq 70\Omega$ 、 $C_L = \text{オープン}$ 図 6-4 および 図 6-1 を参照	1.5	3.3	3.3	V
		CANH - CANL $nSTB = V_{IO}$ 、 $TXD = 0\text{V}$ 、 $R_L = 2240\Omega$ 、 $C_L = \text{オープン}$ 図 6-4 および 図 6-1 を参照	1.5	5	5	V
$V_{DIFF(R)}$	差動出力電圧 バスバイアスアクティブ リセッショル	CANH - CANL $nSTB = V_{IO}$ 、 $TXD = V_{IO}$ 、 $45 \leq R_L \leq 65\Omega$ 、 $C_L = \text{オープン}$ 、 $C_{SPLIT} = 4.7\text{nF}$ 図 6-1 および 図 6-4 を参照)	-50	50	50	mV
$V_{DIFF(R)}$	差動出力電圧 バスバイアスアクティブ リセッショル	CANH - CANL $nSTB = V_{IO}$ 、 $TXD = V_{IO}$ 、 $R_L = \text{オープン}$ Ω 、 $C_L = \text{オープン}$ 図 6-4 および 図 6-1 を参照	-50	50	50	mV
$V_{CANH(INACT)}$	バスバイアスが非アクティブの場合の CANH のバス出力電圧	$nSTB = 0\text{V}$ 、 $TXD = V_{IO}$ 、 $R_L = \text{オープン}$ (無負荷)、 $C_L = \text{オープン}$ 図 6-1 および 図 6-4 を参照	-0.1	0.1	0.1	V

5.8 電気的特性 (続き)

特に記述がない限り、 $T_J = -40^\circ\text{C} \sim 150^\circ\text{C}$ 、 $V_{CC} = 4.75\text{V} \sim 5.25\text{V}$ での推奨動作条件です。すべての標準値は、 25°C 、 $V_{SUP} = 12\text{V}$ 、 $V_{IO} = 3.3\text{V}$ 、 $V_{CC} = 5\text{V}$ 、 $R_L = 60\Omega$ で測定されたものです

パラメータ	テスト条件	最小値	標準値	最大値	単位
$V_{CANL(INACT)}$	$nSTB = 0\text{V}$ 、 $TXD = V_{IO}$ 、 $R_L = \text{オープン}$ (無負荷)、 $C_L = \text{オープン}$ 図 6-4 および 図 6-1 を参照	-0.1	0.1	0.1	V
$V_{DIFF(INACT)}$	$nSTB = 0\text{V}$ 、 $TXD = V_{IO}$ 、 $R_L = \text{オープン}$ (無負荷)、 $C_L = \text{オープン}$ 図 6-4 および 図 6-1 を参照	-0.2	0.2	0.2	V
$I_{CANH(OS)}$	短絡時の定常状態出力電流、ドミナント、CANH	$nSTB = V_{IO}$ 、 $TXD = 0\text{V}$ $\sim 15\text{V} \leq V_{(CANH)} \leq 40\text{V}$ 図 6-1 および 図 6-8 を参照	-100		mA
$I_{CANL(OS)}$	短絡時の定常状態出力電流、ドミナント、CANL	$nSTB = V_{IO}$ 、 $TXD = 0\text{V}$ $\sim 15\text{V} \leq V_{(CANL)} \leq 40\text{V}$ 図 6-1 および 図 6-8 を参照		100	mA
$I_{OS(REC)}$	短絡時の定常状態出力電流 バスバイアス アクティブ リセッショブ	$nSTB = V_{IO}$ 、 $V_{BUS} = CANH = CANL$ $-27\text{V} \leq V_{BUS} \leq 42\text{V}$ 図 6-8 および 図 6-1 を参照	-3	3	mA
$R_{SE_ACT_REC}$	アクティブ リセッショブ駆動位相時のシングル エン ド SIC インピーダンス (CANH から同相バイアス、 CANL から同相バイアス)	$2\text{V} \leq V_{CANH,CANL} \leq VCC - 2\text{V}$ ($-12\text{V} \leq V_{O(D)} \leq 12\text{V}$ の場合) (図 6-13 を参照)	37.5	66.5	Ω
$R_{DIFF_ACT_RC}$	アクティブ リセッショブ駆動位相の差動入力抵抗 (CANH から CANL)	$2\text{V} \leq V_{CANH,CANL} \leq VCC - 2\text{V}$ (図 6-13 を参照)	75	133	Ω

CAN レシーバの特性

$V_{IT(DOM)}$	レシーバがドミナント状態の入力電圧範囲 バスバイアス アクティブ	$nSTB = V_{IO}, -12\text{V} \leq V_{CM} \leq 12\text{V}$ 図 6-5 および 表 7-6 を参照	0.9	8	V
$V_{IT(REC)}$	レシーバリセッショブ状態の差動入力電圧範囲 バスバイアスが非アクティブ		-3	0.5	V
V_{HYS}	入力スレッショルド ヒステリシス電圧 バスバイアス アクティブ	$nSTB = V_{IO}$ 図 6-5 および 表 7-6 を参照		135	mV
$V_{DIFF(DOM)}$	レシーバリセッショブ状態の差動入力電圧範囲 バスバイアスが非アクティブ	$nSTB = 0\text{V}, -12\text{V} \leq V_{CM} \leq 12\text{V}$ 図 6-5 および 表 7-6 を参照	1.150	8	V
$V_{DIFF(REC)}$	レシーバリセッショブ状態の差動入力電圧範囲 バスバイアスが非アクティブ		-3	0.4	V
V_{CM}	同相範囲	$nSTB = V_{IO}$ 図 6-5 および 表 7-6 を参照	-12	12	V
$I_{OFF(LKG)}$	パワーオフ (電源オフ) バス入力リーク電流	$V_{SUP} = 0\text{V}$ 、 $CANH = CANL = 5\text{V}$		4.5	μA
C_I	グランドに対する入力容量 (CANH または CANL) ⁽¹⁾	$TXD = V_{CC} = V_{IO}$		40	pF
C_{ID}	差動入力容量 ⁽¹⁾	$TXD = V_{CC} = V_{IO}$		20	pF
$R_{DIFF_PAS_RC}$	パッシブ リセッショブ 位相の差動入力抵抗	$TXD = V_{CC} = V_{IO} = 5\text{V}$, $nSTB = 5\text{V}$ $-12\text{V} \leq V_{CM} \leq 12\text{V}$	30	100	k Ω
$R_{SE_PAS_REC}$	パッシブ リセッショブ位相でのシングル エンド入力 抵抗 (CANH/CANL)		15	50	k Ω
$R_{IN(M)}$	入力抵抗マッチング: $[1 - R_{IN(CANH)} / R_{IN(CANL)}] \times 100\%$	$V_{(CANH)} = V_{(CANL)} = 5\text{V}$	-3	3	%
R_{CBF}	バス フォルト回路の有効な差動負荷インピーダンス範囲	$R_{CM} = R_L, C_L = \text{オープン}$	45	70	Ω

TXD の特性

V_{IH}	High レベル入力電圧		0.7	V_{IO}
V_{IL}	Low レベル入力電圧			0.3 V_{IO}
I_{IH}	High レベル入力リーク電流	$TXD = V_{IO} = 5.5\text{V}$	-2.5	1 μA
I_{IL}	Low レベル入力リーク電流	$TXD = 0\text{V}, V_{IO} = 5.5\text{V}$	-137	-2.5 μA
$I_{LKG(OFF)}$	電源がない場合のリーク電流です	$TXD = 5.5\text{V}, V_{SUP} = V_{IO} = 0\text{V}$	-1	1 μA
R_{PU}	V_{IO} へのプルアップ抵抗		40	60
			80	k Ω

5.8 電気的特性 (続き)

特に記述がない限り、 $T_J = -40^\circ\text{C} \sim 150^\circ\text{C}$ 、 $V_{CC} = 4.75\text{V} \sim 5.25\text{V}$ での推奨動作条件です。すべての標準値は、 25°C 、 $V_{SUP} = 12\text{V}$ 、 $V_{IO} = 3.3\text{V}$ 、 $V_{CC} = 5\text{V}$ 、 $R_L = 60\Omega$ で測定されたものです

パラメータ		テスト条件	最小値	標準値	最大値	単位		
C _I	入力容量	$V_{IN} = 0.4 \times \sin(2 \times \pi \times 2 \times 10^6 \times t) + 2.5\text{V}$	5		pF			
RXD の特性								
V _{OH}	High レベル出力電圧	$I_O = -1.5\text{mA}$ 、 $V_{IO} = 1.7\text{V}$	0.8		V_{IO}			
V _{OH}	High レベル出力電圧	$I_O = -2\text{mA}$ 、 $V_{IO} \geq 2.5\text{V}$	0.8		V_{IO}			
V _{OL}	Low レベル出力電圧	$I_O = 2\text{mA}$	0.2		V_{IO}			
I _{LKG(OFF)}	電源がない場合のリーコンデンサー電流です	RXD = 5.5V、 $V_{SUP} = V_{IO} = 0\text{V}$	-1		1 μA			
nSTB の特性								
V _{IH}	High レベル入力電圧				0.7			
V _{IL}	Low レベル入力電圧				0.3			
I _{IH}	High レベル入力リーコンデンサー電流	nSTB = $V_{IO} = 5.5\text{V}$	0.5		137 μA			
I _{IL}	Low レベル入力リーコンデンサー電流	nSTB = 0V、 $V_{IO} = 5.5\text{V}$	-1		1 μA			
I _{LKG(OFF)}	電源がない場合のリーコンデンサー電流です	nSTB = 5.5V、 $V_{IO} = 0\text{V}$	-1		1 μA			
R _{PD}	プルダウン抵抗から GND				40	60		
nFAULT の特性								
V _{OH}	High レベル出力電圧	$I_O = -2\text{mA}$	0.8		V_{IO}			
V _{OL}	Low レベル出力電圧	$I_O = 2\text{mA}$	0.2		V_{IO}			
I _{LKG(OFF)}	電源がない場合のリーコンデンサー電流です	nFAULT = 5.5V、 $V_{IO} = 0\text{V}$	-1		1 μA			
INH_MASK の特性								
V _{IH}	High レベル入力電圧				0.7			
V _{IL}	Low レベル入力電圧				0.3			
I _{IH}	High レベル入力リーコンデンサー電流	INH_MASK = $V_{CC} = V_{IO} = 5.5\text{V}$	0.5		137 μA			
I _{IL}	Low レベル入力リーコンデンサー電流	INH_MASK = 0V、 $V_{CC} = V_{IO} = 5.5\text{V}$	-1		1 μA			
I _{LKG(OFF)}	電源がない場合のリーコンデンサー電流です	INH_MASK = 5.5V、 $V_{CC} = V_{IO} = 0\text{V}$	-1		1 μA			
R _{PD}	プルダウン抵抗から GND ⁽¹⁾				40	60		
EN の特性								
V _{IH}	High レベル入力電圧				0.7			
V _{IL}	Low レベル入力電圧				0.3			
I _{IH}	High レベル入力リーコンデンサー電流	EN = $V_{CC} = V_{IO} = 5.5\text{V}$	0.5		137 μA			
I _{IL}	Low レベル入力リーコンデンサー電流	EN = 0V、 $V_{CC} = V_{IO} = 5.5\text{V}$	-1		1 μA			
I _{LKG(OFF)}	電源がない場合のリーコンデンサー電流です	EN = 5.5V、 $V_{CC} = V_{IO} = 0\text{V}$	-1		1 μA			
R _{PD}	プルダウン抵抗から GND				40	60		
WAKE の特性								
V _{IH}	High レベル入力電圧	スリープ モード		$V_{SUP} - 2$		V		
V _{IL}	Low レベル入力電圧			$V_{SUP} - 3.5$		V		
I _{IH}	High レベル入力リーコンデンサー電流	WAKE = $V_{SUP} - 1\text{V}$	-3		μA			
I _{IL}	Low レベル入力リーコンデンサー電流	WAKE = 1V	3		μA			
INH の特性								
ΔV_H	V_{SUP} から INH への High レベル電圧降下 ($V_{SUP} - V_{INH}$)	$I_{INH} = -6\text{mA}$	0.5		1			
I _{LKG(INH)}	スリープ モードリーコンデンサー電流	INH = 0V	-0.5		0.5 μA			
R _{PD}	プルダウン抵抗	スリープ モード	2.5		4			

(1) 設計により規定され、ベンチ特性評価により検証されている

5.9 タイミング要件

特に記述がない限り、 $T_J = -40^\circ\text{C} \sim 150^\circ\text{C}$ 、 $V_{CC} = 4.75\text{V} \sim 5.25\text{V}$ での推奨動作条件です。すべての標準値は、 25°C 、 $V_{SUP} = 12\text{V}$ 、 $V_{IO} = 3.3\text{V}$ 、 $V_{CC} = 5\text{V}$ 、 $R_L = 60\Omega$ で測定されたものです

パラメータ	テスト条件	最小値	標準値	最大値	単位
電源の特性					
t_{PWRUP}	$V_{SUP} \geq UV_{SUP(R)}$ 後、INH がアクティブになるために必要な時間		500		μs
t_{UV}	低電圧フィルタ時間 V_{CC} および V_{IO} ⁽¹⁾	$V_{CC} \leq UV_{CC}$ または $V_{IO} \leq UV_{IO}$	100	350	ms
$t_{UV(REF-ENABLE)}$	低電圧イベント後の再有効化時間 ⁽¹⁾	UV_{CC} または UV_{IO} 低電圧イベントからデバイスが通常動作に戻るまでの時間		200	μs
デバイス特性					
$t_{PROP(LOOP1)}$	合計ループ遅延、ドライバ入力 (TXD) からレシーバ出力 (RXD) までリセッショナルドミナントまで	$R_L = 60\Omega$ 、 $C_L = 100\text{pF}$ 、 $C_{L(RXD)} = 15\text{pF}$ 図 6-6 を参照	100	190	ns
$t_{PROP(LOOP2)}$	合計ループ遅延、ドライバ入力 (TXD) からレシーバ出力 (RXD) までドミナントからリセッショナルドミナントまで	$R_L = 60\Omega$ 、 $C_L = 100\text{pF}$ 、 $C_{L(RXD)} = 15\text{pF}$ 図 6-6 を参照	110	190	ns
$t_{WK(TIMEOUT)}$	バス ウエーカーアップ タイムアウト値 ⁽¹⁾		0.8	2	ms
$t_{WK(FILTER)}$	ウェーカーアップ リクエストのフィルタ処理されたバス要件を満たすバス時間 ⁽¹⁾		0.5	0.95	μs
$t_{SILENCE}$	バス非アクティブのタイムアウト ⁽¹⁾	バスがドミナントからリセッショナルドミナントに、またはリセッショナルドミナントに変化すると、タイマがリセットされ、再起動されます	0.6	1.2	s
$t_{INACTIVE}$	電源投入時の非アクティブ状態に対する、スタンバイモードのハードウェア タイマ		3	4	5
t_{BIAS}	バス バイアス応答時間 ⁽¹⁾	$nSTB = EN = 0V$ 、 $R_L = 60\Omega$ 、 $C_{SPLIT} = 4.7nF$ 図 6-9 および図 8-3 を参照		200	μs
t_{CBF}	バス故障検出時間	$45 \leq R_{CM} \leq 70\Omega$ $C_L = \text{オープン}$	2.5		μs
t_{WAKE_HT}	LWU を認識するために、WAKE ピンの立ち上がりエッジまたは立ち下がりエッジの後に WAKE ピンの電圧が通常安定になるホールド時間		5	50	μs
モード変更特性					
$t_{INH_SLP_STB}$	WUP または LWU イベント後に INH がアサートされるまでの時間 ⁽¹⁾		100		μs
t_{INH_MASK}	INH_MASK 機能を有効化 / 無効化するため、立ち上がりエッジまたは立ち下がりエッジ後に INH_MASK が安定している必要のあるホールド時間	図 6-10 および 図 6-11 を参照してください	50		μs
t_{MODE1}	スリープ モードから通常またはサイレント モードに移行するまでのモード変更時間 ⁽¹⁾	VCC および VIO が UV スレッショルドを超えてから通常またはサイレント モードに移行するまでの時間を測定。		20	μs
t_{MODE2}	通常モード、サイレント モード、スタンバイ モードとスリープ モードからスタンバイ モードへのモード変更時間 ⁽¹⁾	通常モード、サイレント モード、スタンバイ モードとスリープ モードからスタンバイ モードへのモード変更時間		10	μs
$t_{GOTOSLEEP}$	スリープ モードへの遷移の最小ホールド時間 ⁽¹⁾	$EN = H$ および $nSTB = L$	20	50	μs

(1) 設計により規定され、ベンチ特性評価により検証されている

5.10 スイッチング特性

特に記述がない限り、 $T_J = -40^\circ\text{C} \sim 150^\circ\text{C}$ 、 $V_{CC} = 4.75\text{V} \sim 5.25\text{V}$ での推奨動作条件です。すべての標準値は、 25°C 、 $V_{SUP} = 12\text{V}$ 、 $V_{IO} = 3.3\text{V}$ 、 $V_{CC} = 5\text{V}$ 、 $R_L = 60\Omega$ で測定されたものです


パラメータ	テスト条件	最小値	標準値	最大値	単位
ドライバ特性					
$t_{prop(TxD-busdom)}$	伝搬遅延時間、High から Low TXD エッジからバスドミナントまで (リセッショナルドミナントまで)	$R_L = 60\Omega$ 、 $C_L = 100\text{pF}$ 、 $R_{CM} = \text{オープン}$ 図 6-4 を参照	80		ns
$t_{prop(TxD-busrec)}$	伝搬遅延時間、Low から High TXD エッジからバスリセッショナルドミナントからリセッショナルドミナントまで		80		ns

5.10 スイッチング特性 (続き)

特に記述がない限り、 $T_J = -40^\circ\text{C} \sim 150^\circ\text{C}$ 、 $V_{CC} = 4.75\text{V} \sim 5.25\text{V}$ での推奨動作条件です。すべての標準値は、 25°C 、 $V_{SUP} = 12\text{V}$ 、 $V_{IO} = 3.3\text{V}$ 、 $V_{CC} = 5\text{V}$ 、 $R_L = 60\Omega$ で測定されたものです

パラメータ		テスト条件	最小値	標準値	最大値	単位
$t_{sk(p)}$	パルス スキュー ($ t_{prop(TxD\text{-busdom})} - t_{prop(TxD\text{-busrec})} $)	$R_L = 60\Omega$ 、 $C_L = 100\text{pF}$ 、 $R_{CM} = \text{オープン}$ t_R 差動出力信号の立ち上がり時間 t_F 差動出力信号の立ち下がり時間 (図 6-4 を参照)	3		ns	
t_R	差動出力信号の立ち上がり時間		25		ns	
t_F	差動出力信号の立ち下がり時間		25		ns	
t_{TXDDTO}	ドミナント タイムアウト	$TxD = 0\text{V}$ 、 $R_L = 60\Omega$ 、 $C_L = \text{オープン}$ (図 6-7 を参照)	1.2	3.8	ms	
レシーバの特性						
$t_{prop(busdom-RxD)}$	伝搬遅延時間、バス ドミナント入力から $RxD\text{ Low}$ 出力まで	$C_{L(RxD)} = 15\text{pF}$ (図 6-5 を参照)		110		ns
$t_{prop(busrec-RxD)}$	伝搬遅延時間、バス からリセッショ入力、リセッショ入力から $RxD\text{ High}$ 出力まで			110		ns
t_R	出力信号の立ち上がり時間 (RxD)	(図 6-5 を参照)	3		ns	
t_F	出力信号の立ち下がり時間 (RxD)		3		ns	
t_{BUSDOM}	ドミナント タイムアウト	$R_L = 60\Omega$ 、 $C_L = \text{オープン}$ (図 6-7 を参照)	1.4	3.8	ms	
CAN FD 信号改善特性						
$t_{PAS_REC_START}$	パッシブ リセッショ位相の開始時間	$R_L = 45\Omega \sim 65\Omega$ 、 $C_{L1} = \text{オープン}$ 、 $C_{L2} = 100\text{pF}$ 、 $C_{L(RxD)} = 15\text{pF}$ 50% しきい値で 5ns 未満のスロープを持つ TxD 立ち上がりエッジから、信号改善位相の終了までの時間を測定: $R_{DIFF_PAS_REC} \geq \text{MIN } R_{DIFF_ACT_REC}$ 、 $R_{SE_CANH/L} \geq \text{MIN } R_{SE_SIC_REC}$	365	530		ns
t_{SIC_START}	アクティブ 信号改善位相の開始時間	$R_L = 45\Omega \sim 65\Omega$ 、 $C_{L1} = \text{open}$ 、 $C_{L2} = 100\text{pF}$ 、 $C_{L(RxD)} = 15\text{pF}$ 50% しきい値で 5ns 未満のスロープを持つ TxD 立ち上がりエッジから、信号改善位相の開始までの時間を測定		120		ns
t_{SIC_END}	アクティブ 信号改善位相の終了時間	$R_L = 45\Omega \sim 65\Omega$ 、 $C_{L1} = \text{オープン}$ 、 $C_{L2} = 100\text{pF}$ 、 $C_{L(RxD)} = 15\text{pF}$ 50% しきい値で 5ns 未満のスロープを持つ TxD 立ち上がりエッジから、信号改善位相の終了までの時間を測定	355			ns
$t_{\Delta Bit(Bus)}$	送信されるビット幅変化	$R_L = 60\Omega$ 、 $C_{L1} = \text{オープン}$ 、 $C_{L2} = 100\text{pF}$ 、 $C_{L(RxD)} = 15\text{pF}$ TxD ビット長に対するバス リセッショの変動 (図 6-6) $t_{\Delta Bit(Bus)} = t_{Bit(Bus)} - t_{Bit(TxD)}$, $t_{Bit(TxD)} \geq 125\text{ns}$ を参照)	-10	10		ns
$t_{\Delta Bit(RxD)}$	受信したビット幅変化	$R_L = 60\Omega$ 、 $C_{L1} = \text{オープン}$ 、 $C_{L2} = 100\text{pF}$ 、 $C_{L(RxD)} = 15\text{pF}$ RxD ビット長に対する TxD ビット長の相対的なリセッショ ビット長の変動 (図 6-6) $t_{\Delta Bit(RxD)} = t_{Bit(RxD)} - t_{Bit(TxD)}$, $t_{Bit(TxD)} \geq 125\text{ns}$ を参照)	-30	20		ns
$t_{\Delta REC}$	レシーバのタイミングの対称性	$R_L = 60\Omega$ 、 $C_{L1} = \text{オープン}$ 、 $C_{L2} = 100\text{pF}$ 、 $C_{L(RxD)} = 15\text{pF}$ RxD パス ビット長に対するリセッショ ビット長の変動 (図 6-6) $t_{\Delta REC} = t_{Bit(RxD)} - t_{Bit(Bus)}$, $t_{Bit(TxD)} \geq 125\text{ns}$ を参照)	-20	15		ns

5.11 代表的特性



6 パラメータ測定情報




図 6-1. 同相バイアス ユニット / レシーバ




図 6-2. テスト回路




図 6-3. 電源テスト回路




図 6-4. ドライバテスト回路と測定




図 6-5. レシーバのテスト回路と測定




図 6-6. トランスマッタとレシーバのタイミング動作テスト回路と測定





図 6-7. TXD ドミナント タイムアウトのテスト回路と測定





図 6-8. ドライバ短絡電流テスト回路と測定






図 6-9. バイアス応答時間の測定



1. サイレント モードを終了すると、nFAULT はクリアされます

図 6-10. INH ディセーブルのタイミング図



1. サイレント モードを終了すると、nFAULT はクリアされます

図 6-11. INH イネーブルのタイミング図




図 6-12. パワーアップのタイミング




図 6-13. アクティブおよびパッシブリセッシブ位相時の SIC タイミングとインピーダンス

7 詳細説明

7.1 概要

TCAN1473A-Q1 デバイスは、ISO 11898-2:2024 コントローラエリアネットワーク物理層規格の信号改善機能 (SIC) の仕様を満たすか、それを上回っています。この TCAN1473A-Q1 はデータレートに依存しないため、デバイスは、従来の CAN アプリケーションをサポートするための下位互換性があり、同時に最大 8 メガビット/秒 (Mbps) の CAN FD ネットワークもサポートします。

このトランシーバには、 V_{SUP} 、 V_{CC} および V_{IO} 3 つの独立した電源入力があります。 V_{IO} を使用することで、TCAN1473A-Q1 はレベル シフタを必要とせずに、1.8V、2.5V、3.3V、5V のコントローラと直接接続できます。TCAN1473A-Q1 を使用すると、システムに存在する各種電源供給の有効 / 無効を INH 出力ピンで切り替えることにより、バッテリの消費電流をシステム レベルで低減できます。これにより、TCAN1473A-Q1 を除くすべてのシステム コンポーネントに対して電力が遮断される超低電流スリープ状態を実現し、CAN バスを監視しながら低消費電力状態にすることができます。バス上でウェークアップ イベントが検出された場合、または WAKE 入力を介してローカル ウェーイクアップが要求された場合、デバイスが INH を HIGH に駆動してノードの起動を開始します。INH ピンの動作は、INH_MASK 機能を使用して調整されます。

TCAN1473A-Q1 は、低電圧検出、CAN バス障害検出、SWE タイマー、バッテリ接続検出、サーマル シャットダウン (TSD)、ドライバ優先タイムアウト (TXD DTO)、最大 $\pm 58V$ のバス フォルト保護を含む多くの保護および診断機能を備えています。

7.1.1 信号改善

TCAN1473A-Q1 信号リングを最小限に抑えることで複雑なスタートポロジで達成可能な最大データレートを向上させる信号改善機能 (SIC) が含まれています。信号のリングは、複雑な CAN ネットワーク内のさまざまなポイントでのインピーダンスの不整合に起因する反射の結果です。

図 7-1 に、スター ネットワークの例を示します。




図 7-1. CAN ネットワーク : スター トポロジ

トランシッタによって駆動される場合、リセッショナルからドミナントへの信号のエッジは、通常はクリーンです。CAN トランシーバのトランシッタ出力インピーダンスは $R_{ID(dom)}$ であり、ネットワーク特性インピーダンスと一致しています。通常の CAN FD トランシーバの場合、ドミナントからリセッショナルへのエッジの時に、ドライバの出力インピーダンスが約 $60k\Omega$ になることで反射された信号によるインピーダンスのミスマッチを引き起こし、リングが発生します。TCAN1473A-Q1 は、TX ベースの信号改善機能 (SIC) によってこの問題を解決します。TCAN1473A-Q1 は、反射を最小限に抑えるため、少なくして

も t_{SIC_END} までバスを強くリセシブに駆動し続け、サンプリング ポイントではリセシブ ビットがクリーンになります。このアクティブ リセシブ位相では、トランスマッタの出力インピーダンスが低くなります ($R_{DIFF_ACT_REC}$)。このフェーズの後、デバイスはパッシブなリセシブフェーズに移行し、ドライバはハイ インピーダンス状態になります。この現象については、図 7-2 を使用して説明します。詳細については、[sicSIC を活用して CAN-FD トランシーバの真の可能性を引き出す方法を解説したホワイトペーパー](#)をご覧ください。





図 7-2. TX ベースの信号改善機能

7.2 機能ブロック図



1. デバイスがスリープ モードのとき、INH ピンでは、4MΩ (標準値) のプルダウン抵抗がアクティブになります。

図 7-3. TCAN1473A-Q1 機能ブロック図

7.3 機能説明

7.3.1 電源ピン

TCAN1473A-Q1 はに、3 つの独立した電源入力が実装されており、デバイスの異なる部分をレギュレートします。

7.3.1.1 V_{SUP} ピン

このピンは、バッテリ電源に接続されます。この電源は、デジタル コアと低消費電力 CAN レシーバをサポートする内部レギュレータに電力を供給します。

7.3.1.2 V_{CC} ピン

このピンは、CAN トランシーバに 5V の電源電圧を供給します。

7.3.1.3 V_{IO} ピン

このピンは、CAN FD コントローラの I/O 電圧と一致するように、デジタル I/O 電圧を供給します。1.7V ~ 5.5V の I/O 電圧に対応し、幅広いコントローラをサポートしています。

7.3.2 デジタル入力および出力

7.3.2.1 TXD ピン

TXD は、CAN FD コントローラから TCAN1473A-Q1 への、 V_{IO} を基準とするロジック レベルの入力信号です。TXD は V_{IO} レベルにバイアスされ、ピンがフローティングの場合に強制的にリセッショブ入力になります。

7.3.2.2 RXD ピン

RXD は、 V_{IO} を基準とした、TCAN1473A-Q1 から CAN FD コントローラへのロジック レベル信号出力です。有効な V_{IO} が存在すると、RXD ピンはロジック High 出力として V_{IO} レベルに駆動されます。

電源オンまたはウェークアップ イベントが発生すると、RXD ピンは Low になります。

7.3.2.3 nFAULT ピン

nFAULT は、 V_{IO} を基準とする、TCAN1473A-Q1 から CAN FD コントローラへのロジック レベル出力信号です。nFAULT 出力は、ロジック High 出力として V_{IO} レベルに駆動されます。

nFAULT 出力は、TCAN1473A-Q1 ステータス インジケータ フラグを CAN FD コントローラに送信するために使用されます。nFAULT ピンにより外部から通知される特定のフォルトシナリオについては、表 7-1 を参照してください。スリープ モードで外部から通知されるフォルトシナリオがないため、TCAN1473A-Q1 は nFAULT ピンをスリープ モードでハイインピーダンス状態にして電力を節約します。

7.3.2.4 EN ピン

EN は、CAN FD コントローラから TCAN1473A-Q1 への、 V_{IO} を基準とするロジック レベルの入力信号です。EN 入力ピンは、nSTB ピンと組み合わせてモード選択に使用します。システム過剰な電力供給や誤ウェークアップ イベントを防止するために、EN は内部で low にプルされています。

7.3.2.5 nSTB ピン

nSTB は、CAN FD コントローラから TCAN1473A-Q1 への V_{IO} を基準とするロジック レベル入力信号です。また、nSTB 入力ピンは EN ピンと組み合わせたモード選択用です。nSTB は内部的に low にプルされ、過剰なシステム電力と誤ウェークアップ イベントを防止します。

7.3.2.6 INH_MASK ピン

INH_MASK は、CAN FD コントローラから TCAN1473A-Q1 への V_{IO} を基準とするロジック レベル入力信号です。サイレント モードのとき、INH_MASK 入力ピンを使用して、INH 機能をディセーブルおよびイネーブルにできます。この機能を使用して、電力集約型の任意のシステム ブロックへの電源を制御し、スプリアス ウェイクアップ イベントによって低消費電力モードからシステム ブロックへの電源の投入を回避できます。INH がトランシーバまたはトランシーバ背後のコントローラへの電源を制御するために使用されている場合、INH_MASK 機能は使用しないでください。このようなシナリオで

INH_MASK を使用すると、デバイスがサイレントモードに移行し、INH 機能を有効にできなくなります。INH_MASK 機能を使用するためのアプリケーション回路図例については、[図 8-2](#) を参照してください。

INH_MASK には、コールド スタート時に INH 機能を強制的にイネーブル状態にするプルダウン抵抗があります。INH_MASK をアクティブにするには、トランシーバがサイレントモードである必要があります。サイレントモードに移行すると、INH_MASK ピンは $t > t_{INH_MASK}$ の間 high になり、INH が無効にする必要があります。TCAN1473A-Q1 はこの値をラッピングし、 V_{CC} および V_{IO} のパワー サイクルと状態遷移を通じて保持します。 V_{SUP} で低電圧フォルトに移行すると、ラッピングされた値は失われ TCAN1473A-Q1 です。INH 機能を再度イネーブルにするには、トランシーバがサイレントモードになっており、 $t > t_{INH_MASK}$ ピンの間 low にプルする必要があります。INH_MASK 機能の使用手順については、[図 6-10](#) および [図 6-11](#) を参照してください。

TCAN1473A-Q1 は、サイレントモード中に nFAULT を low に駆動することで、INH_MASK の状態が変化したことをシステム コントローラに通知します。INH_MASK 状態の変化に対するアクノリッジとして nFAULT = low を使用するには、INH_MASK 状態の変化を開始する前に、nFAULT が high (すなわち、既存のフォルトがない) になっている必要があります。通常、スタンバイ、スリープ移行、またはスリープモードにモード遷移すると、nFAULT ピンはクリアされます。

7.3.3 GND

GND はトランシーバのグランドピンです。GND は、PCB グランドに接続する必要があります。

7.3.4 INH ピン

INH ピンは、外部レギュレータの制御に使用する高電圧出力です。これらのレギュレータは一般的に、マイクロプロセッサおよび V_{IO} ピンを駆動するために使用されます。INH 機能は、スリープモードを除くすべてのモードでオンになります。スリープモードでは、INH ピンはオフになり、高インピーダンス状態に移行します。これにより、スリープモード中はノードを最小消費電力状態にできます。INH 出力に $100\text{k}\Omega$ 負荷を追加することで、High 駆動状態から Low 状態への遷移時間を高速化し、フローティングのままにしたときにピンを強制的に Low にすることができます。

この端子は、電力出力ではなく、高電圧ロジック端子として扱う必要があります。INH ピンは電源管理デバイスの EN 端子を駆動するために使用し、電源供給のスイッチとしては使用しないでください。この端子は逆接バッテリ保護を備えていないため、システムモジュール外部へは接続しないでください。

INH 機能は、サイレントモードで INH_MASK ピンを使用して無効化/イネーブルできます。詳細については、[INH_MASK ピン](#) を参照してください。

7.3.5 WAKE ピン

WAKE ピンは、ローカル ウェイクアップ (LWU) 機能に使用される高電圧逆ブロック入力です。WAKE ピンは双方向エッジトリガであり、WAKE ピン遷移の立ち上がりエッジまたは立ち下がりエッジでローカル ウェイクアップ (LWU) を認識します。LWU 機能については、「[WAKE 入力端子によるローカル ウェイクアップ \(LWU\)](#)」セクションで詳しく説明します。

7.3.6 CAN バス ピン

これらは CAN High と CAN Low、CANH と CANL の差動バスピンです。これらのピンは、CAN トランシーバおよび低電圧ウェークレシーバに内部接続されています。

7.3.7 フォルト

7.3.7.1 内部および外部のフォルト インジケータ

次のデバイスステータス インジケータ フラグが実装されており、MCU がデバイスおよびシステムのステータスを判定できます。故障に加えて、nFAULT 故障端末は、 V_{SUP} バッテリ端末でのウェイクアップリクエストと「コールド」電源投入シーケンスも通知するため、システムは必要な診断やコールド ブートシーケンスを実行できます。RXD 端子はウェイクアップリクエストを通知し、フォルトは nFAULT 出力に対して多重化(論理和)されます。

表 7-1. TCAN1473A-Q1 トランシーバステータス インジケータ

EVENT	フラグ名	原因	インディケータ ⁽¹⁾	フラグがクリアされます	備考
パワーアップ	PWRON	V_{SUP} の電源投入時および UV_{SUP} を下回った後の V_{SUP} の復帰時	スタンバイまたはスリープ モードからサイレント モードに移行すると、nFAULT = Low	通常モードへの遷移の後です	コールド スタート条件により、ローカル ウエークアップ WAKERQ、WAKESR、および PWRON フラグが生成されます。
ウェークアップ リクエスト	WAKERQ ⁽²⁾		スタンバイ モードに移行したときにウェークアップ後、nFAULT = RXD = Low	通常モードへの遷移後または $t \geq t_{UV}$ で、 $V_{CC} < UV_{CC(F)}$ または $V_{IO} < UV_{IO(F)}$ となります	ウェークアップ リクエストは、スタンバイ、スリープ移行、またはスリープ モードのみセットできます。 UV_{CC} または UV_{IO} のタイマをリセットします。
ウェークアップ ソース認識 ⁽³⁾	WAKESR	CAN バスでのウェークアップ イベント、WAKE ピンでの状態遷移、または最初のパワーアップ	通常モードに移行するとき利用可能 ⁽⁴⁾ nFAULT = low WAKE ピンからのローカル ウェークアップ イベントを示します nFAULT = high CAN バスからのリモート ウェークアップ イベントを示します	通常モードで TXD に 4 回の劣勢から優勢へのエッジが発生した後、通常モードを終了するか、 $t \geq t_{UV}$ で $V_{CC} < UV_{CC(F)}$ または $V_{IO} < UV_{IO(F)}$ となります	コールド スタート条件により、ローカル ウエークアップ WAKERQ、WAKESR、および PWRON フラグが生成されます。
INH_MASK の変更	INHMASK	INH_MASK の値が変更されました	サイレント モードに移行した後、nFAULT = low	通常モード、スタンバイ モード、スリープ モードへのモード遷移	nFAULT をフラグ インジケータとして使用するには、INH_MASK の状態の変化を開始する前に nFAULT が high になっている必要があります (つまり、既存のフォルトが存在してはなりません)
アンダーボルテージ	UV _{CC}	$V_{CC} < UV_{CC(F)}$	外部からは表示されません	$V_{CC} > UV_{CC(R)}$, または、ウェークアップ リクエストが発生します	
	UV _{IO}	$V_{IO} < UV_{IO(F)}$	外部からは表示されません	$V_{IO} > UV_{IO(R)}$, または、ウェークアップ リクエストが発生します	
	UV _{SUP}	$V_{SUP} < UV_{SUP(F)}$	外部からは表示されません	$V_{SUP} > UV_{SUP(R)}$	$V_{SUP} > UV_{SUP(R)}$ になると、 V_{SUP} 低電圧イベントによってコールドスタート条件が生成されます。
CAN バスの不具合	CBF	CAN バス故障を参照	nFAULT = 通常モードでのみ low ⁽⁵⁾	通常モードを終了するとき、または通常モード時に TXD ピンが連続する、ドミナントからリセッショブへの 4 回遷移にわたって CAN バス フォルトが検出されない場合	CAN バス フォルトは、ドミナントからリセッショブへの遷移を 4 回連続して持続する必要があります
ローカル フォルト	TXDCLP	CAN アクティブ モードに移行すると、TXD は Low になります。			TXDCLP がクリアされるまで、CAN ドライバはディスエーブルのまま維持されます。TXDCLP フォルト中、CAN レシーバはアクティブのままになります
	TXDDTO	$T \geq t_{TXDDTO}$ の間の TXD ドミナント タイムアウト、ドミナント (Low) 信号			TXDDTO がクリアされるまで、CAN ドライバはディスエーブルのまま維持されます。TXDDTO フォルト中、CAN レシーバはアクティブのままになります
	TXDRXD	$t \geq t_{TXDDTO}$ の間、TXD ピンと RXD ピンは互いに短絡しています	nFAULT = 通常モードからサイレント モードに移行すると Low になります		TXDRXD がクリアされるまで、CAN ドライバはディスエーブルのまま維持されます。TXDRXD フォルト中、CAN レシーバはアクティブのままになります
	CANDOM	CAN バス ドミナント フォルト。 $t \geq t_{BUSDOM}$ にわたってドミナント バス信号を受信した場合			CANDOM フォルト中も CAN ドライバはイネーブルのままで
	TSD	サーマル シャットダウン、 $T_J \geq T_{SDR}$			$T_J < T_{SDP}$ および RXD = low および TXD = high、または通常モード、スタンバイ モード、スリープ移行、またはスリープ モードへの遷移

- (1) V_{IO} と V_{SUP} が存在します。
- (2) スリープ移行モードへの遷移は、WAKERQ フラグがクリアされるまでブロックされます。
- (3) ウェークアップ ソース認識は、最初のウェークアップ ソースを反映します。追加のウェークアップ イベントが発生した場合でも、ソースは元のウェークアップ ソースを示します。
- (4) インジケータは、フラグがクリアされるまで、通常モードでのみ使用できます
- (5) CAN バス障害フラグは、TXD の 4 つのドミナントからリセッショブへのエッジの後に示されます

7.3.7.1.1 パワーアップ(PWRON フラグ)

これは、システムの電源オンシーケンスを制御するために使用できる内部および外部フラグです。トランシーバに新しいバッテリを接続すると、コールドスタート状態を示す **PWRON** フラグが設定されます。TCAN1473A-Q1 は、 $V_{SUP} < UV_{SUP(F)}$ のあらゆる低電圧条件をコールドスタートとして処理します。したがって、 $V_{SUP} > UV_{SUP(R)}$ 条件が満たされると、TCAN1473A-Q1 は **PWRON** フラグを設定します。このフラグを使用して、コールドスタート状況でのみ呼び出されるルーチンにシステムが入ります。**PWRON** フラグは、スタンバイモードまたはスリープモードからサイレントモードに移行した後、nFAULT が low に駆動されて示されます。このフラグは、通常モードへの遷移後にクリアされます。




図 7-4. サイレントモードに移行して、PWRON とウェーク要求を区別

7.3.7.1.2 ウェイクアップ要求(WAKERQ フラグ)

これは、スタンバイ、スリープ移行、スリープモードで設定できる内部および外部フラグです。このフラグは、有効なローカルウェイクアップ(LWU)要求が発生する、有効なリモートウェイク要求が発生する、または V_{SUP} で電源投入時に設定されます。このフラグが設定されると、 UV_{CC} または UV_{IO} フォルト検出の t_{UV} タイマがクリアされます。このフラグは、通常モードに移行するとき、または V_{CC} または V_{IO} の低電圧イベント中にクリアされます。

7.3.7.1.3 低電圧フォルト

この TCAN1473A-Q1 デバイスには、すべての電源端子に低電圧検出回路が実装されています。 V_{SUP} 、 V_{CC} および V_{IO} 。低電圧フラグは内部インジケータフラグであり、nFAULT 出力ピンには示されません。

7.3.7.1.3.1 V_{SUP} の低電圧

UV_{SUP} は、 V_{SUP} の電圧が低電圧検出電圧スレッショルド UV_{SUP} を下回ると設定されます。 $V_{SUP} > UV_{SUP(R)}$ になると、PWRON および WAKERQ フラグがセットされます。

7.3.7.1.3.2 V_{CC} の低電圧

UV_{CC} は、 V_{CC} の電圧が、 t_{UV} 低電圧フィルタ時間よりも長い間低電圧検出電圧スレッショルド UV_{CC} を下回ると設定されます。

7.3.7.1.3.3 V_{IO} の低電圧

UV_{IO} は、 V_{IO} の電圧が、 t_{UV} 低電圧フィルタ時間よりも長い間低電圧検出電圧スレッショルド UV_{IO} を下回ると設定されます。

7.3.7.1.4 CAN バス フォルト(CBF フラグ)

TCAN1473A-Q1 デバイスは、以下の 6 つのフォルト条件を検出し、nFAULT ピンを割り込みとして low に設定できるため、コントローラへの通知と CAN バス フォルトが発生した場合に動作できます。これらの障害は、CAN バスでドミナント信号を送信している間に検出されます。これらのフォルト条件のいずれかが 4 回連続してドミナントからリセッショブへのビット

遷移持続した場合、nFAULT は、nFAULT ピンを low に駆動することにより、通常モードで CAN バス障害フラグを示します。CAN バスドライバはアクティブのままでです。表 7-2 に、TCAN1473A-Q1 で検出できるフォルト条件を示します。

表 7-2. バス フォルト ピンの状態および検出表

故障	条件
1	CANH を V_{BAT} に短絡
2	CANH を V_{CC} に短絡
3	CANH は GND へ短絡
4	CANL を V_{BAT} に短絡
5	CANL を V_{CC} に短絡
6	CANL は GND へ短絡

バス障害検出は、システム レベルの状況です。ECU で故障が発生している場合、バスの一般的な通信が損なわれる可能性があります。診断判定が可能になるまで、CAN バスの障害発生中はトランシーバが CAN アクティブ モードのまま維持され、ECU は CAN バスにデータを送信して CAN バスからデータを受信できます。ノードを完全にカバレッジするには、各ノードに対してシステム レベルの診断ステップを実行し、情報を中央ポイントに伝達する必要があります。

通常モードでは、TXD ピンで連続 4 回のドミナントからリセッショへの遷移にわたって CAN バスフォルトが検出されない場合、CBF フラグはクリアされ、nFAULT は high に駆動されます。バス フォルト障害回路は、さまざまな差動抵抗負荷 (R_{CBF}) の範囲と、 t_{CBF} を超える時間についてバス フォルトを検出できます。

7.3.7.1.5 TXD クランプ Low (TXDCLP フラグ)

TXDCLP は、CAN アクティブ モードに移行する前に TXD が low にクランプされていることをトランシーバが検出した場合にセットされる外部フラグです。TXDCLP 状態が存在する場合、通常モードからサイレント モードに移行すると nFAULT ピンは low に駆動され、フォルトがクリアされるまで CAN バスドライバは無効化されます。電源オン時、TXD リセッショで CAN アクティブ モードに移行するとき、または RXD がドミナントのときに TXD がリセッショであるとき (他のローカル障害が存在しない場合)、TXDCLP フラグはクリアされます。

7.3.7.1.6 TXD ドミナント状態タイムアウト (TXDDTO フラグ)

TXDDTO は、TXD ピンが $t > t_{TXDDTO}$ の間ドミナントに保持されている場合に設定される外部フラグです。TXD DTO 状態が存在する場合、通常モードからサイレント モードに移行すると、nFAULT ピンは Low に駆動されます。TXDDTO フラグは、TXD の次のドミナントからリセッショへの遷移、または通常モード、スタンバイ モード、スリープ モードへの遷移時にクリアされます。

7.3.7.1.7 TXD から RXD への短絡フォルト (TXDRXD フラグ)

TXDRXD は、TXD ラインと RXD ラインが $t \geq t_{TXDDTO}$ の間互いに短絡したことをトランシーバが検出すると、セットされる外部フラグです。TXDRXD 状態が存在する場合、通常モードからサイレント モードに移行すると nFAULT ピンは low に駆動され、TXDRXD フォルトがクリアされるまで CAN バスドライバは無効化されます。TXDRXD フラグは、TXD high と RXD が low の次のドミナントからリセッショへの遷移、または通常、スタンバイ、スリープ移行、スリープ モードへの遷移時にクリアされます。

7.3.7.1.8 CAN バス ドミナント フォルト (CANDOM フラグ)

CANDOM は、CAN バスが $t > t_{BUSDOM}$ の間ドミナント状態で固着している場合にセットされる外部フラグです。CANDOM 状態が存在する場合、通常モードからサイレント モードに移行すると、nFAULT ピンは low に駆動されます。CANDOM フラグは、RXD の次のドミナントからリセッショへの遷移、または通常モード、スタンバイ モード、スリープ モードへの遷移時にクリアされます。

7.3.8 ローカル フォルト

ローカル フォルトは、通常モードとサイレント モードの両方で検出されますが、TCAN1473A-Q1 が通常モードからサイレント モードに移行したときのみ nFAULT ピンによって通知されます。その他のすべてのモード遷移は、ローカルの故障フラグ インジケータをクリアします。

7.3.8.1 TXD クランプ Low (TXDCLP)

CAN アクティブ モードに移行する前に TXD ピンが low にクランプされた場合、CAN ドライバは無効化され、バスラインはリセッシブ レベルに解放されます。RXD がドミナントの間に TXD がリセッシブで通常モードに移行するとき、TXD がリセッシブのとき、他のローカル障害が存在しない場合、またはパワーアップ時に、CAN ドライバは再びアクティブになります。TXDCLP 故障の間、高速レシーバはアクティブなままであり、RXD 出力ピンは CAN バスを反映します。

7.3.8.2 TXD ドミナント タイムアウト (TXD DTO)

CAN ドライバがアクティブ モードの場合、TXD ドミナント状態タイムアウト回路は、ハードウェアまたはソフトウェアの障害が発生し、TXD がタイムアウト期間 ($t > t_{TXDDTO}$) よりも長くドミナント状態に保持されても、ローカル ノードがネットワーク通信をブロックするのを防ぎます。TXD ドミナント状態タイムアウト回路は、TXD ピンの立ち下がりエッジによってトリガされます。 $t > t_{TXDDTO}$ よりも前に TXD で立ち上がりエッジが確認されない場合、CAN ドライバが無効化され、バスラインはリセッシブ レベルに解放されます。これにより、ネットワーク上の他のノード間の通信用にバスが空いた状態になります。

CAN ドライバは、TXD ピンの次のドミナントからリセッシブへの遷移で再びアクティブになります。TXDDTO 故障の間、高速レシーバはアクティブなままであり、RXD 出力ピンは CAN バスを反映します。




図 7-5. TXD DTO のタイミング図

ドミナント状態タイムアウト回路によって許可される最小ドミナント TXD 時間によって、トランシーバの最小送信データレートが制限されます。CAN プロトコルでは、最悪のケースで最大 11 個の連続するドミナントビットの送信が許可されますが、その場合、5 個の連続するドミナントビットの直後にエラー フレームが続きます。最小送信データレートは、式 1 の最小 t_{TXDDTO} 時間を使用して計算できます。

$$\text{Minimum Data Rate} = 11 \text{ bits} / t_{TXDDTO} = 11 \text{ bits} / 1.2\text{ms} = 9.2\text{kbit/s} \quad (1)$$

7.3.8.3 サーマルシャットダウン (TSD)

TCAN1473A-Q1 の接合部温度がサーマルシャットダウンのスレッショルドを超えると、デバイスは CAN ドライバ回路をオフにし、TXD からバスへの伝送パスをブロックします。TSD フォルト時、CAN バス端末は劣勢レベルにバイアスされ、受信機から RXD へのパスは動作を継続します。デバイスの接合部温度 T_J がデバイスのサーマルシャットダウン解放温度 T_{SD} を下回ると、TSD フォルト状態はクリアされます。TSD 故障の原因となった故障状態がまだ存在する場合、温度が再び上昇し、デバイスが再びサーマルシャットダウン状態になります。TSD フォルト状態での長時間の動作は、デバイスの信頼性に影響を与える可能性があります。TSD 回路にはヒステリシスが含まれており、ドライバ出力の発振を防止します。フォルト発生中、TSD フォルト状態が nFAULT 端子を使用して CAN FD コントローラに通知されます。

7.3.8.4 低電圧誤動作防止 (UVLO)

電源端子 V_{SUP} 、 V_{IO} 、 V_{CC} は、低電圧イベントについて監視されます。低電圧イベントが発生した場合、TCAN1473A-Q1 はバスピンが CAN バスに無負荷となる保護された状態に移行します。これにより、CAN バス上の他の CAN ノード間の通信に影響を及ぼす可能性のある、望ましくないグリッチや過剰な電流引き込みから、CAN バスとシステムを保護します。

どのモードでも V_{SUP} に低電圧イベントが発生すると、TCAN1473A-Q1 CAN トランシーバーは CAN オフ状態になります。

V_{CC} で低電圧イベントが発生すると、TCAN1473A-Q1 は通常モードまたはサイレントモードのままになりますが、CAN トランシーバは CAN 自律アクティブ状態に変化します。UVcc イベント中、 V_{IO} が存在し、ウェイクアップ回路が非アクティブである限り、RXD は High のままであります。[図 7-12](#) を参照してください。低電圧イベントが t_{UV} よりも長く持続すると、TCAN1473A-Q1 はスリープモードに遷移します。

V_{IO} に低電圧イベントが発生すると、TCAN1473A-Q1 はスタンバイモードに遷移します。低電圧イベントが t_{UV} よりも長く持続すると、TCAN1473A-Q1 はスリープモードに遷移します。

低電圧状態が解消され、電源が有効なレベルに戻ると、デバイスは通常の動作に移行するまでに 200μs かかります。

7.3.8.5 電源喪失

デバイスに電源が供給されていないとき、CAN バスへのパッシブまたは無負荷となるように設計されています。CANH ピンと CANL ピンは、デバイスが電源オフ状態のときにリーク電流が低いため、バスに負荷を与えません。これは、ネットワークの一部のノードが電源オフ状態であっても、ネットワークの残りのノードが動作している場合に重要です。

また、デバイスの電源がオフになっているときでもロジック端子のリーク電流は低いため、電源が入ったままになっている可能性のある他の回路に端子の負荷がかかることはありません。

7.3.8.6 端子のフローティング

TCAN1473A-Q1 には、重要なピンに内部プルアップおよびプルダウンがあり、ピンがフローティングのままの場合でも既知の動作を保証します。ピンのフェイルセーフバイアス保護の説明については、[表 7-3](#) を参照してください。

表 7-3. ピンのフェイルセーフバイアス

ピン	フェイルセーフ保護	値	備考
TXD	リセッショナル レベル	60kΩ	V_{IO} への弱いプルアップ
EN	低消費電力モード		GND に弱いプルダウン
nSTB	低消費電力モード		GND に弱いプルダウン
INH_MASK	INH はイネーブル		GND に弱いプルダウン

この内部バイアスは、設計上ではなくフェイルセーフのオプションと理解する必要があります。トランシーバを、オープンドレイン出力を備えた CAN FD コントローラとともに使用する場合は、特別な注意が必要です。TCAN1473A-Q1 は、TXD ピンに弱い内部プルアップ抵抗を実装しています。CAN FD データレートにおけるビットタイミング要件は特別な配慮を要し、オープンドレイン出力使用時にはプルアップ強度を精密に評価する必要があります。CAN FD コントローラの TXD 出力が CAN デバイスへの適切なビットタイミング入力を維持するように、適切な外部プルアップ抵抗を使用する必要があります。

7.3.8.7 CAN バスの短絡電流制限

この TCAN1473A-Q1 には、CAN バスラインが短絡したときに短絡電流を制限するいくつかの保護機能があります。これらに、ドミナントおよびリセッシブ状態での CAN ドライバ電流制限、TXD ドミナント状態タイムアウトなどです。このタイムアウトにより、システム フォルトによって常に大きな短絡電流がドミナント状態になるのを防ぎます。

CAN 通信中、バスはドミナント状態とリセッシブ状態の間で切り替わります。したがって、短絡電流は、各状態の電流または平均電流と見なせます。終端抵抗およびコモン モード チョークの電力を評価する際には、平均短絡電流を使用する必要があります。ドライバが優勢になることができる時間の割合は、TXD 優勢状態のタイムアウトと、強制的な状態変更と、ビット スタッピング、制御フィールド、およびフレーム間間隔などの劣勢ビットを持つ CAN プロトコルによって制限されます。これにより、データフィールドに優位ビットが高率に含まれている場合でも、バス上の劣位時間が最小限に抑えられます。

バスの短絡電流は、リセッシブ ビットとドミナント ビットの比率と、それぞれの短絡電流に依存します。平均短絡電流は、式 2 を思って計算できます。

$$I_{OS(AVG)} = \%Transmit \times [(\%REC_Bits \times I_{OS(SS)_REC}) + (\%DOM_Bits \times I_{OS(SS)_DOM})] + [\%Receive \times I_{OS(SS)_REC}] \quad (2)$$

ここで：

- $I_{OS(AVG)}$ は平均短絡電流です。
- % Transmit は、ノードが CAN メッセージを送信している割合です。
- % Receive は、ノードが CAN メッセージを受信している割合です。
- %REC_Bits は、送信された CAN メッセージ内のリセッシブ ビットの割合です。
- %DOM_Bits は、送信された CAN メッセージ内のドミナントビットの割合です。
- $I_{OS(SS)_REC}$ は、リセッシブ 定常状態の短絡電流です。
- $I_{OS(SS)_DOM}$ は、ドミナント定常状態の短絡電流です。

終端抵抗やその他のネットワーク部品の電力定格を決定する際、短絡電流やネットワークで起こりうるフォルト条件を考慮する必要があります。

7.4 デバイスの機能モード

TCAN1473A-Q1 には、通常、スタンバイ、サイレント、スリープ移行、スリープ、オフ モードの 6 つの動作モードがあります。動作モードの選択は、nSTB ピンおよび EN ピンを、電源条件、温度条件、ウェーク イベントと組み合わせて使用して制御されます。





図 7-6. TCAN1473A-Q1 ステート マシン

- スリープ モード中は EN ピンは論理 High と Low どちらも許容されますが、このピンには内部プルダウンがあるため、ピンをフローティング状態のままにする、または外部 Low にプルしたときに最も低い消費電力が得られます。
 - 電源オン時に、 V_{CC} および V_{IO} の低電圧タイマはディスエーブルになり、 V_{CC} および V_{IO} 電源がより長い時間電源オンになることができます ($t_{INACTIVE}$ まで)。それぞれの t_{UV} タイマーを有効にするには、 V_{CC} または V_{IO} がそれぞれ $UV_{CC(R)}$ および $UV_{IO(R)}$ より上になければなりません。 V_{CC} 低電圧タイマは、 V_{CC} が $UV_{CC(F)}$ を下回ると開始し、 V_{IO} 低電圧タイマは V_{IO} が $UV_{IO(F)}$ を下回ると開始します。これらのタイマのいずれかが t_{UV} を超えると、デバイスはスリープ モードに移行します。
 - デバイスがスタンバイ モードに移行するとすぐにスリープ ウェーク エラー (SWE) タイマが起動します。デバイスが通常モードに移行するとすぐに、タイマは停止し、リセットされます。デバイスがスタンバイ モードからサイレント モードに移行した場合、SWE タイマは停止せず、SWE タイマが終了する前に、デバイスを通常モードに移行する必要があります。デバイスが通常モードからサイレント モードに移行した場合、SWE タイマはサイレント モードではアクティブになりません。

4. スリープ モードからスリープ モードに移行したとき、または UV_{CC} または UV_{IO} イベントからスリープ モードに移行したとき、デバイスを通常モードまたはサイレントモードに移行するには、nSTB の low から high に遷移する必要があります。nSTB の立ち上がりエッジ中に EN が high になると、本デバイスは通常モードに移行します。nSTB の立ち上がりエッジ中に EN が low になると、デバイスはサイレントモードに移行します。EN 信号および nSTB 信号を使用してスリープ モードを終了するには、 V_{IO} を $UV_{IO(R)}$ より高くする必要があります。
5. SWE タイマのタイムアウト ($>t_{INACTIVE}$) が原因でスリープ モードに移行した場合、EN 信号および nSTB 信号を使用してスリープ モードを終了し、通常モードまたはサイレントモードに直接移行するための追加の要件が存在します。通常モードに移行するには、nSTB ピンを high にして、EN に low から high に遷移する必要があります。サイレントモードに移行するには、nSTB ピンが high で、EN に high から low への遷移が発生する必要があります。nSTB がすでに high である間にデバイスがスリープ モードに移行する場合、上記のシーケンスの前に、nSTB が low の間に EN ピンに遷移する必要があります。詳細については、図 7-7 を参照してください。EN 信号および nSTB 信号を使用してスリープ モードを終了するには、 V_{IO} を $UV_{IO(R)}$ より高くする必要があります。



1. EN のエッジの後、nSTB は t_{MODE1} の少なくとも間 low に維持される必要があります。この t_{MODE1} が経過すると、nSTB が high に駆動できます。EN に続くエッジにより、本デバイスはスリープ モードを終了します。EN の最後のエッジには、nSTB の立ち上がりエッジからの最小遅延はありません。スリープ モード中はイネーブル ピンは論理 High または Low の状態にできますが、ピンはスリープ モード中は内部プルダウンがあるため、可能な限り低い消費電力は、ピンがフローティングのままになっているか、外部で Low にプルされているときに発生します。

図 7-7. TCAN1473A-Q1SWE タイマのタイムアウトによりスリープ モードに移行する場合は、スリープ モードから通常またはサイレント モードに遷移します

表 7-4. TCAN1473A-Q1 モードの概要

モード	V_{CC} および V_{IO}	V_{SUP}	EN	nSTB	WAKERQ フラグ	ドライバ	レシーバ	RXD	INH
通常	$>UV_{CC}$ および $>UV_{IO}$	$>UV_{SUP}$	High	High	X	有効	有効	バスの状態を反映します	オン
サイレント	$>UV_{CC}$ および $>UV_{IO}$	$>UV_{SUP}$	Low	High	X	無効	有効	バスの状態を反映します	オン
スタンバイ	$>UV_{CC}$ および $>UV_{IO}$	$>UV_{SUP}$	High	Low	設定	無効	低消費電力バス モニタがイネーブル	低信号ウェークアップ	オン
	$>UV_{CC}$ および $>UV_{IO}$	$>UV_{SUP}$	Low	Low	X	無効	低消費電力バス モニタがイネーブル	低信号ウェークアップ	オン
	$>UV_{CC}$ および $<UV_{IO}$	$>UV_{SUP}$	Low	Low	X	無効	低消費電力バス モニタがイネーブル	高インピーダンス	オン
スリープ移行 ⁽¹⁾	$>UV_{CC}$ および $>UV_{IO}$	$>UV_{SUP}$	High	Low	クリア	無効	低消費電力バス モニタがイネーブル	高またはハイインピーダンス (V_{IO} なし)	オン ⁽²⁾
スリープ ⁽³⁾	$>UV_{CC}$ および $>UV_{IO}$	$>UV_{SUP}$	High	Low	クリア	無効	低消費電力バス モニタがイネーブル	高またはハイインピーダンス (V_{IO} なし)	High インピーダンス
	$<UV_{CC}$ または $<UV_{IO}$	$>UV_{SUP}$	X	X	X	無効	低消費電力バス モニタがイネーブル	高またはハイインピーダンス (V_{IO} なし)	高インピーダンス
保護	X	$<UV_{SUP}$	X	X	X	無効	無効	高インピーダンス	高インピーダンス

(1) スリープ移行:tGOTOSLEEP タイマの期限が切れるまで、EN = H、nSTB = L の遷移モードになります。

(2) tGOTOSLEEP タイマが経過すると、INH ピンは高インピーダンスに遷移します。

(3) tGOTOSLEEP タイマが経過すると、スリープ移行モードからスリープ モードにモードが変更されます。

7.4.1 動作モードの説明

7.4.1.1 通常モード

これは、本デバイスの通常の動作モードです。CAN ドライバとレシーバは完全に動作し、CAN 通信は双方向です。このドライバは、TXD デジタル入力を、CANH および CANL の差動出力に変換します。レシーバは、CANH および CANL からの差動信号を RXD のデジタル出力に変換します。

通常モードに入ると、WAKERQ フラグと PWRON フラグの両方がクリアされます。

SWE タイマは、通常モードに移行すると停止し、リセットされます。

7.4.1.2 サイレントモード

サイレントモードは、一般にリッスン専用および受信専用モードと呼ばれます。このモードでは、CAN ドライバは無効になりますが、レシーバは完全に動作し、CAN 通信はデバイスに単方向です。レシーバは、CANH および CANL からの差動信号を RXD 端子のデジタル出力に変換します。

サイレントモードでは、PWRON およびローカル故障フラグが nFAULT ピンに示されます。

デバイスがスタンバイモードからサイレントモードに移行した場合、SWE タイマは停止せず、SWE タイマが終了する前に、デバイスを通常モードに移行する必要があります。SWE タイマがサイレントモードで満了すると、デバイスはスリープモードに移行します。

7.4.1.3 スタンバイモード

スタンバイモードは、ドライバとレシーバがディセーブルされ、消費電流が低減される低消費電力モードです。ただし、INH 端子がオンになっているため、これはデバイスの最小消費電力モードではありません。これにより、システムの他の部分は通常動作を再開できます。

スタンバイモード中は、RXD 端子が low になっていることにより、ウェークアップ要求 (WAKERQ) が通知されます。本デバイスが通常モードに復帰した後、ウェークアップソースは nFAULT ピンによって識別されます。

スタンバイモードでは、スリープ ウェーク エラー (SWE) タイマと呼ばれるフェイルセーフ タイマがイネーブルされます。タイマでは、期限切れになる前にトランシーバを通常モードに設定することで、追加の保護層が追加されます。この機能は、プロセッサが適切に起動せず、デバイスを通常モードに移行できなかった場合、 $t_{INACTIVE}$ の後に TCAN1473A-Q1 が最小消費電力モードであるスリープモードに強制的に遷移させます。

7.4.1.4 スリープ移行モード

スリープ移行モードは、デバイスを任意の状態からスリープ状態に移行する遷移モードです。この状態では、ドライバとレシーバが無効化されるため、消費電流は低減します。INH ピンはアクティブで、 V_{IO} コントローラにイネーブルを供給し、システムの残りの部分が正常に動作できるようにします。デバイスがこの状態で $t \geq t_{GOTOSLEEP}$ に保持されている場合、デバイスはスリープモードに遷移し、INH はオフになつハイインピーダンス状態に遷移します。

いずれかのウェークアップイベントが引き続き発生する場合、デバイスが通常モードに切り替わるまで、TCAN1473A-Q1 はスタンバイモードのままになり、保留中のウェークアップイベントをクリアします。

7.4.1.5 スリープモード

スリープモードは、TCAN1473A-Q1 で最小の電力モードです。スリープモードでは、CAN トランスマッタとメインレシーバの電源がオフになり、トランシーバはデータを送受信できません。低消費電力レシーバは、ウェークアップパターン (WUP) 要件を検証するアクティビティについてバスを監視し、ウェークアップ (LWU) イベントの発生について WAKE 端子の状態変化を監視します。CAN トランシーバが CAN 自律非アクティブ状態になると、 I_{SUP} 電流は最小レベルに低下します。スリープモードでは、INH ピンがオフになり、INH で制御されるシステム電源がオフになるため、システムの消費電力が低減されます。

スリープモードを終了します。

- CAN バスピンを介して有効なウェークアップパターン (WUP) が受信された場合
- ローカル WAKE (LWU) イベントの場合

- nSTB ピンがローからハイに遷移する場合

SWE タイマのタイムアウト ($> t_{INACTIVE}$) が原因でスリープ モードに移行した場合、EN 信号および nSTB 信号を使用して、(LWU または WUP によりスタンバイ モードに移行せずに) 通常モードまたはサイレント モードに直接移行する必要のある追加の要件があります。通常モードに移行するには、nSTB ピンを high にして、EN に low から high に遷移する必要があります。サイレント モードに移行するには、nSTB ピンが high で、EN に high から low への遷移が発生する必要があります。nSTB がすでに high であったときにデバイスがスリープ モードに移行した場合、上記のシーケンスの前に、nSTB が low の間に EN ピンが遷移する必要があります。詳細については「図 7-7」を参照してください。EN 信号および nSTB 信号を使用してスリープ モードを終了するには、 V_{IO} を $UV_{IOR(R)}$ より高くする必要があります。

7.4.1.5.1 ウェークアップパターン(WUP)によるリモート ウェーク リクエスト

TCAN1473A-Q1 ファミリは、スタンバイおよびスリープ モードで、ISO11898-2:2024 規格に定義されている複数のフィル ウェークアップ パターン (WUP) を使用する低消費電力のウェイク レシーバを実装しています。

WUP は ISO 11898-2 に基づき、3 つの部分 (フィルタ処理されたドミナント バス、次にフィル 処理されたリセッショブ バス、2 回目にフィルタ処理されたドミナント バス) から構成されます。最初にフィルタ処理されたドミナント バスが WUP を開始し、バス モニタはフィルタ処理されたリセッショブ バスを待機します。他のバストラフィック はバス モニタをリセットしません。フィルタ処理されたリセッショブを受信すると、バス モニタはフィルタ処理されたドミナントを待機しており、他のバストラフィックはバス モニタをリセットしません。2 回目にフィルタ処理されたドミナントが受信されるとすぐに、バス モニタは WUP を認識します。

バス モニタが WUP を認識すると、デバイスは RXD 端子を LOW に駆動します。有効な V_{IO} が存在する場合、コントローラはウェークアップ要求を通知します。ウェークアップ パターンを受信したときに有効な V_{IO} が存在しない場合、トランシーバは $V_{IO} > UV_{IOR}$ になると RXD 出力ピンを LOW に駆動します。


ドミナントまたはリセッショブをフィルタ処理と見なすには、バスが $t_{WK(FILTER)}$ 時間より長い間、その状態にある必要があります。 $t_{WK(FILTER)}$ の変動により、次のシナリオが適用されます。バス状態が $t_{WK(FILTER)}$ の最小値より短い場合、WUP の一部として検出されることはなく、ウェークリクエストは生成されません。 $t_{WK(FILTER)}$ の最小値と $t_{WK(FILTER)}$ の最大値の間のバス状態時間は WUP の一部として検出され、ウェークリクエストが生成される可能性があります。バス状態時間が $t_{WK(FILTER)}$ の最大値よりも大きいと、常に WUP の一部として検出されるため、ウェークリクエストが常に生成されます。WUP のタイミング図については、[TCAN1473AC-Q1 \(サフィックス「C」あり\)](#) を参照してください。

WUP およびウェークリクエストに使用されるパターンおよび $t_{WK(FILTER)}$ 時間ににより、ノイズやバス固着ドミナント フォルトが誤ったウェークリクエストを引き起こすことを防止しながら、任意の CAN または CAN FD メッセージから WAKE リクエストを開始できます。

ISO 11898-2:2024 規格では、1Mbps のアビトリレーションを有効にするためのウェークリクエスト時間が定義されています。

堅牢性の層を追加し、誤ウェークリクエストを防止するために、本トランシーバは $t_{WK(TIMEOUT)}$ タイマを実装しています。リモート ウェークリクエストイベントが正常に発生するには、タイムアウト値内にウェークリクエスト パターン全体を受信する必要があります。 $t_{WK(TIMEOUT)}$ が経過する前に完全なウェークリクエスト パターンが受信されない場合、内部ロジックがリセットされ、トランシーバはウェークリクエストせずに現在のモードを維持します。その後、パターン全体が $t_{WK(TIMEOUT)}$ ウィンドウ内で再度送信される必要があります。[TCAN1473AC-Q1 \(サフィックス「C」あり\)](#) を参照してください。

少なくとも $t_{WK(FILTER)}$ リセッショブ バスは、 $t_{WK(TIMEOUT)}$ が経過したときに CAN バスがドミナントの場合、次の WUP パターンを分離する必要があります。



*RXD ピンは、 V_{IO} が存在した後にのみ駆動されます。

図 7-8. TCAN1473AC-Q1 (サフィックス「C」あり)

7.4.1.5.2 WAKE 入力端子によるローカル ウエークアップ (LWU)

WAKE 端子は双方向の高電圧逆バッテリ保護入力で、電圧遷移によるローカル ウエークアップ (LWU) 要求に使用できます。LWU イベントは、端子が双方向の入力スレッショルドを持っているため、Low から High、または High から Low への遷移時にトリガされます。WAKE ピンは、 V_{SUP} またはグランドへのスイッチと併用できます。端子を使用しない場合は、望ましくない寄生ウェークアップイベントを回避するために、 V_{SUP} またはグランドにプルする必要があります。




図 7-9. WAKE 回路の例

図 7-9 に、WAKE ピンの 2 つの可能な構成、ローサイドとハイサイドスイッチ構成を示します。直列抵抗 R_{SERIES} は、グラウンドシフトやグラウンドロス発生時に生じる過電流からデバイスの WAKE 入力を保護することを目的としています。 R_{SERIES} の最小値は、最大電源電圧 V_{SUPMAX} と、WAKE ピンの最大許容電流 $I_{IO(WAKE)}$ を使用して計算できます。 R_{SERIES} は次を使用して計算されます。

$$R_{SERIES} = V_{SUPMAX} / I_{IO(WAKE)} \quad (3)$$

絶対最大電圧 V_{SUPMAX} 、45V、3mA の最大許容 $I_{IO(WAKE)}$ の場合、必要な R_{SERIES} の最小値は 15k Ω です。

R_{BIAS} 抵抗は、スイッチが解放されたときの WAKE 入力の静的電圧レベルを設定するために使用します。スイッチをハイサイドスイッチ構成で使用するとき、 R_{BIAS} 抵抗と R_{SERIES} 抵抗の組み合わせにより WAKE ピンの電圧が V_{IH} スレッショルドより高く設定されます。 R_{BIAS} の最大値は、最大電源電圧 V_{SUPMAX} 、最大ウェークスレッショルド電圧 V_{IH} 、最大 WAKE 入力電流 I_{IH} 、直列抵抗値 R_{SERIES} を使用して計算できます。 R_{BIAS} は次を使用して計算されます。

$$R_{BIAS} < ((V_{SUPMAX} - V_{IH}) / I_{IH}) - R_{SERIES} \quad (4)$$

V_{SUPMAX} が 45V、 V_{IH} が 44V の 3 μ A の I_{IH} の場合、 R_{BIAS} 抵抗値は 330k Ω 未満でなければなりません。スイッチが解放されたときに WAKE ピンの電圧が V_{IH} より高くなるように余裕を持たせるため、50k Ω よりも低い R_{series} を使用することを推奨します。

LWU 回路は、スリープモードでアクティブです。

通常モードでは、WAKE 回路はオフになります。




図 7-10. LWU リクエストの立ち上がりリエッジ




図 7-11. LWU リクエストの立ち下がりエッジ


7.4.2 CAN トランシーバ

7.4.2.1 CAN トランシーバの動作

TCAN1473A-Q1 は、ISO 11898-2:2016 の CAN 物理層標準の自律バスバイアス方式をサポートしています。自律的なバスバイアス印加により、トランシーバが CAN アクティブ、CAN 自律型アクティブ、CAN 自律型非アクティブの間で切り替えることができ、RF 放射の低減に役立ちます。

7.4.2.1.1 CAN トランシーバのモード

TCAN1473A-Q1 CAN トランシーバには 4 つの動作モードがあります。CAN オフ、CAN 自律型アクティブ、CAN 自律型非アクティブ、CAN アクティブです。



- ウェークアップは、通常またはサイレント モードでは非アクティブです。
- サイレント モードでは CAN トランシーバはオフです。

図 7-12. TCAN1473A-Q1CAN トランシーバのステート マシン

7.4.2.1.1.1 CAN オフ モード

CAN オフ モードでは、CAN トランシーバがオフになり、CAN バスラインは真にフローティング状態になります。このモードでは、デバイスは CAN バスに無負荷を伝達すると同時に、バッテリまたはグランド接続が失われた場合に逆電流がデバイスに流れ込むのを防止します。

次の場合は、CAN オフ状態になります。

- $V_{SUP} < UV_{SUPF}$

以下の場合、CAN トランシーバは CAN オフ状態と CAN 自律非アクティブ モードを切り替えます。

- $V_{SUP} > UV_{SUPR}$

7.4.2.1.1.2 CAN 自律：非アクティブおよびアクティブ

CAN トランシーバがスタンバイ、スリープ移行、スリープ モードのいずれかのとき、バイアス回路は CAN 自律非アクティブ 状態にするか、CAN 自律アクティブ 状態にすることができます。自律的な非アクティブ 状態では、CAN ピンが GND にバイアスされます。リモート ウェークアップ (WUP) イベントが発生すると、CAN バスは 2.5V にバイアスされ、CAN トランシーバは CAN 自律アクティブ 状態に移行します。 $t_{SILENCE}$ タイマが経過する前にコントローラがトランシーバを通常モードに移行しない場合、CAN トランシーバは CAN 自律非アクティブ 状態に入ります。

次のいずれかの条件が満たされると、CAN トランシーバは CAN 自律モードに切り替わります。

- 動作モードが CAN オフ モードから CAN 自律非アクティブ に切り替わります
- 動作モードは通常またはサイレント モードから、スタンバイ、スリープ移行、スリープ モードに切り替わります。
 - モード変更の前に、 $t < t_{SILENCE}$ の間バスが非アクティブ になる場合、トランシーバは自律アクティブ 状態に移行します
 - モード変更の前に、 $t > t_{SILENCE}$ の間バスが非アクティブ になる場合、トランシーバは自律的な非アクティブ 状態に移行します
- $V_{CC} < UV_{CC(F)}$
- $V_{IO} < UV_{IO(F)}$

以下の場合、CAN トランシーバは CAN 自律非アクティブ モードから CAN 自律アクティブ モードに切り替わります。

- リモートウェークアップ イベントが発生します
- トランシーバが通常またはサイレント モードに遷移し、 $V_{CC} < UV_{CC(F)}$ または $V_{IO} < UV_{IO(F)}$

以下の場合、CAN トランシーバは CAN 自律アクティブ モードから CAN 自律非アクティブ モードに切り替わります。

- トランシーバは、スタンバイ、スリープ移行、またはスリープ モードにあり、 $t > t_{SILENCE}$

7.4.2.1.1.3 CAN がアクティブ

トランシーバが通常モードまたはサイレント モードのとき、CAN トランシーバはアクティブ モードです。通常モードで、CAN ドライバとレシーバは完全に動作し、CAN 通信は双方向です。サイレント モードでは、CAN ドライバはオフになりますが、CAN レシーバは完全に動作します。CAN アクティブ モードの CAN バイアス電圧は V_{CC} から派生し、 $V_{CC}/2$ に保持されます

以下の場合、CAN トランシーバは CAN 自律非アクティブ モードまたは CAN 自律アクティブ モードから CAN アクティブ モードに切り替わります。

- トランシーバが通常モードに遷移し、 $V_{CC} > UV_{CC(R)}$, $V_{IO} > UV_{IO(R)}$

CAN トランシーバは、TXD ピンが low にアサートされている場合、スタンバイ モードを終了する前に、CAN アクティブ モードに移行した後、トランスマッタをブロックします。これにより、TXD ピンが low に固着した場合 (TXDCLP)、CAN バスへの中断を防止します。

以下の場合、CAN トランシーバは CAN アクティブ モードから CAN 自律非アクティブ モードに切り替わります。

- トランシーバは、スタンバイ モード、スリープ移行モード、またはスリープ モードに切り替わり、 $t > t_{SILENCE}$ になります

以下の場合、CAN トランシーバは CAN アクティブ モードから CAN 自律アクティブ モードに切り替わります。

- トランシーバは、スタンバイ、スリープ移行、またはスリープ モードに切り替わり、 $t < t_{SILENCE}$ になります
- $V_{CC} < UV_{CC(F)}$
- $V_{IO} < UV_{IO(F)}$

7.4.2.1.2 ドライバおよびレシーバ機能表

表 7-5. ドライバ機能表

デバイス モード	TXD 入力 ⁽¹⁾	バス出力		駆動されているバスの状態 ⁽²⁾
		CANH	CANL	
通常	Low	High	Low	ドミナント
	High または オープン	高インピーダンス	高インピーダンス	$V_{CC}/2$
サイレント	x	高インピーダンス	高インピーダンス	$V_{CC}/2$
スタンバイ	x	高インピーダンス	高インピーダンス	自律型バイアス印加
スリープ	x	高インピーダンス	高インピーダンス	自律型バイアス印加

(1) x = 無関係です

(2) バスの状態と一般的なバス電圧については、[バスの状態](#)を参照してください。

表 7-6. レシーバ機能表

デバイス モード	CAN 差動入力 $V_{ID} = V_{CANH} - V_{CANL}$	バスの状態	RXD 端子
通常 / サイレント	$V_{ID} \geq 0.9 \text{ V}$	ドミナント	Low
	$0.5\text{V} < V_{ID} < 0.9 \text{ V}$	不定	不定
	$V_{ID} \leq 0.5 \text{ V}$	リセッショブ	High
	オープン ($V_{ID} \approx 0 \text{ V}$)	オープン	High
スタンバイ	$V_{ID} \geq 1.15 \text{ V}$	ドミナント	High ウェークアップ イベントが継続した場合は Low
	$0.4\text{V} < V_{ID} < 1.15 \text{ V}$	不定	
	$V_{ID} \leq 0.4 \text{ V}$	リセッショブ	
	オープン ($V_{ID} \approx 0 \text{ V}$)	オープン	

表 7-6. レシーバ機能表 (続き)

デバイス モード	CAN 差動入力 $V_{ID} = V_{CANH} - V_{CANL}$	バスの状態	RXD 端子
スリープ / スリープ 移行 ⁽¹⁾	$V_{ID} \geq 1.15 \text{ V}$	ドミナント	High V_{IO} または V_{SUP} が存在しない場合はトライステート
	$0.4 \text{ V} < V_{ID} < 1.15 \text{ V}$	不定	
	$V_{ID} \leq 0.4 \text{ V}$	リセシティブ	
	オープン ($V_{ID} \approx 0 \text{ V}$)	オープン	

(1) 低消費電力ウェークアップ レシーバがアクティブです

7.4.2.1.3 CAN バスの状態

CAN バスの動作時には、リセシティブとドミナントの 2 つの論理状態があります。図 7-13 を参照してください。

ドミナントバス状態は、バスを差動で駆動する場合で、TXD ピンと RXD ピンは論理 LOW になります。リセシティブバス状態は、バスがレシーバの高抵抗の内部入力抵抗 (R_{IN}) を介して CAN トランシーバ電源電圧の半分にバイアスされ、TXD ピンと RXD ピンは論理 High になります。

アビトレーションの期間は、ドミナント状態がリセシティブ状態を上書きします。調停の際には、複数の CAN ノードが同時にドミナントビットを送信している可能性があり、この場合、CAN バスの差動電圧は単一 CAN ドライバの差動電圧よりも大きくなります。TCAN1473A-Q1 CAN トランシーバには低消費電力のスタンバイおよびスリープモードが実装されており、3 番目のバス状態を有効にします。CAN バスが $t > t_{SILENCE}$ の間非アクティブになっている場合、バスピンはレシーバの高抵抗の内部抵抗を使用してグランドにバイアスされます。




図 7-13. バスの状態

8 アプリケーション情報に関する免責事項

注

以下のアプリケーション セクションにある情報は、TI の製品仕様に含まれるものではなく、TI はその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

この TCAN1473A-Q1 トランシーバは通常、CAN プロトコルのデータリンクレイヤ部分を含むホストマイクロプロセッサまたは FPGA を搭載したアプリケーションで使用されます。これらのアプリケーションには通常、EN (有効) または INH (禁止) ピンを用いて電力をゲート可能とするパワー管理技術が含まれます。図 8-1 に示すように、シングル 5V レギュレータを使用して V_{CC} と V_{IO} の両方を駆動することも、独立した 5V および 3.3V レギュレータを使用して V_{CC} と V_{IO} を個別に駆動することもできます。バス終端を、説明のために示します。

TCAN1473A-Q1 は、INH_MASK 機能を備えています。INH がトランシーバまたはトランシーバ背後のコントローラへの電源を制御していない限り、INH_MASK 入力ピンを使用して、INH 機能をディスエーブルおよびイネーブルできます。この機能を使用して、電力集約型の任意のシステム ブロックへの電源を制御でき、スプリアス ウェークアップ イベントで消費電力を節約できるため、低消費電力モードからシステム ブロックへの電源投入を回避できます。アプリケーション回路図の例については、図 8-2 を参照してください。

8.1.1 代表的なアプリケーション




図 8-1. 代表的なアプリケーション (INH_MASK 機能を使用しない)




図 8-2. 代表的なアプリケーション (INH_MASK 機能を使用)

8.1.2 設計要件

8.1.2.1 バスの負荷、長さ、ノード数

代表的な CAN アプリケーションは、最大バス長 40m、最大スタブ長 0.3m になる場合があります。ただし、注意深く設計すれば、より長いケーブル、より長いスタブ長、より多くのノードをバスに接続することができます。ノード数が多い場合は、TCAN1473A-Q1 のような高入力インピーダンスのトランシーバが必要になります。

多くの CAN の組織および規格は、元の ISO11898-2:2016 規格外のアプリケーションへと CAN の使用を拡大してきました。この組織は、データレート、ケーブル長、バスの寄生負荷にシステム レベルのトレード オフを実行しました。これらの CAN システム レベル仕様の例としては、ARINC825、CANopen、DeviceNet、SAEJ2284、SAEJ1939、NMEA200 などがあります。

CAN ネットワークのシステム設計は、一連のトレードオフです。ISO 11898-2:2016 仕様では、差動出力ドライバは 50Ω ~ 65Ω の範囲のバス負荷により規定されており、この場合、差動出力は 1.5V を上回る必要があります。TCAN1473A-Q1 は、最小 50Ω の 1.5V の要件を満たすことが規定されており、 45Ω のバス負荷で 1.4V の差動出力を満たすように規定されています。TCAN1473A-Q1 の差動入力抵抗 R_{ID} は、最小で $50k\Omega$ です。100 個の TCAN1473A-Q1 トランシーバ

バをバス上で並列に接続する場合は、公称 60Ω のバス終端と並列に 500Ω の差動負荷に相当し、合計バス負荷は約 54Ω になります。したがって、TCAN1473A-Q1 は理論的には単一のバスセグメントで 100 を超えるトランシーバをサポートします。ただし、CAN ネットワークの設計では、システムおよびケーブル配線全体での信号損失、寄生負荷、タイミング、ネットワークの不均衡、グランドオフセット、および信号の完全性に対してマージンを与える必要があるため、実際の最大ノード数は通常、少なくなります。また、バス長は、慎重なシステム設計およびデータレートとのトレードオフにより、 $40m$ を超えて延長することもできます。たとえば、CANopen ネットワーク設計ガイドラインによると、終端抵抗やケーブル配線を変更し、64 ノード未満にし、データレートを大幅に低下させてもいい場合、ネットワークを最大 $1km$ にすることができます。

CAN 回路設計のこの柔軟性は、元の ISO11898-2 CAN 標準に基づくシステムレベルの回路網拡張と標準の追加を可能にする、重要な強みの 1 つです。ただし、この柔軟性を使用する場合は、堅牢なネットワーク動作のために適切なネットワーク設計を行う責任が CAN ネットワークシステムの設計者に課されます。

8.1.3 詳細な設計手順

8.1.3.1 CAN の終端

終端として、ケーブル上または終端ノード内のいずれかで、バスの両端に 120Ω 抵抗を 1 本配置できます。バスの同相電圧のフィルタリングと安定化が必要な場合は、スプリット終端を使用できます。図 8-3 を参照してください。スプリット終端は、差動信号ラインに重畠する高周波の同相ノイズをフィルタリングすることで、ネットワークの電磁放射特性を改善します。





図 8-3. CAN バス終端の概念

8.1.4 アプリケーション曲線



$R_L = 60\Omega$

$C_L = \text{オープン}$

温度 = 25°C

$V_{IO} = 3.3V$ $V_{SUP} = 12V$ **図 8-4. ドミナントモードでの消費電流 ($I_{CC(D)}$) と V_{CC} 電源との関係**

8.2 電源に関する推奨事項

TCAN1473A-Q1 は、 V_{SUP} 、 V_{CC} 、 V_{IO} 3 つの電源レールで動作するように設計されています。 V_{SUP} は V_{BAT} レールに接続するように設計された高電圧電源ピンです。 V_{CC} は 4.5V ~ 5.5V の入力電圧範囲に対応する低電圧電源ピンで、CAN トランシーバをサポートします。 V_{IO} は 1.7V ~ 5.5V の入力電圧範囲でシステム コントローラとの一致用に I/O 電圧を供給する低電圧電源ピンです。信頼性の高い動作のためには、100nF のデカップリング コンデンサを電源ピンのできるだけ近くに配置する必要があります。これにより、スイッチ モード電源の出力に存在する電源電圧リップルを低減し、PCB 電源プレーンの抵抗とインダクタンスを補償するのに役立ちます。

8.3 レイアウト

堅牢で信頼性の高い CAN ノードの設計には、アプリケーションや車載設計要件に応じて特別なレイアウト手法が必要となる場合があります。過渡外乱には高い周波数成分があり帯域幅が広いため、PCB 設計時に高周波レイアウト手法を適用できます。

8.3.1 レイアウトのガイドライン

このレイアウト例では、デバイスの周囲のコンポーネントに関する情報を提供します。過渡現象、ESD、ノイズがボード上に伝播するのを防ぐため、保護およびフィルタリング回路をバス コネクタ J1 のできるだけ近くに配置します。過渡電圧抑制 (TVS) デバイスを追加することで、D1 に示すように保護を強化できます。量産ソリューションでは、アプリケーション要件に一致する定格を持つ双方向 TVS ダイオードまたはバリスタを使用できます。この例では、オプションのバスフィルタ コンデンサ C6、および C7 も示しています。直列同相モードチョーク (CMC) を、デバイスとコネクタ J1 の間の CANH ラインおよび CANL ラインに配置します。

信号路の方向に向けて保護部品を設計します。過渡電流を信号路から強制的に迂回させて保護デバイスに到達させないでください。電源およびグランド プレーンを使用して、低インダクタンスを実現します。高周波電流は、抵抗最小経路ではなく、インピーダンス最小経路をたどることに注意してください。実効ビア インダクタンスを最小化するため、バイパス コンデンサと保護デバイスの VCC およびグランド接続には少なくとも 2 つのビアを使用します。

- バイパスコンデンサとバルクコンデンサは、トランシーバの電源端子にできるだけ近い場所に配置する必要があります。例としては、 V_{CC} の C1、 V_{IO} の C2、 V_{SUP} 電源の C3 と C4 などがあります。
- トランシーバの V_{IO} ピンは、マイクロコントローラの IO 電源電圧 (μ C V) に接続されます。
- バス終端: このレイアウト例では、分割終端を示します。終端は 2 つの抵抗 R3 と R4 に分割され、終端の中央タップまたは分割タップはコンデンサ C5 を介してグランドに接続されます。分割終端は、バスの同相フィルタリングを提供します。バス終端をバスに直接接続するのではなくボード上に配置する場合、終端ノードがバスから取り除かれないよう追加の注意を払う必要があります。
- INH、ピン 7 には、グランドとの間に $100k\Omega$ 抵抗 (R1) を接続できます。
- WAKE ピン 9 は、WAKE 信号の立ち上がりエッジと立ち下がりエッジのどちらかを認識でき、通常は外部スイッチに接続されます。図に示すように、C8 は GND への $22nF$ コンデンサで、R5 は $33k\Omega$ 、R6 は $3k\Omega$ として構成する必要があります。

8.3.2 レイアウト例




図 8-5. レイアウト例

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントのサポート

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (July 2024) to Revision A (October 2025)	Page
• ドキュメントのステータスを「事前情報」から「量産データ」に変更	1
• 特長と概要を変更	1
• 信号改善を追加	19
• ウェークアップパターン(WUP)によるリモートウェークリクエストを更新	32

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用している場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
PTCAN1473ADMTRQ1	Active	Preproduction	VSON (DMT) 14	3000 LARGE T&R	-	Call TI	Call TI	-40 to 150	
PTCAN1473ADMTRQ1.A	Active	Preproduction	VSON (DMT) 14	3000 LARGE T&R	-	Call TI	Call TI	-40 to 150	
PTCAN1473ADRQ1	Active	Preproduction	SOIC (D) 14	3000 LARGE T&R	-	Call TI	Call TI	-40 to 150	
PTCAN1473ADRQ1.A	Active	Preproduction	SOIC (D) 14	3000 LARGE T&R	-	Call TI	Call TI	-40 to 150	
PTCAN1473ADYYRQ1	Active	Preproduction	SOT-23-THIN (DYY) 14	3000 LARGE T&R	-	Call TI	Call TI	-40 to 150	
PTCAN1473ADYYRQ1.A	Active	Preproduction	SOT-23-THIN (DYY) 14	3000 LARGE T&R	-	Call TI	Call TI	-40 to 150	
TCAN1473ACDYYRQ1	Active	Production	SOT-23-THIN (DYY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	TCAN1473AC

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.



Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TCAN1473ACDYYRQ1	SOT-23-THIN	DYY	14	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TCAN1473ACDYYRQ1	SOT-23-THIN	DYY	14	3000	336.6	336.6	31.8

PACKAGE OUTLINE

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE




4224643/D 07/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
 5. Reference JEDEC Registration MO-345, Variation AB



PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
 EXPOSED METAL SHOWN
 SCALE: 20X




4224643/D 07/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 20X

4224643/D 07/2024

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:


- All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
- Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT



D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


DMT 14

VSON - 0.9 mm max height

3 x 4.5, 0.65 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4225088/A


DMT0014B

PACKAGE OUTLINE



VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4225087/B 01/2021

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

DMT0014B

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



4225087/B 01/2021

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DMT0014B

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 15
77.4% PRINTED SOLDER COVERAGE BY AREA
SCALE:20X

4225087/B 01/2021

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月