

# TCAN857-Q1 車載用、フォルト保護機能搭載、サイレントモード付きの CAN FD トランシーバ

## 1 特長

- 車載アプリケーション向けに AEC-Q100 認定済み
  - 人体モデル (HBM) ESD 保護: AEC Q100-002 準拠、CANH および CANL ピンで  $\pm 12\text{kV}$
  - デバイス帶電モデル (CDM) ESD 保護: AEC Q100-011 準拠、 $\pm 500\text{V}$
  - IEC 61000-4-2 接触放電:  $\pm 8\text{kV}$  (電源供給なし)
- ISO 11898-2:2024 の物理層規格に適合
- 機能安全対応**
  - 機能安全システムの設計に役立つ資料を利用可能
- Classical CAN のサポートと最適化された CAN FD 性能 (2Mbps と 5Mbps)
  - 短く対称的な伝搬遅延時間によりタイミングマージンを強化
- TCAN857V-Q1 の I/O 電圧範囲: 2.9V ~ 5.25V
- 12V バッテリ アプリケーションをサポート
- レシーバの同相入力電圧:  $\pm 12\text{V}$
- 保護機能:
  - バス フォルト保護:  $\pm 40\text{V}$
  - 低電圧保護
  - TXD ドミナント タイムアウト (DTO)
  - サーマル シャットダウン保護 (TSD)
- 動作モード: 通常およびサイレント
- 電源非接続時の最適化された挙動
  - バスおよびロジック ピンは高インピーダンス (動作中のバス、アプリケーションに対して無負荷)
  - ホットプラグ対応: バスおよび RXD 出力での電源オン/オフ時のグリッチ フリー動作
- 8 ピン SOIC、小型フットプリント SOT-23、自動光学検査 (AOI) に適したリードレス VSON-8 パッケージ

## 2 アプリケーション

- 自動車および輸送システム
  - 車体制御モジュール
  - 車載ゲートウェイ
  - 先進運転支援システム (ADAS)
  - インフォテインメント

## 3 概要

TCAN857-Q1 は、ISO 11898-2:2024 高速 CAN (Controller Area Network) 仕様の物理層要件を満たす高速 CAN トランシーバです。本トランシーバは Classical CAN ネットワークと最高 5 メガビット/秒 (Mbps) の CAN FD ネットワークのために設計されています。

本トランシーバは、通常モードとサイレントモードという 2 つの動作モードをサポートしています。本トランシーバは、サーマル シャットダウン (TSD)、TXD ドミナント タイムアウト (DTO)、最高  $\pm 40\text{V}$  のバス フォルト保護を含む多くの保護および診断機能も備えています。本デバイスには、電源電圧低下またはフローティング ピン発生時のフェイルセーフ動作が定義されています。

本トランシーバは  $V_{IO}$  ピンによるレベルシフト機能を内蔵しているため、トランシーバの I/O を 3.3V、5V のロジックレベルに直接接続できます。これらのトランシーバは、業界標準の SOIC-8 および VSON-8 パッケージで供給されるだけでなく、省スペースの小型 SOT-23 パッケージオプションもあります。

### パッケージ情報


部品番号	パッケージ <sup>(1)</sup>	パッケージ サイズ <sup>(2)</sup>
TCAN857-Q1	SOIC (D)	4.9 mm × 6mm
	VSON (DRB) (8)	3 mm × 3mm
	SOT-23 (DDF) (8)	2.9 mm × 2.8mm

(1) 詳細については、[セクション 11](#) を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はビンも含まれます。

表 3-1. デバイス比較表

デバイス番号	ピン 5 で低電圧 I/O ロジックをサポート	ピン 8 のモード選択
TCAN857-Q1	なし	サイレントモード
TCAN857V-Q1	あり	サイレントモード



概略回路図



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

English Data Sheet: [SLLSF4X](#)

## 目次

1 特長	1	7.2 機能ブロック図	14
2 アプリケーション	1	7.3 機能説明	14
3 概要	1	7.4 デバイスの機能モード	19
4 ピン構成および機能	3	8 アプリケーション情報に関する免責事項	20
5 仕様	4	8.1 アプリケーション情報	20
5.1 絶対最大定格	4	8.2 代表的なアプリケーション	20
5.2 ESD 定格	4	8.3 電源に関する推奨事項	23
5.3 ESD 定格、IEC 仕様	4	8.4 レイアウト	24
5.4 推奨動作条件	4	9 デバイスおよびドキュメントのサポート	25
5.5 熱特性	5	9.1 ドキュメントのサポート	25
5.6 電源特性	5	9.2 ドキュメントの更新通知を受け取る方法	25
5.7 損失定格	5	9.3 サポート・リソース	25
5.8 電気的特性	5	9.4 商標	25
5.9 スイッチング特性	7	9.5 静電気放電に関する注意事項	25
5.10 代表的特性	9	9.6 用語集	25
6 パラメータ測定情報	10	10 改訂履歴	25
7 詳細説明	13	11 メカニカル、パッケージ、および注文情報	25
7.1 概要	13		

## 4 ピン構成および機能




図 4-1. DDF パッケージ、8 ピン SOT  
(上面図)




図 4-2. D パッケージ、8 ピン SOIC  
(上面図)




図 4-3. DRB パッケージ、8 ピン VSON  
(上面図)

表 4-1. ピンの機能

ピン数		タイプ	概要
名称	番号		
TXD	1	デジタル入力	CAN 送信データ入力、内蔵プルアップ
GND	2	GND	グランド接続
V <sub>CC</sub>	3	電源	5V の電源電圧
RXD	4	デジタル出力	電源オフ時はデータ出力、トライステートを受信できます
NC	5	—	未接続 (内部接続なし)。V <sub>IO</sub> なしのデバイス
V <sub>IO</sub>		電源	I/O 電源電圧
CANL	6	バス IO	Low レベル CAN バス入出力ライン
CANH	7	バス IO	High レベル CAN バス入出力ライン
S	8	デジタル入力	サイレントモード制御入力、内蔵プルアップ
サーマルパッド (VSON のみ)	—	—	このサーマルパッドは、複数のビアを使用して内部の任意の PCB グランドプレーンに接続し、最適の熱特性を実現できます。

## 5 仕様

### 5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)(1) (2)

		最小値	最大値	単位
$V_{CC}$	電源電圧	-0.3	6	V
$V_{IO}$	電源電圧 I/O レベル シフタ	-0.3	6	V
$V_{BUS}$	CAN バス I/O 電圧 (CANH, CANL)	-40	40	V
$V_{DIFF}$	CANH と CANL 間の最大差動電圧範囲	-12	12	V
$V_{Logic\_Input}$	ロジック入力端子電圧	-0.3	6	V
$V_{RXD}$	RXD 出力端子の電圧範囲	-0.3	6	V
$I_{O(RXD)}$	RXD 出力電流	-8	8	mA
$T_J$	動作接合部温度範囲	-40	165	°C
$T_{STG}$	保存温度	-65	150	°C

- (1) 「絶対最大定格」の範囲を超える動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。
- (2) 差動 I/O バス電圧を除くすべての電圧値は、グランド端子を基準にしています。

### 5.2 ESD 定格

			値	単位
$V_{ESD}$	静電放電	人体モデル (HBM)、AEC Q100-002 準拠 (1)	すべてのピンの HBM 分類レベル 3A	±2000 V
		グローバルピン CANH および CANL の HBM 分類レベル 3B	±12000 V	V
		デバイス帶電モデル (CDM)、AEC Q100-011 準拠	±500 V	V

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

### 5.3 ESD 定格、IEC 仕様

				値	単位
$V_{ESD}$	システムレベルの静電気放電 (ESD)(1)	CAN バス端子 (CANH, CANL) から GND への接続	IEC 61000-4-2 (150pF、330Ω): 電源なしの接触放電	±8000	V

- (1) IEC 62228-3 CAN トランシーバ (2018)、セクション 6.4、DIN EN 61000-4 に従ってテスト済み。

### 5.4 推奨動作条件

		最小値	公称値	最大値	単位
$V_{CC}$	電源電圧	4.75	5	5.25	V
$V_{IO}$	電源電圧 I/O レベル シフタ	2.9		5.25	V
$I_{OH(RXD)}$	RXD 端子の High レベル出力電流	-2			mA
$I_{OL(RXD)}$	RXD 端子の Low レベル出力電流		2		mA
$T_J$	自由気流での動作温度 (熱特性表を参照)	-40		150	°C
$T_{SDR}$	サーマル シャットダウン	160			°C
$T_{SDF}$	サーマルシャットダウンリリース		150		°C
$T_{SD(HYS)}$	サーマル シャットダウン ヒステリシス		10		°C

## 5.5 熱特性

熱評価基準	熱評価基準	パッケージ		単位
		D (SOIC)	DRB (VSON)	
$R_{\theta JA}$	接合部から周囲への熱抵抗	128.1	49.9	°C/W
$R_{\theta JC(\text{top})}$	接合部からケース(上面)への熱抵抗	68.3	58.2	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	71.6	23.9	°C/W
$\Psi_{JT}$	接合部から上面への特性パラメータ	19.7	1.7	°C/W
$\Psi_{JB}$	接合部から基板への特性パラメータ	70.8	23.8	°C/W
$R_{\theta JC(\text{bot})}$	接合部からケース(底面)への熱抵抗	–	6.4	°C/W

## 5.6 電源特性

動作温度範囲全体、 $T_J = -40^{\circ}\text{C} \sim 150^{\circ}\text{C}$  (特に記述のない限り)

パラメータ	テスト条件		最小値	標準値	最大値	単位
$I_{CC}$	消費電流、通常モード	ドミナント	$\text{TXD} = 0\text{V}, R_L = 60\Omega, C_L = \text{open}$		70	mA
$I_{CC}$	消費電流、通常モード	ドミナント	$\text{TXD} = 0\text{V}, R_L = 50\Omega, C_L = \text{open}$		80	mA
$I_{CC}$	消費電流、通常モード	バス障害が発生した場合でもドミナントです	$\text{TXD} = 0\text{V}, \text{CANH} = \text{CANL} = \pm 25\text{V}, R_L = \text{open}, C_L = \text{open}$		130	mA
$I_{CC}$	消費電流、通常モード	リセッショブ	$\text{TXD} = V_{CC}, R_L = 50\Omega, C_L = \text{open}, R_{CM} = \text{open}$		10	mA
$I_{CC}$	消費電流、サイレントモード		$\text{TXD} = V_{CC}, R_L = 50\Omega, C_L = \text{open}$		3	mA
$I_{IO}$	I/O 電源電流通常モード ( $V_{IO}$ のデバイス)	ドミナント	$\text{RXD}$ はフローティング、 $\text{TXD} = 0\text{V}$		400	μA
$I_{IO}$	I/O 電源電流通常モード ( $V_{IO}$ のデバイス)	リセッショブ	$\text{RXD}$ はフローティング、 $\text{TXD} = V_{CC}$		150	μA
$I_{IO}$	I/O 電源電流サイレントモード ( $V_{IO}$ 付きのデバイス)		$\text{RXD}$ はフローティング、 $\text{TXD} = V_{CC}$		35	μA
$UV_{VCC}$	保護モードでの $V_{CC}$ の立ち上がり低電圧検出			4.2	4.6	V
$UV_{VCC}$	保護モードの $V_{CC}$ での立ち下がり低電圧検出		3.5	4	4.5	V
$UV_{VIO}$	$V_{IO}$ の立ち上がり低電圧スレッショルド			2.5	2.9	V
$UV_{VIO}$	$V_{IO}$ の立ち下がり低電圧スレッショルド		2.1	2.4		V

## 5.7 損失定格

パラメータ	テスト条件		最小値	標準値	最大値	単位
$P_D$	平均消費電力 通常モード	$V_{CC} = 5\text{ V}, V_{IO} = 3.3\text{ V}, T_J = 27^{\circ}\text{C}, R_L = 60\Omega, C_{L_RXD} = 15\text{ pF}$ $\text{TXD}$ 入力 = 250 kHz 50% デューティサイクルの方形波		90		mW
		$V_{CC} = 5.25\text{ V}, V_{IO} = 3.3\text{ V}, T_J = 150^{\circ}\text{C}, R_L = 60\Omega, C_{L_RXD} = 15\text{ pF}$ $\text{TXD}$ 入力 = 2.5 MHz 50% デューティサイクルの方形波		110		mW

## 5.8 電気的特性

推奨動作条件範囲内、 $T_A = -40^{\circ}\text{C} \sim 125^{\circ}\text{C}$  (特に記述のない限り)

パラメータ	テスト条件		最小値	標準値	最大値	単位
ドライバの電気的特性						
$V_{CANH(D)}$	バス出力電圧 (ドミナント) CANH	$\text{V}_{TXD} = 0\text{V}, R_L = 50\Omega \sim 65\Omega, C_L = \text{open}, R_{CM} = \text{open}$	2.75	4.5	4.5	V

## 5.8 電気的特性 (続き)

推奨動作条件範囲内、 $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$  (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{\text{CANL(D)}}$	バス出力電圧 (ドミナント) CANL	$V_{\text{TXD}} = 0\text{V}$ , $R_L = 50\Omega \sim 65\Omega$ , $C_L = \text{open}$ , $R_{\text{CM}} = \text{open}$	0.5		2.25	V
$V_{\text{CANH(R)}}$ $V_{\text{CANL(R)}}$	バス出力電圧 (リセッショブ)	$V_{\text{TXD}} = V_{\text{CC1}}$ , $R_L = \text{open}$ (無負荷), $R_{\text{CM}} = \text{open}$	2		3	V
$V_{\text{SYM}}$	ドライバ対称性 ( $V_{\text{O(CANH)}} + V_{\text{O(CANL)}})/V_{\text{CC}}$ )	$R_{\text{TERM}} = 60\Omega$ , $C_L = \text{open}$ , $C_{\text{SPLIT}} = 4.7\text{nF}$	0.9		1.1	V/V
$V_{\text{SYM\_DC}}$	DC 出力対称 ( $V_{\text{CC}} - V_{\text{O(CANH)}} - V_{\text{O(CANL)}})$ )	$R_L = 60\Omega$ , $C_L = \text{open}$	-400		400	mV
$V_{\text{DIFF(D)}}$	差動出力電圧通常モードドミナント	$V_{\text{TXD}} = 0\text{V}$ , $R_L = 50\Omega \sim 65\Omega$ , $C_L = \text{open}$ , $R_{\text{CM}} = \text{open}$	1.5		3	V
		$V_{\text{TXD}} = 0\text{V}$ , $45\Omega \leq R_L \leq 70\Omega$ , $C_L = \text{open}$	1.4		3.3	V
		$V_{\text{TXD}} = 0\text{V}$ , $R_L = 2240\Omega$ , $C_L = \text{open}$	1.5		5	V
$V_{\text{DIFF(R)}}$	差動出力電圧通常モードリセッショブ	$V_{\text{TXD}} = V_{\text{CC}}$ , $R_L = 60\Omega$ , $C_L = \text{open}$	-120		12	mV
		通常モード、 $\text{TXD} = V_{\text{CC}}$ , $R_L = \text{open}$ , $C_L = \text{open}$	-50		50	mV
$I_{\text{CANH(OS)}}$	短絡時の定常状態出力電流、ドミナント	$-3\text{V} \leq V_{\text{CANH}} \leq +18\text{V}$ , $\text{CANL} = \text{open}$ , $V_{\text{TXD}} = 0\text{V}$	-115			mA
$I_{\text{CANL(OS)}}$		$-3\text{V} \leq V_{\text{CANL}} \leq +18\text{V}$ , $\text{CANH} = \text{open}$ , $V_{\text{TXD}} = 0\text{V}$			115	mA
$I_{\text{OS\_REC}}$	短絡時の定常状態出力電流、リセッショブ	$-40\text{V} \leq V_{\text{BUS}} \leq +40\text{V}$ , $V_{\text{BUS}} = \text{CANH} = \text{CANL}$	-5		5	mA

### レシーバの電気的特性

$V_{\text{DIFF\_RX(D)}}$	レシーバがドミナント状態の差動入力電圧範囲、バスバイアスがアクティブ	$-12\text{V} \leq V_{\text{CANL}} \leq +12\text{V}$ $-12\text{V} \leq V_{\text{CANH}} \leq +12\text{V}$	0.9	8	V
$V_{\text{DIFF\_RX(R)}}$	レシーバリセッショブ状態の差動入力電圧範囲、バスバイアスがアクティブ	$-12\text{V} \leq V_{\text{CANL}} \leq +12\text{V}$ $-12\text{V} \leq V_{\text{CANH}} \leq +12\text{V}$	-3	0.5	V
$V_{\text{HYS}}$	入力レスリショルド、通常モードのヒステリシス電圧	$-12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$		80	mV
$V_{\text{CM}}$	同相モード範囲:		-12	12	V
$I_{\text{LKG(OFF)}}$	パワーオフ (電源オフ) バス入力リーケ電流	$\text{CANH} = \text{CANL} = 5\text{V}$		5	$\mu\text{A}$
$C_{\text{I}}$	グランドに対する入力容量 (CANH または CANL)	$V_{\text{TXD}} = V_{\text{CC}}$ , $V_{\text{IO}} = V_{\text{CC}}$		20	pF
$C_{\text{ID}}$	差動入力容量	$\text{TXD} = V_{\text{CC}}$ , $V_{\text{IO}} = V_{\text{CC}}$		10	pF
$m_{\text{R}}$	入力抵抗マッチング: $[1 - (R_{\text{IN(CANH)}} / R_{\text{IN(CANL)}})] \times 100\%$	$V_{\text{CANH}} = V_{\text{CANL}} = 5\text{V}$	-2%	2%	

### TXD 端子 (CAN 送信データ入力)

$V_{\text{IH}}$	High レベル入力電圧	TCAN857-Q1	$0.7 \times V_{\text{CC}}$		V
$V_{\text{IH}}$	High レベル入力電圧	TCAN857V-Q1	$0.7 \times V_{\text{IO}}$		V
$V_{\text{IL}}$	Low レベル入力電圧	TCAN857-Q1		$0.3 \times V_{\text{CC}}$	V
$V_{\text{IL}}$	Low レベル入力電圧	TCAN857V-Q1		$0.3 \times V_{\text{IO}}$	V
$I_{\text{IH}}$	High レベル入力リーケ電流	$V_{\text{TXD}} = V_{\text{CC}} = V_{\text{IO}} = 5.25\text{V}$	-2.5	0	$\mu\text{A}$
$I_{\text{IL}}$	Low レベル入力リーケ電流	$V_{\text{TXD}} = 0\text{V}$ , $V_{\text{CC}} = V_{\text{IO}} = 5.25\text{V}$	-200		$\mu\text{A}$
$I_{\text{LKG(OFF)}}$	電源がない場合のリーケ電流です	$V_{\text{TXD}} = 5.25\text{V}$ , $V_{\text{CC}} = V_{\text{IO}} = 0\text{V}$	-1	0	$\mu\text{A}$
$C_{\text{I}}$	入力容量	$V_{\text{IN}} = 0.4 \times \sin(2\pi \times 2 \times 10^6 \times t) + 2.5\text{V}$		2	pF

### RXD 端子 (データ出力を受信可能)

$V_{\text{OH}}$	High レベル入力電圧	TCAN857-Q, $I_{\text{O}} = -2\text{mA}$	$0.8 \times V_{\text{CC}}$		V
$V_{\text{OH}}$	High レベル入力電圧	TCAN857V-Q1, $I_{\text{O}} = -2\text{mA}$	$0.8 \times V_{\text{IO}}$		V
$V_{\text{OL}}$	Low レベル入力電圧	TCAN857-Q1, $I_{\text{O}} = 2\text{mA}$		$0.2 \times V_{\text{CC}}$	V

## 5.8 電気的特性 (続き)

推奨動作条件範囲内、 $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$  (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{\text{OL}}$		Low レベル入力電圧 TCAN857V-Q1, $I_{\text{O}} = 2\text{mA}$		$0.2 \times V_{\text{IO}}$		V
$I_{\text{LKG(OFF)}}$		電源がない場合のリーク電流で す RXD = 5.25V, $V_{\text{CC}} = V_{\text{IO}} = 0\text{V}$		-1	0	1
<b>S 端子 (サイレントモード入力)</b>						
$V_{\text{IH}}$		High レベル入力電圧 TCAN857-Q1		$0.7 \times V_{\text{CC}}$		V
$V_{\text{IH}}$		High レベル入力電圧 TCAN857V-Q1		$0.7 \times V_{\text{IO}}$		V
$V_{\text{IL}}$		Low レベル入力電圧 TCAN857-Q1		$0.3 \times V_{\text{CC}}$		V
$V_{\text{IL}}$		Low レベル入力電圧 TCAN857V-Q1		$0.3 \times V_{\text{IO}}$		V
$I_{\text{IH}}$		High レベル入力リーク電流 S $V_{\text{CC}} = V_{\text{IO}} = S = 5.25\text{V}$		-2	2	$\mu\text{A}$
$I_{\text{IL}}$		Low レベル入力リーク電流 S $V_{\text{CC}} = V_{\text{IO}} = 5.25\text{V}, S = 0\text{V}$		-20	-2	$\mu\text{A}$
$I_{\text{LKG(OFF)}}$		電源がない場合のリーク電流で す $S = 5.25\text{V}, V_{\text{CC}} = V_{\text{IO}} = 0\text{V}$		-1	0	1
						$\mu\text{A}$

## 5.9 スイッチング特性

推奨動作条件範囲内、 $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$  (特に記述のない限り)


パラメータ		テスト条件	最小値	標準値	最大値	単位
<b>デバイスのスイッチング特性</b>						
$t_{\text{PROP(LOOP1)}}$	合計ループ遅延、ドライバ入力 (TXD) からレシーバ出力 (RXD) まで、リセッショップからドミナントまで	通常モード、 $V_{\text{IO}} = 3\text{V} \sim 5\text{V}, R_{\text{L}} = 60\Omega, C_{\text{L}} = 100\text{pF}, C_{\text{L_RXD}} = 15\text{pF}$	100	220		ns
$t_{\text{PROP(LOOP2)}}$	合計ループ遅延、ドライバ入力 (TXD) からレシーバ出力 (RXD) まで、ドミナントからリセッショップまで	通常モード、 $V_{\text{IO}} = 3\text{V} \sim 5\text{V}, R_{\text{L}} = 60\Omega, C_{\text{L}} = 100\text{pF}, C_{\text{L_RXD}} = 15\text{pF}$	110	220		ns
$t_{\text{MODE}}$	モード変更時間 (標準からサイレント、またはサイレントから標準)			45		$\mu\text{s}$
$t_{\text{WK\_FILTER}}$	有効なウェークアップパターンのフィルタ時間		0.5	1.8		$\mu\text{s}$
$t_{\text{WK\_TIMEOUT}}$	バスウェークアップタイムアウト値		0.8	6		ms
<b>ドライバのスイッチング特性</b>						
$t_{\text{pHR}}$	伝搬遅延時間、High TXD からドライバリセッショップまで (ドミナントからリセッショップ)	$R_{\text{L}} = 60\Omega, C_{\text{L}} = 100\text{pF}, R_{\text{CM}} = \text{open}$	50			ns
$t_{\text{pLD}}$	伝搬遅延時間、Low TXD からドライバドミナントまで (リセッショップからドミナントまで)		45			ns
$t_{\text{sk(p)}}$	パルススキュー ( $ t_{\text{pHR}} - t_{\text{pLD}} $ )		4			ns
$t_{\text{R}}$	差動出力信号の立ち上がり時間		32			ns
$t_{\text{f}}$	差動出力信号の立ち下がり時間		27			ns
$t_{\text{TXD\_DTO}}$	ドミナントタイムアウト	$R_{\text{L}} = 60\Omega, C_{\text{L}} = 100\text{pF}$	0.8	6.5		ms
<b>レシーバのスイッチング特性</b>						
$t_{\text{pRH}}$	伝搬遅延時間、バスリセッショップ入力から High 出力 (ドミナントからリセッショップ)	$C_{\text{L_RXD}} = 15\text{pF}$	75			ns
$t_{\text{pDL}}$	伝搬遅延時間、バスドミナント入力から Low 出力 (リセッショップからドミナントまで)		70			ns
$t_{\text{R}}$	RXD 出力信号の立ち上がり時間		10			ns
$t_{\text{f}}$	RXD 出力信号の立ち下がり時間		10			ns
<b>FD タイミング特性</b>						

## 5.9 スイッチング特性 (続き)

推奨動作条件範囲内、 $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$  (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$t_{\Delta\text{Bit}(\text{Bus})}$	送信されるリセッシブビット幅変化: $t_{\text{BIT}(\text{TXD})} = 500 \text{ ns}$	$R_L = 60\Omega, C_L = 100\text{pF}, C_{L\_RXD} = 15\text{pF}$ $t_{\Delta\text{Bit}(\text{Bus})} = t_{\text{BIT}(\text{Bus})} - t_{\text{BIT}(\text{TXD})}$	-65	30		ns
$t_{\Delta\text{Bit}(\text{Bus})}$	送信されるリセッシブビット幅変化: $t_{\text{BIT}(\text{TXD})} = 200 \text{ ns}$	$R_L = 60\Omega, C_L = 100\text{pF}, C_{L\_RXD} = 15\text{pF}$ $t_{\Delta\text{Bit}(\text{Bus})} = t_{\text{BIT}(\text{Bus})} - t_{\text{BIT}(\text{TXD})}$	-45	10		ns
$t_{\Delta\text{Bit}(\text{RXD})}$	受信されたリセッシブビット幅の変動: $t_{\text{BIT}(\text{TXD})} = 500 \text{ ns}$	$R_L = 60\Omega, C_L = 100\text{pF}, C_{L\_RXD} = 15\text{pF}$ $t_{\Delta\text{Bit}(\text{Bus})} = t_{\text{BIT}(\text{RXD})} - t_{\text{BIT}(\text{TXD})}$	-100	50		ns
$t_{\Delta\text{Bit}(\text{RXD})}$	受信されたリセッシブビット幅の変動: $t_{\text{BIT}(\text{TXD})} = 200 \text{ ns}$	$R_L = 60\Omega, C_L = 100\text{pF}, C_{L\_RXD} = 15\text{pF}$ $t_{\Delta\text{Bit}(\text{Bus})} = t_{\text{BIT}(\text{RXD})} - t_{\text{BIT}(\text{TXD})}$	-80	20		ns
$t_{\Delta\text{REC}}$	レシーバのタイミングの対称性、 $t_{\text{BIT}(\text{TXD})} = 500 \text{ ns}$	$R_L = 60\Omega, C_L = 100\text{pF}, C_{L\_RXD} = 15\text{pF}$	-65	40		ns
$t_{\Delta\text{REC}}$	レシーバのタイミングの対称性、 $t_{\text{BIT}(\text{TXD})} = 200 \text{ ns}$	$\Delta t_{\text{REC}} = t_{\text{BIT}(\text{RXD})} - t_{\text{BIT}(\text{BUS})}$	-45	15		ns

## 5.10 代表的特性



## 6 パラメータ測定情報




図 6-1.  $I_{CC}$  測定回路




図 6-2. ドライバテスト回路と測定




図 6-3. レシーバのテスト回路と測定




図 6-4. トランスマッタとレシーバのタイミング テスト回路と測定




図 6-5.  $t_{MODE}$  テスト回路と測定





図 6-6. TXD ドミナントタイムアウトのテスト回路と測定





図 6-7. ドライバ短絡電流テスト回路と測定

## 7 詳細説明


### 7.1 概要

TCAN857(V)-Q1 デバイスは、ISO 11898-2:2024 高速 CAN (コントローラエリアネットワーク) 物理層規格の仕様を満たすか、それを上回っています。このデバイスは、ISO 11898-2:2024 物理層要件の要件を、GIFT/ICT 高速 CAN テスト仕様に準拠して認定済みです。このトランシーバは、厳しい車載システム要件を満たすための各種保護機能を備えており、最高 5Mbps の CAN FD データレートもサポートします。

このデバイスは、次の CAN 規格に準拠しています。

- CAN トランシーバの物理層の規格:
  - ISO 11898-2:2024 高速メディア アクセス ユニット
  - ISO 11898-5:2007 低消費電力モードを持つ高速媒体アクセス ユニット
  - SAE J2284-1:125kbps の車載用アプリケーション向けの高速 CAN (HSC)
  - SAE J2284-2:250kbps の車載用アプリケーション向けの高速 CAN (HSC)
  - SAE J2284-3:500kbps の車載用アプリケーション向けの高速 CAN (HSC)
  - SAE J2284-4:500kbps の車載用アプリケーション向けの高速 CAN (HSC) で 2Mbps の CAN FD データに対応
  - SAE J2284-5:500kbps の車載用アプリケーション向けの高速 CAN (HSC) で、5Mbps の CAN FD データに対応
- 準拠テストの要件
  - ISO 16845-2 道路車両–コントローラエリアネットワーク (CAN) 適合性テスト計画パート 2:高速メディアアクセスユニット適合性試験計画

## 7.2 機能ブロック図



## 7.3 機能説明

### 7.3.1 ピン説明

#### 7.3.1.1 TXD

TXD 入力はロジックレベル信号であり、CAN コントローラからトランシーバへの  $V_{CC}$  または  $V_{IO}$  を基準とします。

#### 7.3.1.2 GND

GND はトランシーバのグランドピンで、PCB のグランドに接続する必要があります。

#### 7.3.1.3 $V_{CC}$

$V_{CC}$  は CAN トランシーバに 5V 電源を供給します。

#### 7.3.1.4 RXD

RXD 出力は、トランシーバから CAN コントローラへの、 $V_{CC}$  または  $V_{IO}$  を基準とするロジックレベル信号です。RXD は、 $V_{IO}$  が存在した後にのみ駆動されます。

#### 7.3.1.5 $V_{IO}$

$V_{IO}$  ピンは、トランシーバの I/O 電圧を供給する内蔵レベルシフタの入力ソースです。 $V_{IO}$  ピンをコントローラの I/O 電圧源に接続します。

### 7.3.1.6 CANH および CANL

これらは CAN High と CAN Low の差動バスピンです。これらのピンは、内部で CAN トランスマッタとレシーバに接続されています。

### 7.3.1.7 S (サイレント)

S ピンは、トランシーバのサイレントモード制御に使用される入力ピンです。S ピンには、コントローラから供給することも、静的なシステム電圧源から供給することもできます。通常モードが唯一の動作モードである場合は、プルダウン抵抗を使用して S ピンをシステムの GND に直接接続できます。サイレントモードが唯一の動作モードである場合、プルアップ抵抗を使用して S ピンを静的なシステム電圧源に直接接続できます。

### 7.3.2 CAN バスの状態

CAN バスの動作時には、リセシティブとドミナントの 2 つの論理状態があります。図 7-1 を参照してください。

ドミナント バス状態は、バスを差動で駆動する場合で、TXD ピンと RXD ピンは論理 LOW になります。リセシティブ バス状態は、バスがレシーバの高抵抗の内部入力抵抗 ( $R_{IN}$ ) を介して  $V_{CC}/2$  にバイアスされる場合で、TXD ピンと RXD ピンは論理 HIGH になります。

アビトレーションの期間は、ドミナント状態がリセシティブ状態を上書きします。調停の際には、複数の CAN ノードが同時にドミナントビットを送信している可能性があり、この場合、バスの差動電圧は單一ドライバの差動電圧よりも大きくなります。




図 7-1. バスの状態

### 7.3.3 TXD ドミナントタイムアウト (DTO)

CAN ドライバーがアクティブな唯一のモードである通常モードでは、TXD DTO 回路は、TXD がタイムアウト期間  $t_{TXD\_DTO}$  よりも長くドミナントに保持されるハードウェアまたはソフトウェアの障害が発生した場合に、ローカルノードがネットワーク通信をブロックすることを防ぎます。TXD DTO 回路は、TXD の立ち上がりエッジでトリガれます。回路のタイムアウト期間  $t_{TXD\_DTO}$  よりも前に立ち上がりエッジが確認されない場合、CAN ドライバはディセーブルになります。これにより、ネットワーク上の他のノード間の通信のためにバスが解放されます。TXD ピンにリセシティブ信号が検出されると、CAN ドライバが再度アクティブになり、ドミナントタイムアウトがクリアされます。レシーバはアクティブに維持され、 $V_{CC}/2$  にバイアスされ、RXD 出力は TXD DTO フォルト中の CAN バスのアクティビティを反映します。

TXD DTO 回路で許容される最小ドミナント TXD タイムにより、デバイスの可能な最小送信データレートが制限されます。CAN プロトコルでは、最悪の場合、(TXD 上で) 最大 11 個の連続したドミナントビットを許容しています。この場合、5 個の連続したドミナントビットの直後にエラー フレームが発生します。最小送信データレートは次のように計算できます式 1。

$$\text{Minimum Data Rate} = 11 \text{ bits} / t_{\text{TXD\_DTO}} = 11 \text{ bits} / 0.8\text{ms} = 13.75\text{kbps} \quad (1)$$




図 7-2. TXD ドミナントタイムアウトのタイミング図の例

#### 7.3.4 CAN バスの短絡電流制限

このデバイスには、CAN バス ラインが短絡したときに短絡電流を制限するいくつかの保護機能があります。この機能は、ドミナントおよびリセシブ状態での CAN ドライバ電流制限、TXD ドミナント状態タイムアウトなどです。このタイムアウトにより、システムフォルトによって常に大きな短絡電流がドミナント状態になるのを防ぎます。CAN 通信中、バスはドミナント状態とリセシブ状態の間で切り替わります。したがって、短絡電流は、各バス状態における電流として、または DC 平均電流として見ることができます。CAN 設計で終端抵抗またはコモンモードチョークを選択するときは、平均電力定格  $I_{OS(AVG)}$  を使用します。パーセンテージドミナントは、TXD DTO および CAN プロトコルによって制限されます。このプロトコルでは、ビットの詰め、制御フィールド、フレーム間空間により、強制的に状態が変化し、リセシブビットが使用されています。データフィールドにドミナントビットが高割合で含まれている場合でも、バス上のリセシブ時間が最小限になるようになります。

バスの平均短絡電流は、リセシブビットとドミナントビットの比率と、それぞれの短絡電流に依存します。平均短絡電流は、式 2 で計算できます。

$$I_{OS(AVG)} = \% \text{ Transmit} \times [(\% \text{ REC_Bits} \times I_{OS(ss)}_{REC}) + (\% \text{ DOM_Bits} \times I_{OS(ss)}_{DOM})] + [\% \text{ Receive} \times I_{OS(ss)}_{REC}] \quad (2)$$

ここで

- $I_{OS(AVG)}$  は平均短絡電流です。
- %Transmit は、ノードが CAN メッセージを送信している割合です。
- %Receive は、ノードが CAN メッセージを受信している割合です。
- %REC\_Bits は、送信された CAN メッセージ内のリセシブビットの割合です。
- %DOM\_Bits は、送信された CAN メッセージ内のドミナントビットの割合です。

- $I_{OS(SS)}_{REC}$  は、リセッショナル定常状態の短絡電流です。
- $I_{OS(SS)}_{DOM}$  は、ドミナント定常状態の短絡電流です。

トランシーバ  $V_{CC}$  電源の生成に使用される電源のサイズを決定するには、この短絡電流とネットワークで起こりうるフォルトケースを考慮する必要があります。

### 7.3.5 サーマルシャットダウン(TSD)

デバイスの接合部温度がサーマルシャットダウンしきい値  $T_{TSD}$  を超えると、デバイスは CAN ドライバ回路をオフにし、TXD からバスへの伝送パスをブロックします。デバイスの接合部温度が  $T_{TSD}$  を下回ると、シャットダウン状態はクリアされます。TSD フォルト時、CAN バスピンは  $V_{CC}/2$  にバイアスされ、レシーバから RXD へのパスは動作し続けます。デバイスの TSD 回路にはヒステリシスが含まれており、TSD フォルト時の CAN ドライバ出力が発振しないようにしています。

### 7.3.6 低電圧誤動作防止

電源ピン  $V_{CC}$  および  $V_{IO}$  には低電圧検出機能があり、デバイスは保護状態になります。これにより、どちらかの電源ピンの低電圧イベント時にバスが保護されます。

表 7-1. 低電圧ロックアウト - TCAN857(V)-Q1

$V_{CC}$	デバイスの状態	BUS	RXD ピン
$> UV_{VCC}$	通常	TXD ごと	ミラーバス
$< UV_{VCC}$	保護	高インピーダンス グランドへの弱いプルダウン <sup>(1)</sup>	高インピーダンス

(1)  $V_{CC} = GND, I_{LKG(OFF)}$  を参照

表 7-2.  $V_{IO}$  低電圧誤動作防止 - TCAN857(V)-Q1

$V_{CC}$	$V_{IO}$	デバイスの状態	BUS	RXD ピン
$> UV_{VCC}$	$> UV_{VIO}$	通常	TXD ごと	ミラーバス
$< UV_{VCC}$	$> UV_{VIO}$	$S = V_{IO}$ : サイレントモード	高インピーダンス グランドへの弱いプルダウン <sup>(1)</sup>	リセッショブ
		$S = GND$ : 保護モード		高インピーダンス
$> UV_{VCC}$	$< UV_{VIO}$	保護		高インピーダンス
$< UV_{VCC}$	$< UV_{VIO}$	保護		高インピーダンス

(1)  $V_{CC} = GND, I_{LKG(OFF)}$  を参照

低電圧状態が解消され、 $t_{MODEE}$  が経過すると、デバイスは通常モードに遷移します。ホストコントローラは再度 CAN トライフィックを送受信できます。

### 7.3.7 電源オフのデバイス

デバイスに電源が供給されていないとき、CAN バスへの無負荷となるように設計されています。バスのピンは、デバイスの電源がオフのときにリーク電流が小さいように設計されているため、デバイスはバスに負荷をかけません。これは、ネットワークの他の部分のノードが動作し続けている間に、ネットワークの一部のノードに電力が供給されていない場合に重要です。

また、ロジックピンには、デバイスに電力が供給されていないときのリーク電流が小さく、電力が供給されている他の回路には負荷をかけません。

### 7.3.8 フローティングピン

デバイスには重要なピンに内部プルアップがあり、ピンが浮いた場合にデバイスを既知の状態にします。この内部バイアスは、設計上、特にノイズの多い環境では考慮する必要はありませんが、代わりにフェイルセーフ保護機能とみなされます。

オープンドレイン出力をサポートする CAN コントローラを使用する場合、適切な外部プルアップ抵抗を選択する必要があります。これにより、CAN コントローラの TXD 出力が、CAN トランシーバの入力に対して許容可能なビット時間を維持できるようになります。ピンバイアス条件の詳細については、表 7-3 を参照してください。

表 7-3. ピンバイアス

ピン	プルアップまたはプルダウン	コメント
TXD	プルアップ	バスの障害または TXD DTO トリガを防止するため、TXD をリセッショブに弱くバイアスします

**表 7-3. ピンバイアス (続き)**

ピン	プルアップまたはプルダウン	コメント
S	プルアップ	システム電力の過剰を防止するため、Sを低消費電力サイレントモードに弱くバイアスします

## 7.4 デバイスの機能モード

### 7.4.1 動作モード

本デバイスは、通常モードとサイレントモードという2つのメイン動作モードをサポートしています。動作モードの選択は、SピンにHighまたはLowレベルを印加することで行われます。

**表 7-4. 動作モード**

S	デバイスモード	ドライバ	レシーバ	RXDピン
HIGH	サイレントモード	ディセーブル	イネーブル	バスの状態を反映します
LOW	通常モード	イネーブル	イネーブル	

### 7.4.2 通常モード

これは、本デバイスの通常の動作モードです。CANドライバとレシーバは完全に動作し、CAN通信は双方向です。このドライバは、TXD入力のデジタル入力を、CANHおよびCANLバスピンの差動出力に変換します。レシーバは、CANHおよびCANLからの差動信号をRXD出力のデジタル出力に変換します。

### 7.4.3 サイレントモード

サイレントモードでは、CANドライバが無効化され、高速CANレシーバがイネーブルになります。CAN通信は、デバイスに単方向であり、レシーバはCANHおよびCANLからの差動信号をRXDのデジタル出力に変換します。TCAN857(V)-Q1は、CANドライバがディスエーブルになっているため、サイレントモードでは消費電力が低減されます。

### 7.4.4 ドライバおよびレシーバ機能

デバイスのデジタル入出力レベルは、V<sub>CC</sub>とV<sub>IO</sub>のいずれかを基準としたCMOSレベルです。

**表 7-5. ドライバ機能表**

デバイスモード	TXD入力 t <sup>(1)</sup>	バス出力		駆動されているバスの状態 <sup>(2)</sup>
		CANH	CANL	
通常	Low	High	LOW	ドミナント
	Highまたはopen	高インピーダンス	高インピーダンス	バイアスリセッショ
サイレント	X	高インピーダンス	高インピーダンス	バイアスリセッショ

(1) X = 無関係です

(2) バス状態については、図7-1を参照してください

**表 7-6. レシーバ機能表通常およびサイレントモード**

デバイスモード	CAN差動入力 $V_{ID} = V_{CANH} - V_{CANL}$	バスの状態	RXDピン
通常またはサイレント	$V_{ID} \geq 0.9V$	ドミナント	LOW
	$0.5V < V_{ID} < 0.9V$	未定義	未定義
	$V_{ID} \leq 0.5V$	リセッショ	High
任意	オープン ( $V_{ID} \approx 0V$ )	オープン	High

## 8 アプリケーション情報に関する免責事項

### 注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 8.1 アプリケーション情報

### 8.2 代表的なアプリケーション

図 8-1 に、デバイスを使用する 5V システムの代表的な構成を示します。バス終端を、説明のために示します。




図 8-1. 5V の I/O 接続を使用したトランシーバアプリケーション

## 8.2.1 設計要件

### 8.2.1.1 CAN の終端

終端として、ケーブル上または終端ノード内のいずれかで、バスの端に单一の  $120\Omega$  抵抗を配置することができます。バスの同相電圧のフィルタリングと安定化が必要な場合は、分割終端を使用することができます。図 8-2 を参照してください。分割終端は、差動信号ラインに存在する可能性があるより高い周波数の同相ノイズをフィルタリングすることで、ネットワークの電磁放射の挙動を改善します。




図 8-2. CAN バス終端の概念

## 8.2.2 設計手順の詳細

### 8.2.2.1 バスの負荷、長さ、ノード数

代表的な CAN アプリケーションでは、最大バス長は  $40m$ 、最大スタブ長は  $0.3m$  です。ただし、注意深く設計すれば、より長いケーブル、より長いスタブ長、より多くのノードをバスに接続することができます。ノード数が多い場合は、TCAN857(V)-Q1 のような高入力インピーダンスのトランシーバが必要になります。

多くの CAN の組織および規格は、元の ISO 11898-2 規格外のアプリケーションへと CAN の使用を拡大してきました。この場合、データレート、ケーブル長、バスの寄生負荷にシステム レベルのトレードオフの決定を下しました。これらの CAN システム レベル仕様の例としては、ARINC 825、CANopen、DeviceNet、SAE J2284、SAE J1939、NMEA 2000 などがあります。

CAN ネットワークのシステム設計は、一連のトレードオフです。ISO 11898-2:2024 仕様では、ドライバの差動出力は  $50\Omega$  ~  $65\Omega$  の範囲のバス負荷により規定されており、この場合、差動出力は  $1.5V$  を上回る必要があります。TCAN857(V)-Q1 ファミリは、最小  $50\Omega$  の  $1.5V$  の要件を満たすことが規定されており、 $45\Omega$  のバス負荷で  $1.4V$  の差動出力を満たすように規定されています。トランシーバの差動入力抵抗は最小で  $40k\Omega$  です。100 個のトランシーバをバス上で並列に接続する場合は、公称  $60\Omega$  のバス終端と並列に  $400\Omega$  の差動負荷に相当し、合計バス負荷は約  $52\Omega$  になります。したがって、TCAN857(V)-Q1 ファミリは理論的には単一のバスセグメントで 100 を超えるトランシーバをサポートします。ただし、CAN ネットワークの設計では、システムおよびケーブル配線全体での信号損失、寄生負荷、タイミング、ネットワークの不均衡、グラウンド オフセット、および信号の完全性に対してマージンを与える必要があるため、実際の最大ノード数は通常、少なくなります。また、バス長は、慎重なシステム設計およびデータレートとのトレードオフにより、 $40m$  を超えて延長することもできます。たとえば、CANopen ネットワーク設計ガイドラインによると、終端抵抗やケーブル配線を変更し、64 ノード未満にし、データレートを大幅に低下させてもいい場合、ネットワークを最大  $1km$  にすることができます。

CAN ネットワーク設計におけるこの柔軟性は、元の ISO 11898-2 CAN 規格に基づいて構築されたさまざまな拡張規格および追加規格の重要な強みの 1 つです。ただし、この柔軟性を使用する場合は、堅牢なネットワーク動作のために適切なネットワーク設計を行う責任が CAN ネットワークシステムの設計者に課されます。




図 8-3. 代表的な CAN バス

### 8.2.3 システム例

図 8-4 に、TCAN857(V)-Q1 を使用した 3.3V または 5V システムの代表的な構成を示します。バス終端を、説明のため示します。




図 8-4. 3.3V の IO 接続を使用した標準的なトランシーバアプリケーション

### 8.2.4 アプリケーション曲線




図 8-5. V<sub>OD(DOM)</sub> と V<sub>cc</sub> との関係

### 8.3 電源に関する推奨事項

TCAN857(V)-Q1 トランシーバーは、4.75V ~ 5.25V のメイン VCC 入力電圧電源範囲で動作するように設計されています。TCAN857(V)-Q1 は、3V ~ 5.25V の範囲向けに設計された I/O レベルシフト電源入力 V<sub>IO</sub> を実装しています。両方の電源入力を適切にレギュレートする必要があります。デカッピング容量 (通常 100nF) は、バイパスコンデンサに加えて、CAN トランシーバのメイン V<sub>CC</sub> 電源ピンの近くに配置されます。デカッピングコンデンサ (通常 100nF) は、バイパスコンデンサに加えて、CAN トランシーバの V<sub>IO</sub> 電源ピンの近くに配置します。

## 8.4 レイアウト

堅牢で信頼性の高い CAN ノードの設計には、アプリケーションや車載設計要件に応じて特別なレイアウト手法が必要となる場合があります。過渡外乱には高い周波数成分があり、帯域幅が広いため、PCB 設計時に高周波レイアウト手法を適用できます。

### 8.4.1 レイアウトのガイドライン

- 保護回路をバスコネクタの近くに配置し、ノイズ過渡が基板全体に伝播するのを防止します。このレイアウト例では、オプションの過渡電圧抑制(TVS)ダイオード D1 を示しています。システムレベルの要件がトランシーバの規定定格を超える場合に実装できます。この例では、オプションのバス・フィルタ  $0.1\mu\text{F}$  コンデンサ C4 および C5 も示しています。
- 信号路の方向に向けて保護部品を設計します。過渡電流を信号路から強制的に迂回させて保護デバイスに到達させないでください。
- デカップリングコンデンサは、 $V_{CC}$  および  $V_{IO}$  ピンにできるだけ近づけて配置してください。
- 実効ビアインダクタンスを最小化するため、バイパスコンデンサと保護デバイスの  $V_{CC}$  およびグランド接続には少なくとも 2 つのビアを使用します。

#### 注

高周波電流は、抵抗が最小ではなく、インピーダンスが最小であるパスに追従する傾向があることに注意してください。

- このレイアウト例は、CAN ノードに分割終端を実装する方法を示しています。終端は 2 個の  $60\ \Omega$  抵抗 R4 と R5 に分割され、 $1\text{nF}$ - $100\text{nF}$  のコンデンサ C3 を経由して、終端のセンタータップまたは分割タップがグランドに接続されます。分割終端は、バスの同相フィルタリングを提供します。「CAN 終端」、「CAN バスの短絡電流制限」、および式 2 終端抵抗に必要な終端の概念と電力定格の詳細については、を参照してください。

### 8.4.2 レイアウト例




図 8-6. レイアウト例

## 9 デバイスおよびドキュメントのサポート

### 9.1 ドキュメントのサポート

### 9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの [使用条件](#) を参照してください。

### 9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

## 9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

## 10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

<b>Changes from Revision * (February 2025) to Revision A (February 2025)</b>	<b>Page</b>
• 最初の公開リリース.....	1
• 「代表的特性」のプロットを更新.....	9
• アプリケーション曲線のプロットを更新.....	23

## 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのプラウザ版を使用されている場合は、画面左側の説明をご覧ください。

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](http://ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">TCAN857DDFRQ1</a>	Active	Production	SOT-23-THIN (DDF)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T857
TCAN857DDFRQ1.A	Active	Production	SOT-23-THIN (DDF)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T857
<a href="#">TCAN857DRBRQ1</a>	Active	Production	SON (DRB)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T857
TCAN857DRBRQ1.A	Active	Production	SON (DRB)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T857
<a href="#">TCAN857DRQ1</a>	Active	Production	SOIC (D)   8	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T857
TCAN857DRQ1.A	Active	Production	SOIC (D)   8	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T857
<a href="#">TCAN857VDDFRQ1</a>	Active	Production	SOT-23-THIN (DDF)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T857V
TCAN857VDDFRQ1.A	Active	Production	SOT-23-THIN (DDF)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T857V
<a href="#">TCAN857VDRBRQ1</a>	Active	Production	SON (DRB)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T857V
TCAN857VDRBRQ1.A	Active	Production	SON (DRB)   8	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T857V
<a href="#">TCAN857VDRQ1</a>	Active	Production	SOIC (D)   8	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T857V
TCAN857VDRQ1.A	Active	Production	SOIC (D)   8	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T857V

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.



<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.


---

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


**TAPE AND REEL INFORMATION**


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TCAN857DDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TCAN857DRBRQ1	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q1
TCAN857VDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TCAN857VDRBRQ1	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q1
TCAN857VDRQ1	SOIC	D	8	2500	330.0	12.5	6.4	5.2	2.1	8.0	12.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TCAN857DDFRQ1	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
TCAN857DRBRQ1	SON	DRB	8	3000	367.0	367.0	35.0
TCAN857VDDFRQ1	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
TCAN857VDRBRQ1	SON	DRB	8	3000	367.0	367.0	35.0
TCAN857VDRQ1	SOIC	D	8	2500	340.5	338.1	20.6

## GENERIC PACKAGE VIEW

**DRB 8**

**VSON - 1 mm max height**

PLASTIC SMALL OUTLINE - NO LEAD




Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.

4203482/L

DRB0008J

PACKAGE OUTLINE  
VSON - 1 mm max height

PLASTIC QUAD FLAT PACK- NO LEAD



4225036/A 06/2019

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

# EXAMPLE BOARD LAYOUT

## VSON - 1 mm max height

DRB0008J


PLASTIC QUAD FLAT PACK- NO LEAD



### LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN

SCALE: 20X



### SOLDER MASK DETAILS

4225036/A 06/2019

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

VSON - 1 mm max height

DRB0008J

PLASTIC QUAD FLAT PACK- NO LEAD



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD  
81% PRINTED COVERAGE BY AREA  
SCALE: 20X

4225036/A 06/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


# PACKAGE OUTLINE

DDF0008A



SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



4222047/E 07/2024

## NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.

## EXAMPLE BOARD LAYOUT



**DDF0008A**

## **SOT-23-THIN - 1.1 mm max height**

## PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:15X



## SOLDER MASK DETAILS

4222047/E 07/2024

#### NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
  5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:15X

4222047/E 07/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.




# PACKAGE OUTLINE

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



## NOTES:


1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

# EXAMPLE BOARD LAYOUT


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON .005 INCH [0.125 MM] THICK STENCIL  
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月