

TLV351x-Q1 レールツー レール入力の 6ns 高速コンパレータ

1 特長

削除


- 車載アプリケーション認定済み
- 以下の結果で AEC-Q100 認定済み:
 - デバイス温度グレード 1:動作時周囲温度範囲 $-40^{\circ}\text{C} \sim 125^{\circ}\text{C}$
 - デバイス HBM ESD 分類レベル H1C
 - デバイス CDM ESD 分類レベル C6
- 伝搬遅延: 6ns
- 高いトグル周波数: 180MHz
- 幅広い電源電圧範囲: 2.7V ~ 5.5V
- 入力オフセット電圧: +/-1mV (代表値)
- 低い消費電流: 1.1mA (チャネルあたり)
- 各レールから 300mV 拡張された入力電圧同相範囲
- 内部ヒステリシス: 2.3mV
- 既知の起動条件を提供するパワーオンリセット
- プッシュ プル出力
- 機能安全対応**
 - 機能安全システムの設計に役立つ資料を利用可能

2 アプリケーション

- テレマティクス eCall
- 車載用ヘッド ユニット
- インストルメント クラスタ
- オンボード チャージャ (OBC) / ワイヤレス チャージャ

3 説明

TLV351x-Q1 は、プッシュ プル出力を搭載した 5V シングルおよびデュアル チャネル コンパレータのファミリーです。こ



ブロック図

のファミリーは速度と消費電力の組み合わせが非常に優れています。伝搬遅延は 6ns、電源電圧範囲は 2.7V ~ 5.5V で、チャネルあたりの静止電流はわずか 1mA です。

すべてのデバイスに、パワーオンリセット (POR) 機能が搭載されています。これにより、出力が入力に応答する前、最小電源電圧に達するまでの間、出力が既知の状態 (出力 Low) であることが保証されるため、システムの電源オンおよび電源オフ時に誤った出力が発生することを防止できます。

同様に、TLV351x-Q1 は標準のリード付きおよびリードレス パッケージで供給され、レールツー レール入力、低オフセット電圧、大きな出力駆動電流などの特長があります。これらの特長と高速な応答時間により、本コンパレータは電流センシング、ゼロクロス検出、その他精度と速度が重要なさまざまなアプリケーションに最適です。


すべてのデバイスは、 $-40^{\circ}\text{C} \sim 125^{\circ}\text{C}$ の拡張工業用温度範囲で動作します。

製品情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
TLV3511-Q1	DCK (SC-70, 5)	2mm × 2.1mm
	DBV (SOT-23, 5)	2.9mm × 2.8mm
	DRL (SOT, 5) (プレビュー)	1.6mm × 1.6mm
TLV3512-Q1	DGK (VSSOP, 8)	3.00mm × 4.9mm
	DSG (WSON, 8) (プレビュー)	2.00mm × 2.00mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



ローサイド電流センシング




このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあります。TIでは翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照ください。

English Data Sheet: SNOSDL8

目次

1 特長	1	6.3 機能説明	14
2 アプリケーション	1	6.4 デバイスの機能モード	14
3 説明	1	7 アプリケーションと実装	16
4 ピン構成および機能	3	7.1 アプリケーション情報	16
5 仕様	5	7.2 代表的なアプリケーション	19
5.1 絶対最大定格	5	7.3 電源に関する推奨事項	20
5.2 ESD 定格	5	7.4 レイアウト	20
5.3 推奨動作条件	5	8 デバイスおよびドキュメントのサポート	21
5.4 熱に関する情報。TLV3511	5	8.1 ドキュメントのサポート	21
5.5 熱に関する情報、TLV3512	6	8.2 ドキュメントの更新通知を受け取る方法	21
5.6 電気的特性	7	8.3 サポート・リソース	21
5.7 スイッチング特性	7	8.4 商標	22
5.8 代表的特性	9	8.5 静電気放電に関する注意事項	22
6 詳細説明	14	8.6 用語集	22
6.1 概要	14	9 改訂履歴	22
6.2 機能ブロック図	14	10 メカニカル、パッケージ、および注文情報	22

4 ピン構成および機能



DCK、DBV、DRL パッケージ
SC70、SOT-23-5、SOT
上面図
(標準の「ノース ウエスト」ピン配列)

表 4-1. ピンの機能 : TLV3511-Q1

ピン		タイプ ⁽¹⁾	説明
名称	番号		
OUT	1	O	出力
V-	2	-	負電源電圧
IN+	3	I	非反転 (+) 入力
IN-	4	I	反転 (-) 入力
V+	5	-	正電源電圧




図 4-1. DGK パッケージ
8 ピン VSSOP
上面図




図 4-2. DSG パッケージ
8 ピン WSON
上面図

ピンの機能 : TLV3512-Q1

ピン		タイプ ⁽¹⁾	説明
名称	番号		
IN1+	1	I	非反転入力、チャネル 1
IN1-	2	I	反転入力、チャネル 1
IN2-	3	I	反転入力、チャネル 2
IN2+	4	I	非反転入力、チャネル 2
OUT1	7	O	出力、チャネル 1
OUT2	6	O	出力、チャネル 2
V-	5	-	負(最低)電源またはグランド
V+	8	-	正(最高)電源

(1) I = 入力、O = 出力

5 仕様

5.1 絶対最大定格

動作周囲温度範囲内 (特に記述のない限り)⁽¹⁾

	最小値	最大値	単位
電源電圧 $V_S = (V+) - (V-)$		6	V
差動入力電圧、VID	-6	6	V
(V-) から入力ビン (IN+, IN-) ⁽²⁾	-0.5	(V+) + 0.5	V
入力ビンへの電流 (IN+, IN-)	-10	10	mA
(V-) から出力 (OUT)	-0.5	(V+) + 0.5	V
出力短絡検出電流	-100	100	mA
出力短絡時間		10	s
接合部温度、 T_J		150	°C
保管温度、 T_{stg}	-65	150	°C

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについての話で、絶対最大定格において、またはこのデータシートの「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 入力端子は (V-) と (V+) に対してダイオード クランプされています。電源レールを超えて 0.5V 以上スイングする入力信号は、電流を 10mA 以下に抑える必要があります。

5.2 ESD 定格

値 単位		
$V_{(ESD)}$	静電放電	人体モデル (HBM)、AEC Q100-002 準拠 ⁽¹⁾
		デバイス帶電モデル (CDM)、AEC Q100-011 準拠

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

	最小値	最大値	単位
電源電圧 $V_S = (V+) - (V-)$	2.7	5.5	V
入力電圧範囲	(V-) - 0.3	(V+) + 0.3	V
周囲温度、 T_A	-40	125	°C

5.4 熱に関する情報。TLV3511

熱評価基準 ⁽¹⁾		TLV3511		単位
		DBV (SOT-23)	DCK (SC70)	
		5 ピン	5 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	198.1	220.1	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	95.6	136.5	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	64.7	65.9	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	32.1	34.5	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	64.3	65.4	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	n/a	n/a	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

5.5 熱に関する情報、TLV3512

熱評価基準 ⁽¹⁾		TLV3512		単位
		DGK (VSSOP)	DSG (WSON)	
		8 ピン	8 ピン	
R _{θJA}	接合部から周囲への熱抵抗	154.1		°C/W
R _{θJC(top)}	接合部からケース(上面)への熱抵抗	48.6		°C/W
R _{θJB}	接合部から基板への熱抵抗	88.5		°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	1.7		°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	87.1		°C/W
R _{θJC(bot)}	接合部からケース(底面)への熱抵抗	n/a		°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

5.6 電気的特性

$V_S = 2.7V \sim 5V$, $V_{CM} = V_S/2$, $T_A = 25^\circ C$ の時 (特に記述のない限り)。
標準値は $T_A = 25^\circ C$ 時のものです。

パラメータ	テスト条件	最小値	標準値	最大値	単位
DC 入力特性					
V_{IO}	入力オフセット電圧	$V_S = 5V$, $V_{CM} = V_S/2$		± 1	mV
V_{IO}	入力オフセット電圧	$V_S = 5V$, $V_{CM} = V_S/2$, $T_A = -40 \sim 125^\circ C$		± 6	mV
dV_{IO}/dT	入力オフセット電圧と温度との関係	$V_S = 5V$, $V_{CM} = V_S/2$, $T_A = -40 \sim 25^\circ C$, $25 \sim 125^\circ C$		± 2	$\mu V/C$
V_{HYS}	ヒステリシス	$V_S = 5V$, $V_{CM} = V_S/2$		2.3	mV
V_{HYS}	ヒステリシス	$V_S = 5V$, $V_{CM} = V_S/2$, $T_A = -40 \sim 125^\circ C$		3.5	mV
V_{CM}	同相電圧範囲		(V-) - 0.2	(V+) + 0.2	V
I_B	入力バイアス電流	$V_S = 5V$, $V_{CM} = V_S/2$, $T_A = -40 \sim 125^\circ C$		1.5	nA
I_{OS}	入力オフセット電流	$V_S = 5V$, $V_{CM} = V_S/2$		10	pA
C_{IN}	入力容量			4	pF
CMRR	同相除去比	$V_{CM} = V_{EE} - 0.2V \sim V_{CC} + 0.2V$		80	dB
DC 出力特性					
V_{OH}	(V+) からの電圧スイング	$V_S = 5V$, $I_{Source} = 4mA$	120	225	mV
V_{OH}	(V+) からの電圧スイング	$V_S = 5V$, $I_{Source} = 4mA$, $-40 \sim 125^\circ C$		250	mV
V_{OL}	(V-) からの電圧スイング	$V_S = 5V$, $I_{Sink} = 4mA$	140	225	mV
V_{OL}	(V-) からの電圧スイング	$V_S = 5V$, $I_{Sink} = 4mA$, $-40 \sim 125^\circ C$		250	mV
I_{SC}	短絡電流	$V_S = 5V$, ソース	75	mA	
		$V_S = 5V$, シンク	85		
電源					
I_Q	電源電流/チャネル	$V_S = 2.7V$ および $5V$, 無負荷、出力 Low, $T_A = -40^\circ C \sim 125^\circ C$	1.1	2	mA
$V_{POR\ (positive)}$	パワーオンリセット電圧		2.2		V
PSRR	電源除去比	$V_S = 2.7V \sim 5.5V$, $T_A = -40 \sim 125^\circ C$	93		dB

5.7 スイッチング特性

$V_S = 5V$ の場合、 $V_{CM} = V_S/2$, $C_L = 15pF$ ($T_A = 25^\circ C$ のとき) (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位	
t_{PHL}	伝搬遅延時間、High から Low	入力の中間点から出力の中間点まで、 $V_{OD} = 10mV$		10	ns	
t_{PHL}	伝搬遅延時間、High から Low	入力の中間点から出力の中間点まで、 $V_{OD} = 50mV$		6	7	ns
t_{PLH}	伝搬遅延時間、Low から High	入力の中間点から出力の中間点まで、 $V_{OD} = 10mV$		10	ns	
t_{PLH}	伝搬遅延時間、Low から High	入力の中間点から出力の中間点まで、 $V_{OD} = 50mV$		6	7	ns
t_{PD} スキー	伝搬遅延スキー	t_{PDH} と t_{PDH} の差の絶対値として測定		300	ps	
t_{PD} チャネル間スキー(デュアルのみ)	チャネル間伝搬遅延スキー	$V_{CM} = V_{CC}/2$, $V_{OVERDRIVE} = V_{UNDERDRIVE} = 50mV$, $10MHz$ 方形波		100	ps	
PWin	最小入力パルス幅	$V_{overdrive} = V_{underdrive} = 50mV$ $PWout = PWin$ の 90%		3.5	ns	
f_{TOGGLE}	入力トグル周波数	$V_{IN} = 200mV_{PP}$ 正弦波、 出力 High が V_{CC} の 90% に達するとき - V_{EE} または出力 Low が V_{CC} の 10% に達するとき - V_{EE}		180	MHz	
t_R	立ち上がり時間	20% ~ 80% で測定		1	ns	

$V_S = 5V$ の場合、 $V_{CM} = V_S/2$ 。 $C_L = 15\text{pF}$ ($T_A = 25^\circ\text{C}$ のとき) (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_F	立ち下がり時間	20% ~ 80% で測定		1		ns
t_{ON} (シングル)	パワーアップ時間、シングル	電源オン時に、出力が入力を反映するには、(V+)が 2.1 μs の間 2.2V を上回る必要があります。		2.1		μs
t_{ON} (デュアル)	パワーアップ時間、デュアル	電源オン時に、出力が入力を反映するには、(V+)が 3 μs の間 2.2V を上回る必要があります。		2.9		μs

5.8 代表的特性

$T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $C_L = 15\text{pF}$ 、 $V_{CM} = V_S/2\text{V}$ 、 $V_{UNDERDRIVE} = 50\text{mV}$ 、 $V_{OVERDRIVE} = 50\text{mV}$ (特に記述のない限り)。




図 5-1. オフセットと温度との関係




図 5-2. ヒステリシスと温度との関係




図 5-3. オフセットと同相との関係、3.3V




図 5-4. ヒステリシスと同相との関係、3.3V




図 5-5. オフセットと同相との関係、5V




図 5-6. ヒステリシスと同相との関係、5V

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $C_L = 15\text{pF}$ 、 $V_{CM} = V_S/2\text{V}$ 、 $V_{UNDERDRIVE} = 50\text{mV}$ 、 $V_{OVERDRIVE} = 50\text{mV}$ (特に記述のない限り)。




図 5-7. バイアス電流と同相との関係




図 5-8. バイアス電流と温度との関係




図 5-9. 出力電圧と出力ソース電流の関係、3.3V




図 5-10. 出力電圧と出力シンク電流の関係、3.3V




図 5-11. 出力電圧と出力ソース電流の関係、5V




図 5-12. 出力電圧と出力シンク電流の関係、5V

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $C_L = 15\text{pF}$ 、 $V_{CM} = V_S/2\text{V}$ 、 $V_{UNDERDRIVE} = 50\text{mV}$ 、 $V_{OVERDRIVE} = 50\text{mV}$ (特に記述のない限り)。




図 5-13. 電源電流と電源電圧との関係 (出力 Low)




図 5-14. 電源電流と電源電圧との関係 (出力 High)




図 5-15. 電源電流と温度との関係 (出力 Low)




図 5-16. 電源電流と温度との関係 (出力 High)




図 5-17. 伝搬遅延 (Low から High) と同相との関係




図 5-18. 伝搬遅延 (High から Low) と同相との関係

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $C_L = 15\text{pF}$ 、 $V_{CM} = V_S/2\text{V}$ 、 $V_{UNDERDRIVE} = 50\text{mV}$ 、 $V_{OVERDRIVE} = 50\text{mV}$ (特に記述のない限り)。




図 5-19. 伝搬遅延 (Low から High) とオーバードライブとの関係 (3.3V)




図 5-20. 伝搬遅延 (High から Low) とオーバードライブとの関係 (3.3V)




図 5-21. 伝搬遅延 (Low から High) とオーバードライブとの関係 (5V)




図 5-22. 伝搬遅延 (High から Low) とオーバードライブとの関係 (5V)




図 5-23. 伝搬遅延 (Low から High) とアンダードライブとの関係 (3.3V)




図 5-24. 伝搬遅延 (High から Low) とアンダードライブとの関係 (3.3V)

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $C_L = 15\text{pF}$ 、 $V_{CM} = V_S/2\text{V}$ 、 $V_{UNDERDRIVE} = 50\text{mV}$ 、 $V_{OVERDRIVE} = 50\text{mV}$ (特に記述のない限り)。




図 5-25. 伝搬遅延 (Low から High) とアンダードライブとの関係 (5V)




図 5-26. 伝搬遅延 (High から Low) とアンダードライブとの関係 (5V)




図 5-27. 立ち上がり時間/立ち下がり時間と容量性負荷との関係 (3.3V 時)





図 5-28. 立ち上がり時間/立ち下がり時間と容量性負荷との関係 (5V 時)

6 詳細説明

6.1 概要

TLV351x-Q1 デバイスは、チャネルあたり 1mA を消費する高速コンパレータで、6ns の伝搬遅延があります。TLV351x-Q1 は、高速な電圧過渡および電流過渡を検出すると同時に、シングルエンドのプッシュプル出力により低消費電力を維持します。

6.2 機能ブロック図



6.3 機能説明

TLV351x-Q1 コンパレータにはレール ツー レール入力があり、ヒステリシス、シングルエンド、プッシュプル出力、パワー オン リセット機能が搭載されています。

6.4 デバイスの機能モード

6.4.1 入力

入力には (V_+) および (V_-) への内部 ESD 保護回路が組み込まれています。入力用の電圧はレールより 0.3V 高い値に制限されます。

電源やバッファ付きリファレンスラインなど、低インピーダンスのソースに接続する場合は、クランプが導通したときに過渡電流を制限するため、入力と直列に電流制限抵抗を追加することを TI では推奨しています。電流を 10mA 以下に制限します。直列抵抗の 1 つの形態は、抵抗入力分圧器またはネットワークです。

高インピーダンスのソース、たとえばリファレンス電圧を作るための抵抗分圧回路につないだり、複数のコンパレータ入力を並列に接続したりする場合は、入力バイアス電流が温度上昇とともに増加する点に注意してください（「バイアス電流と温度の関係」を参照）。同様に、入力の差動電圧が 1V を超えると入力バイアス電流も増加します。

6.4.1.1 未使用入力

チャネルを使用しない場合、入力を互いに接続しないでください。等価帯域幅が広く、オフセット電圧が低いため、入力を互いに直接接続すると、デバイスが内部広帯域ノイズでトリガされ、高周波の発振が発生することがあります。使用しない入力は、規定の入力電圧範囲内に常駐し、50mV 以上の差動電圧を提供する使用可能な任意の電圧に接続できます。たとえば、一方の入力を接地し、もう一方の入力を基準電圧または (V_+) に接続できます。

6.4.2 内部ヒステリシス

以下に、デバイスのヒステリシス伝達曲線を示します。この曲線は、 V_{TH} 、 V_{OS} 、 V_{HYST} の 3 つの構成要素の関数です。

- V_{TH} は、実際に設定された電圧またはスレッショルドのトリップ電圧です。
- V_{OS} は、 V_{IN+} と V_{IN-} の間の内部オフセット電圧です。この電圧を V_{TH} に追加することで、コンパレータが出力状態の変化に応答する必要のある実際のトリップ ポイントを形成します。
- V_{HYST} は内部ヒステリシス（トリップ ウィンドウ）で、コンパレータのノイズ感度を低減するように設計されています。

（TLV351x-Q1 ファミリの場合通常 2mV）




図 6-1. ヒステリシスの伝達曲線

6.4.3 出力

TLV351x-Q1 にはプッシュプル出力段があり、シンク電流とソース電流の両方を供給できます。このため、LED や MOSFET ゲートなどの負荷を駆動することができ、外付けプルアップ抵抗で電力を浪費する必要もありません。プッシュプル出力は、絶対に他の出力に接続しないでください。

出力を電源レールに直接短絡すると（出力が Low のとき (V_+) または出力が High のとき (V_-)）、熱暴走が発生して、デバイスが破壊される可能性があります。出力が短絡する可能性がある場合は、消費電力を制限するために直列の電流制限抵抗を使用することを推奨します。

使用しないプッシュプル出力はフローティングのままにします。電源、グランド、または他の出力に接続してはなりません。

6.4.4 ESD 保護

入力および出力には (V_+) および (V_-) への内部 ESD 保護回路が組み込まれています。

入力用の電圧はレールより 0.3V 高い値に制限されます。電源やバッファ付きリファレンスラインなど、低インピーダンスのソースに入力を接続する場合は、クランプが導通したときに過渡電流を制限するため、入力と直列に電流制限抵抗を追加することを TI では推奨しています。電流を 10mA 以下に制限します。

6.4.5 パワーオン リセット (POR)

TLV351x-Q1 デバイスには内部パワーオン リセット (POR) 回路があり、既知のスタートアップまたはパワーダウン状態を維持します。電源 (V_+) がランプ アップまたはランプ ダウンしている間、POR 回路は 2.2V の V_{POR} を超えたあと、最大 $2.1\mu s$ アクティブになります。電源電圧が最小電源電圧以上であれば、遅延時間が経過した時点で、コンパレータの出力は差動入力 (V_{ID}) の状態を反映します。

TLV351x-Q1 デバイスでは、以下に示すように、POR 期間 (t_{on}) 中は出力が Low に保持されます。




図 6-2. パワーオン リセットのタイミング図

7 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インストルメンツの製品仕様に含まれるものではなく、テキサス・インストルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

7.1.1 基本的なコンパレータの定義

7.1.1.1 動作

基本コンパレータは、一方の入力の入力電圧 (V_{IN}) を、もう一方の入力の基準電圧 (V_{REF}) と比較します。以下の例で、 V_{IN} が V_{REF} より低くなると、出力電圧 (V_O) は論理 "Low" (V_{OL}) になります。 V_{IN} が V_{REF} より高くなると、出力電圧 (V_O) は論理 "High" (V_{OH}) になります。同様に、次の表には出力の条件が要約されています。入力ピンを入れ替えることにより、出力ロジックを反転できます。

表 7-1. 出力条件

入力の条件	出力
$IN+ > IN-$	"High" (V_{OH})
$IN+ = IN-$	不定 (チャタリング - 「ヒステリシス」を参照)
$IN+ < IN-$	"Low" (V_{OL})

7.1.1.2 伝搬遅延

入力が基準電圧を超えてから出力が応答するまでの間には、遅延があります。これを伝搬遅延と呼びます。伝搬遅延は、"High" から "Low" への入力遷移と "Low" から "High" への入力遷移で異なることがあります。下図では、伝搬遅延を t_{PLH} と t_{PHL} として示し、入力の中間点から出力の中間点までで測定しています。




図 7-1. コンパレータのタイミング図

7.1.1.3 オーバードライブ電圧

オーバードライブ電圧 (V_{OD}) は、基準電圧を超える入力電圧の大きさです。入力ピーク ツー ピーク電圧の合計ではありません。上の例に示したオーバードライブ電圧は 100mV です。オーバードライブ電圧は、伝搬遅延 (t_p) に影響を与える可能性があります。オーバードライブ電圧が小さいほど、特に 100mV 未満の場合、伝搬遅延時間が長くなります。高速で応答させたい場合は、できる限り大きなオーバードライブ電圧を印加することを TI では推奨しています。

立ち上がり時間 (t_r) は出力波形の 20% から 80% のポイントまでの時間、立ち下り時間 (t_f) は 80% から 20% のポイントまでの時間です。

7.1.2 ヒステリシス

基本的なコンパレータ構成では、印加された差動入力電圧がコンパレータのオフセット電圧に近いときに、ノイズの多い「チャタリング」出力が頻繁に発生します。これは、入力信号の動きが非常に低速で、コンパレータのスイッチング スレッショルドを超えたときに発生する場合があります。この問題は、コンパレータに外部のヒステリシスを追加することで防止できます。

TLV351x-Q1 の内部ヒステリシスは 2mV と最小限であるため、電流出力の状態に応じてコンパレータのトリップ ポイントを調整する正帰還ループの形で外部ヒステリシスを適用できます。

以下に、ヒステリシスの伝達曲線を示します。この曲線は、 V_{TH} 、 V_{OS} 、 V_{HYST} の 3 つの構成要素の関数です。

- V_{TH} は、実際に設定された電圧またはスレッショルドのトリップ電圧です。
- V_{OS} は、 V_{IN+} と V_{IN-} の間の内部オフセット電圧です。この電圧を V_{TH} に追加することで、コンパレータが出力状態の変化に応答する必要のある実際のトリップ ポイントを形成します。
- V_{HYST} はヒステリシス (トリップ ウィンドウ) で、コンパレータのノイズ感度を低減するように設計されています。




図 7-2. ヒステリシスの伝達曲線

詳細については、アプリケーション ノート SBOA219「ヒステリシス回路付き / なしのコンパレータ」を参照してください。

7.1.2.1 ヒステリシス付きの反転コンパレータ

以下に示すように、ヒステリシス付きの反転コンパレータには、コンパレータの電源電圧 (V_{CC}) を基準とする 3 つの抵抗ネットワークが必要です。




図 7-3. ヒステリシス付き反転構成の TLV3511-Q1

出力が "High" と "Low" のときの等価抵抗ネットワークを以下に示します。




図 7-4. 反転構成の抵抗等価ネットワーク

V_{IN} が V_A より低い場合、出力電圧は "High" です (わかりやすいように、 V_O は V_{CC} と同じ高さでスイッチすると仮定)。左上に示すように、3 つのネットワーク抵抗は R_2 と直列の $R_1 \parallel R_3$ として表現されます。

以下の式は、"High" から "Low" へのトリップ電圧 (V_{A1}) を定義します。

$$V_{A1} = V_{CC} \times \frac{R_2}{(R_1 \parallel R_3) + R_2} \quad (1)$$

V_{IN} が V_A より高くなると、出力電圧は "Low" になります。この場合、右上に示すように、3 つのネットワーク抵抗は R_1 と直列の $R_2 \parallel R_3$ として表現されます。

以下の式を使用して、"Low" から "High" へのトリップ電圧 (V_{A2}) を定義します。

$$V_{A2} = V_{CC} \times \frac{R_2 \parallel R_3}{R_1 + (R_2 \parallel R_3)} \quad (2)$$

以下の式は、このネットワークによって提供される総ヒステリシスを定義します。

$$\Delta V_A = V_{A1} - V_{A2} \quad (3)$$

7.1.2.2 ヒステリシス付きの非反転コンパレータ

以下に示すように、ヒステリシス付きの非反転コンパレータには、反転入力側に 2 つの抵抗ネットワークと 1 つのリファレンス電圧 (V_{REF}) が必要です。




図 7-5. ヒステリシス付き非反転構成の TLV3511-Q1

出力が "High" と "Low" のときの等価抵抗ネットワークを以下に示します。




図 7-6. 非反転構成の抵抗ネットワーク

V_{IN} が V_{REF} を下回ると、出力は "Low" になります。出力が "Low" から "High" に切り替わるには、 V_{IN} が V_{IN1} のスレッショルドよりも高くなる必要があります。以下の式を使用して V_{IN1} を計算します。

$$V_{IN1} = R1 \times \frac{V_{REF}}{R2} + V_{REF} \quad (4)$$

V_{IN} が V_{REF} を上回ると、出力は "High" になります。コンパレータが "Low" 状態に戻るには、 V_{IN} が V_{IN2} よりも降下する必要があります。以下の式を使用して、 V_{IN2} を計算します。

$$V_{IN2} = \frac{V_{REF} (R1 + R2) - V_{CC} \times R1}{R2} \quad (5)$$

以下に示すように、この回路のヒステリシスは V_{IN1} と V_{IN2} の差です。

$$\Delta V_{IN} = V_{CC} \times \frac{R1}{R2} \quad (6)$$

詳細については、アプリケーション ノート SNOA997 「ヒステリシス回路付き反転コンパレータ」および SBOA313 「ヒステリシス回路付き非反転コンパレータ」を参照してください。

7.2 代表的なアプリケーション

7.2.1 ローサイド電流センシング

次の図は、高速コンパレータを使用した単純なローサイド電流センシング回路を示しています。この設計はアンプを使用しないため、応答時間はコンパレータの伝搬遅延のみによって制限されます。応答時間が短いため、この設計は速度が精度よりも重要な場合の短絡検出に適しています。シャント抵抗の両端の電圧が、 $R1$ と $R2$ によって生じる臨界過電流スレッショルドに達すると、コンパレータの出力状態が変化します。




図 7-7. 電流検出

7.2.1.1 設計要件

この設計については、以下の設計要件に従ってください。

- アラート(過電流)イベントは、システム電流(I_{system})が10Aに達したときに発生します
- アラート信号(OUT)はアクティブHigh
- 5V電源で動作

7.2.1.2 詳細な設計手順

シャント抵抗(R_S)の両端での消費電力と電圧降下を最小限に抑えるため、 $20m\Omega$ の値を選択します。10Aの過電流レベルにより R_S の両端で200mVの降下が生じるため、R1とR2は、レギュレーションされた5V電源電圧から200mVの分圧抵抗値を生成するように計算されます。システムが10Aの最大値付近で動作すると予測される場合は、「[ヒステリシス付きの非反転コンパレータ](#)」に示すように、設計にヒステリシスを追加できます。

7.2.1.3 アプリケーション曲線




図 7-8. 電流センシングの結果

7.3 電源に関する推奨事項

出力エッジが高速であるため、電源リンギングおよび誤トリガーや発振を防ぐために、電源ピンのバイパスコンデンサが必要です。 $(V+)$ ピンとグランドピンの間に低ESRの $0.1\mu F$ セラミックバイパスコンデンサを直接接続し、それぞれのデバイスで電源を直接バイパスします。出力遷移時間中に、特にプッシュプル出力デバイスの場合、狭いピーク電流が流れる場合があります。これらの狭いパルスにより、バイパスされない電源ラインや品質の低いグランドにリンギングが発生する可能性があり、これが入力電圧範囲を制限して、不正確な比較や発振を引き起こす場合があります。

デバイスには、「分割」電源($(V+)$ および $(V-)$)、または「単一」電源($(V+)$ およびGND)から電力を供給できます($(V-)$ ピンにGNDを印加)。いずれのタイプについても、入力信号を推奨の入力範囲内に維持する必要があります。「分割」電源では、出力はGNDではなく $(V-)$ の電位まで「Low」(V_{OL})になることに注意してください。

7.4 レイアウト

7.4.1 レイアウトのガイドライン

高精度のコンパレータアプリケーションでは、ノイズやグリッチを最小限に抑えながら安定した電源を維持することが重要です。出力の立ち上がり時間と立ち下がり時間は数十ナノ秒であり、高速ロジックデバイスとして扱う必要があります。バイパスコンデンサは電源ピンにできる限り近づけて配置し、信頼できるグランドプレーンに接続して、 $(V+)$ ピンとGNDピンの間に直接接続します。

出力の発振を防ぐため、出力と入力間のカップリングを最小限に抑えてください。カップリングを低減するために、出力間に (V_+) または GND のパターンが存在する場合を除いて、出力パターンと入力パターンを並列に配置しないでください。入力に直列抵抗を追加する場合、デバイスの近くに抵抗を配置します。出力と直列に小さい値 ($<100\Omega$) の抵抗を追加すると、制御された長い非インピーダンストレース上のリギングや反射が抑制されます。エッジの形状を最適化するには、長距離の配線にはバック終端を持つ制御されたインピーダンストレースを使用してください。

7.4.2 レイアウト例




図 7-9. デュアル レイアウトの例

8 デバイスおよびドキュメントのサポート

8.1 ドキュメントのサポート

8.1.1 関連資料

- テキサス・インスツルメンツ、『アナログ エンジニア向け回路クックブック: アンプ(コンバレータのセクションを参照)』、SLYY137
- テキサス・インスツルメンツ、精密設計、ヒステリシス付きコンバレータリファレンス デザイン設計ガイド
- テキサス・インスツルメンツ、『ウインドウ コンバレータ回路』回路設計
- テキサス・インスツルメンツ、『リファレンス設計、ウインドウ コンバレータリファレンス設計』設計ガイド
- テキサス・インスツルメンツ、『ヒステリシス回路付きコンバレータとヒステリシス回路なしコンバレータ』アナログ エンジニアの回路
- テキサス・インスツルメンツ、『反転コンバレータのヒステリシス回路』アナログ エンジニアの回路
- テキサス・インスツルメンツ、『非反転コンバレータのヒステリシス回路』アナログ エンジニアの回路
- テキサス・インスツルメンツ、『独立した機能を持つ 4 つのコンバレータ』アプリケーション ノート

8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

8.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.6 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision A (April 2025) to Revision B (October 2025)	Page
• TLV3512-Q1 DGK パッケージのレビュー注記を削除.....	1
• 温度全体における VIO の典型的なドリフト仕様を追加.....	1

Changes from Revision * (November 2024) to Revision A (April 2025)	Page
• SOT23-5 パッケージのリリース.....	1
• 機能安全対応の特長を追加.....	1

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用している場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TLV3511QDBVRQ1	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3JHH
TLV3511QDCKRQ1	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	1TI
TLV3512QDGKRQ1	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3VES

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TLV3511-Q1, TLV3512-Q1 :


- Catalog : [TLV3511](#), [TLV3512](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product


TAPE AND REEL INFORMATION

A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE

*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV3511QDBVRQ1	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV3511QDCKRQ1	SC70	DCK	5	3000	180.0	8.4	2.3	2.5	1.2	4.0	8.0	Q3
TLV3512QDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV3511QDBVRQ1	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV3511QDCRKQ1	SC70	DCK	5	3000	210.0	185.0	35.0
TLV3512QDGKRQ1	VSSOP	DGK	8	2500	353.0	353.0	32.0


PACKAGE OUTLINE

DCK0005A



SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214834/G 11/2024

NOTES:



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. Reference JEDEC MO-203.
 4. Support pin may differ or may not be present.
 5. Lead width does not comply with JEDEC.
 6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

EXAMPLE BOARD LAYOUT

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214834/G 11/2024

NOTES: (continued)


7. Publication IPC-7351 may have alternate designs.
8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:18X

4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.


PACKAGE OUTLINE

DBV0005A



SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



4214839/K 08/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. Reference JEDEC MO-178.
 4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
 5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT


DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月