

TMUX48xx 電源電圧を $\pm 15V$ 上回る超過電圧に対応、単極单投 2 チャネル、単極双投 1 チャネル、電源オフ保護機能付きスイッチ、オン抵抗 0.16Ω 、1.2V および 1.8V 互換ロジック

1 特長

- 電源電圧範囲: 1.8V~5.5V
- 電源信号範囲を超えている場合: -15V~15V
- 大電流のサポート: 1.1A (最大値)
- 非常に低いオン抵抗: 0.16Ω
- 低いオン抵抗平坦性: 標準値 $0.1m\Omega$
- 低い THD+N: 0.001% (-100dB)
- 40°C~+125°C の動作温度範囲
- 電源オフ保護機能
- V_{DD} 5V で 1.8V ロジック互換
- V_{DD} 1.8V で 1.2V ロジック互換
- ロジック ピン内蔵のプルダウン抵抗
- フェイルセーフ ロジック
- ブレイク ビフォー メイクのスイッチング動作

2 アプリケーション

- 陸上移動無線
- 防衛無線
- オーディオ入出力スイッチング
- 超音波ガス流量トランスマッタ
- アナログ入力モジュール
- 産業用モジュールの検出

3 説明

TMUX48xx は、2 種類の構成が利用可能な、相補型金属酸化膜半導体 (CMOS) マルチプレクサです。1:1 単極单投 (SPST) 2 チャネル (TMUX4821) および 2:1 单極双投 (SPDT) 1 チャネル (TMUX4819)。このデバイスは単一の電源 (1.8V~5.5V) で動作しますが、-15V~15V からの電源を超える双方向アナログおよびデジタル信号を通過できます。

また、TMUX48xx は、最大で $\pm 15V$ の双方向電源オフ保護も備えており、電源電圧が存在しない場合 ($V_{DD} = 0V$) でもスイッチを絶縁します。この保護機能がない場合、内部 ESD ダイオード経由でスイッチの電圧から電源レールに電力が逆流し、残りのシステムに損傷を引き起こすおそれがあります。


0.001% の THD+N と $1m\Omega$ の R_{ON} 平坦度により、TMUX48xx は歪みを発生させずに高精度のアナログ信号およびオーディオ信号を通過させるのに最適な選択肢です。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
TMUX4819	DSG (SON, 8)	2mm × 2mm
TMUX4821		

(1) 詳細については、[セクション 19](#) を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



TMUX4819 および TMUX4821 のブロック図



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	14.10 電源電圧変動除去比 (PSRR)	19
2 アプリケーション	1	14.11 電荷注入	19
3 説明	1	14.12 帯域幅	20
4 ピン構成および機能	3	14.13 オフ アイソレーション	20
5 絶対最大定格	3	14.14 クロストーク	21
6 ESD 定格	4	15 詳細説明	22
7 熱に関する情報	5	15.1 機能ブロック図	22
8 推奨動作条件	5	15.2 デバイスの機能モード	22
9 ソースまたはドレイン連続電流	5	15.3 機能説明	22
10 ソースまたはドレイン RMS 電流	5	16 アプリケーションと実装	24
11 電気的特性	6	16.1 アプリケーション情報	24
12 スイッチング特性	8	16.2 代表的なアプリケーション	24
13 代表的特性	10	16.3 電源に関する推奨事項	28
14 パラメータ測定情報	14	16.4 レイアウト	28
14.1 オン抵抗	14	17 デバイスおよびドキュメントのサポート	30
14.2 オンリーク電流	15	17.1 ドキュメントのサポート	30
14.3 オフリーク電流	15	17.2 ドキュメントの更新通知を受け取る方法	30
14.4 電源オフリーク電流	15	17.3 サポート・リソース	30
14.5 伝搬遅延	17	17.4 商標	30
14.6 $t_{ON}(VDD)$ および $t_{OFF}(VDD)$ 時間	17	17.5 静電気放電に関する注意事項	30
14.7 遷移時間	17	17.6 用語集	30
14.8 ブレイク ビフォー メイク	18	18 改訂履歴	30
14.9 THD + ノイズ	18	19 メカニカル、パッケージ、および注文情報	31

4 ピン構成および機能




図 4-1. DSG パッケージ TMUX4821 (単極単投 2ch)




図 4-2. DSG パッケージ TMUX4819 (単極双投 1ch)

ピンの機能

ピン			タイプ ⁽¹⁾	説明
番号	TMUX4821	TMUX4819		
1	S1	SA	I/O	ソースピン 1 または A。入力または出力として使用可能。
2	D1	N.C.	I/O	ドレインピン 1。入力または出力として使用が可能。N.C. の場合は、ピンを GND に接続して、ピンを既知の状態に維持します (内部接続されていません)。
3	SEL2	EN	I	ロジック制御入力。スイッチの接続を制御します
4	GND	GND	GND	グランド (0V) リファレンス
5	S2	SB	I/O	ソースピン 2 または B。入力または出力として使用可能。
6	D2	D	I/O	ドレインピン 2 またはドレイン。入力または出力として使用が可能。
7	SEL1	SEL	I	ロジック制御入力。スイッチの接続を制御します。
8	VDD	VDD	P	正電源。このピンは最も正の電源電位になる。確実な動作を保証するため、VDD と GND の間に $0.1\mu\text{F} \sim 10\mu\text{F}$ のデカップリングコンデンサを接続します。表 15-1 に示すように、スイッチの接続を制御します
サーマル パッド	GND	GND	GND	グランド (0V) リファレンス

(1) I = 入力、I/O = 入力または出力、GND = グランド、P = 電源。

5 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)^{(1) (2)}

		最小値	最大値	単位
V_{DD} から GND	電源電圧	-0.5	6	V
V_{SEL} から GND	ロジック制御入力ピン電圧	-0.5	6	V
V_S または V_D から GND	ソースまたはドレイン電圧 (S_x, D_x) からグランド	-17	17	V
V_S から V_D または V_S	ソースからドレインまたはソース (同じチャネル) ⁽⁴⁾	-18	18	V
	ソースからドレインまたはソース (独立チャネル) ⁽³⁾	-24	24	V
I_{SEL}	ロジック制御入力ピン電流	-30	30	mA
I_S または I_D (CONT)	ソースまたはドレインでの連続電流 (S_x, D_x)	$I_{DC} + 10\%$ ⁽⁵⁾		mA
T_A	周囲温度	-55	150	°C

自由気流での動作温度範囲内 (特に記述のない限り)^{(1) (2)}

		最小値	最大値	単位
T_{stg}	保存温度	-65	150	°C
T_J	接合部温度		150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。絶対最大定格は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。推奨動作条件の範囲外ではあるが、絶対最大定格の範囲内で短時間動作している場合、デバイスは損傷を受けない可能性がありますが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 特に指定のない限り、すべての電圧値はグランドを基準にしています。
- (3) 各入力ピンは、電源レールに対してダイオードでクランプされています。信号として過電圧が加わる場合、その電圧および電流は最大定格の範囲に制限される必要があります。
- (4) 同じチャネル内のソースピンとドレインピンの間の最大電圧。次に例を示します。S1A から D1 または S1A から S1B
- (5) I_{DC} の仕様については、ソースまたはドレインの連続電流の表を参照してください。

6 ESD 定格

				値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM) ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	すべてのピン	± 2000	V
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 に準拠 ⁽²⁾		± 1000	

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

7 热に関する情報

热評価基準 ⁽¹⁾		TMUX48xx	単位
		DSG	
		8 ピン	
$R_{\theta JA}$	接合部から周囲への热抵抗	69.1	°C/W
$R_{\theta JC(\text{top})}$	接合部からケース(上面)への热抵抗	84.0	°C/W
$R_{\theta JB}$	接合部から基板への热抵抗	35.7	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	4.0	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	35.7	°C/W
$R_{\theta JC(\text{bot})}$	接合部からケース(底面)への热抵抗	14.3	°C/W

(1) 従来および最新の热評価基準の詳細については、『半導体およびICパッケージの热評価基準』アプリケーションレポートを参照してください。

8 推奨動作条件

自由気流での動作温度範囲内(特に記述のない限り)

		最小値	公称値	最大値	単位
V_{DD}	正電源電圧	1.8	5.5	5.5	V
V_S または V_D	信号パスにおける入出力電圧(ソースまたはドレインピン)(Sx, D)	-15	15	15	V
V_{SEL}	アドレス/選択ピン電圧	0	5.5	5.5	V
I_S または I_D (CONT)	ソースまたはドレインでの連続電流(Sx, D)			I_{DC} ⁽¹⁾	A
T_A	周囲温度	-40	125	125	°C

(1) I_{DC} 仕様については、ソースまたはドレインの連続電流の表を参照してください。

9 ソースまたはドレイン連続電流

$V_{DD} = 3.3V$ 、 $GND = 0V$ (特に記述のない限り)

チャネルあたりの連続電流(I_{DC})				
パッケージ	25°C	85°C	125°C	単位
DSG	1.1	0.87	0.27	A

10 ソースまたはドレイン RMS 電流

$T_{DD} = 3.3V$ 、 $GND = 0V$ (特に記述のない限り)

チャネルあたりの RMS 電流(I_{RMS})				
パッケージ	25°C	85°C	125°C	単位
DSG	1.1	1.1	0.54	A

11 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)

代表値 $V_{DD} = 3.3V$ $T_A = 25^\circ C$ (特に記述のない限り)

パラメータ		テスト条件	T_A	最小値	標準値	最大値	単位
アナログスイッチ							
R_{ON}	オン抵抗	$V_{DD} = 2.5V \sim 5.5V$ $V_S = -15V \sim +15V$ $I_D = -100mA$	25°C	0.16	0.20	0.225	Ω
			-40°C ~ +85°C			0.26	Ω
			-40°C ~ +125°C		0.3		Ω
R_{ON}	オン抵抗	$V_{DD} = 1.8V \sim 2.5V$ $V_S = -15V \sim +15V$ $I_D = -100mA$	25°C	0.16	0.25	0.225	Ω
			-40°C ~ +85°C			0.26	Ω
			-40°C ~ +125°C		0.3		Ω
ΔR_{ON}	チャネル間のオン抵抗の不整合	$V_{DD} = 2.5V \sim 5.5V$ $V_S = -15V \sim +15V$ $I_D = -100mA$	25°C	0.0008	0.03	0.05	Ω
			-40°C ~ +85°C		0.03		Ω
			-40°C ~ +125°C		0.05		Ω
ΔR_{ON}	チャネル間のオン抵抗の不整合	$V_{DD} = 1.8V \sim 2.5V$ $V_S = -15V \sim +15V$ $I_D = -100mA$	25°C	0.008	0.035	0.04	Ω
			-40°C ~ +85°C		0.04		Ω
			-40°C ~ +125°C		0.06		Ω
$R_{ON\ FLAT}$	オン抵抗の平坦性	$V_{DD} = 2.5V \sim 5.5V$ $V_S = -15V \sim +15V$ $I_D = -100mA$	25°C	0.0001	0.01	0.05	Ω
			-40°C ~ +85°C		0.05		Ω
			-40°C ~ +125°C		0.07		Ω
$R_{ON\ FLAT}$	オン抵抗の平坦性	$V_{DD} = 1.8V \sim 2.5V$ $V_S = -15V \sim +15V$ $I_D = -100mA$	25°C	0.0004	0.015	0.07	Ω
			-40°C ~ +85°C		0.07		Ω
			-40°C ~ +125°C		0.09		Ω
$R_{ON\ DRIFT}$	オン抵抗のドリフト	$V_S = 0V, I_S = -100mA$	-40°C ~ +125°C	0.0006	5		Ω/°C
$I_{S(OFF)}$	ソースオフリーケ電流 ⁽¹⁾	スイッチ状態はオフ $V_S = \pm 15V / 0V$ $V_D = 0V / \pm 15V$	25°C	0.001			μA
			-40°C ~ +85°C	-0.1	0.1		μA
			-40°C ~ +125°C	-1	1		μA
$I_{S(ON)}$ $I_{D(ON)}$	チャネルオンリーケ電流 ⁽²⁾	スイッチ状態はオン $V_S = V_D = \pm 15V$	25°C	0.001			μA
			-40°C ~ +85°C	-0.1	0.1		μA
			-40°C ~ +125°C	-1	1		μA
$I_{S(POFF)}$	ソース電源オフリーケ電流 ⁽¹⁾	$V_{DD} = 0V$ $V_S = \pm 15V / 0V$ $V_D = 0V / \pm 15V$	25°C	0.02			μA
			-40°C ~ +85°C	-0.1	0.1		μA
			-40°C ~ +125°C	-2	2		μA
$I_{D(POFF)}$	ドレイン電源オフリーケ電流 ⁽¹⁾	$V_{DD} = 0V$ $V_S = \pm 15V / 0V$ $V_D = 0V / \pm 15V$	25°C	0.02			μA
			-40°C ~ +85°C	-0.1	0.1		μA
			-40°C ~ +125°C	-2	2		μA

自由気流での動作温度範囲内 (特に記述のない限り)

代表値 $V_{DD} = 3.3V$ $T_A = 25^\circ C$ (特に記述のない限り)

パラメータ		テスト条件	T_A	最小値	標準値	最大値	単位
ロジック入力 (SEL/EN ピン)							
V_{IH}	ロジック電圧 High	$V_{DD} = 5.5V$	$-40^\circ C \sim +125^\circ C$	1.2	5.5		V
		$V_{DD} = 3.3V$		1.1	5.5		
		$V_{DD} = 1.8V$		0.8	5.5		
V_{IL}	ロジック電圧 Low	$V_{DD} = 5.5V$	$-40^\circ C \sim +125^\circ C$	0	0.6		
		$V_{DD} = 3.3V$		0	0.6		
		$V_{DD} = 1.8V$		0	0.42		
I_{IH}	入力リーケ電流		$-40^\circ C \sim +125^\circ C$	1	1.5	μA	
I_{IL}	入力リーケ電流		$-40^\circ C \sim +125^\circ C$	-10	-1	nA	
C_{IN}	ロジック入力容量		$-40^\circ C \sim +125^\circ C$	5		pF	
電源							
I_{DD}	V_{DD} の電源電流	ロジック入力 = 0V, 5V、または V_{DD}	25°C	55	125	μA	
			$-40^\circ C \sim +85^\circ C$	130		μA	
			$-40^\circ C \sim +125^\circ C$	140		μA	

- (1) V_S が電圧電位にある場合、 V_D は 0V、または V_S が 0V の場合、 V_D 電圧電位です。
- (2) V_S が電圧電位にある場合、 V_D は浮動、または V_D が電圧電位にある場合、 V_S は浮動です。

12 スイッチング特性

自由気流での動作温度範囲内 (特に記述のない限り)

代表値 $V_{DD} = 3.3V$ $T_A = 25^\circ C$ (特に記述のない限り)

パラメータ		テスト条件	T_A	最小値	標準値	最大値	単位
t_{TRAN}	制御入力からの遷移時間	$V_{DD} = 2.5V \sim 5.5V$ $V_S = 3.3V$ $R_L = 50\Omega, C_L = 35pF$	25°C	80	185		us
			-40°C ~ +85°C		220		
			-40°C ~ +125°C		220		
		$V_{DD} = 1.8V \sim 2.5V$ $V_S = 3.3V$ $R_L = 50\Omega, C_L = 35pF$	25°C	10	340		
			-40°C ~ +85°C		490		
			-40°C ~ +125°C		490		
t_{BBM}	ブレイク ビフォー メイクの時間遅延	$V_{DD} = 2.5V \sim 5.5V$ $V_S = 3.3V$ $R_L = 50\Omega, C_L = 35pF$	25°C	40	300		us
			-40°C ~ +85°C	40	300		
			-40°C ~ +125°C	40	300		
		$V_{DD} = 1.8V \sim 2.5V$ $V_S = 3.3V$ $R_L = 50\Omega, C_L = 35pF$	25°C	40	420		
			-40°C ~ +85°C	40	490		
			-40°C ~ +125°C	40	490		
t_{ON}	制御入力からのターンオン時間	$V_S = 3.3V$ $R_L = 50\Omega, C_L = 35pF$	25°C		155	300	us
			-40°C ~ +85°C		400	400	us
			-40°C ~ +125°C			450	us
t_{OFF}	制御入力からのターンオフ時間	$V_S = 3.3V$ $R_L = 50\Omega, C_L = 35pF$	25°C		14	14	us
			-40°C ~ +85°C		14	14	us
			-40°C ~ +125°C		14	14	us
$t_{ON(VDD)}$	デバイスのターンオン時間 (V_{DD} から出力)	V_{DD} 立ち上がり時間 = 1 μs $R_L = 50\Omega, C_L = 35pF$	25°C		175	175	us
Q_{INJ}	電荷注入	$V_S = 0V, C_L = 100pF$	25°C		5	5	pC
O_{ISO}	オフ絶縁	$R_L = 50\Omega, C_L = 5pF$ $V_S = 200mV_{RMS}, V_{BIAS} = 0V, f = 100kHz$	25°C		-50	-50	dB
X_{TALK}	クロストーク -4821	$R_L = 50\Omega, C_L = 5pF$ $V_S = 200mV_{RMS}, V_{BIAS} = 0V, f = 100kHz$	25°C		-100	-100	dB
	クロストーク -4819	$R_L = 50\Omega, C_L = 5pF$ $V_S = 200mV_{RMS}, V_{BIAS} = 0V, f = 100kHz$	25°C		-55	-55	
BW	-3dB 帯域幅 (小信号)	$R_L = 50\Omega, C_L = 5pF$ $V_S = 200mV_{RMS}, V_{BIAS} = 0V, f = 100kHz$	25°C		100	100	MHz
I_L	挿入損失	$R_L = 50\Omega, C_L = 5pF$ $V_S = 200mV_{RMS}, V_{BIAS} = 0V, f = 1MHz$	25°C		-0.01	-0.01	dB
$ACPSRR$	AC 電源除去比	V_{DD} 上で $V_{PP} = 0.62V$ $R_L = 32\Omega, C_L = 5pF, f = 20kHz$	25°C		-100	-100	dB
$C_{S(OFF)}$	ソース オフ容量	$V_S = 0V, f = 1MHz$	25°C		70	70	pF
$C_{S(ON)}, C_{D(ON)}$	オン容量	$V_S = 0V, f = 1MHz$	25°C		40	40	pF

自由気流での動作温度範囲内 (特に記述のない限り)

代表値 $V_{DD} = 3.3V$ $T_A = 25^\circ C$ (特に記述のない限り)

パラメータ		テスト条件	T_A	最小値	標準値	最大値	単位
THD+N	全高調波歪 + ノイズ	$V_{PP} = 0.5V, V_{BIAS} = 0V$ $R_L = 600\Omega$ $f = 20Hz \sim 20kHz$	25°C	-	-107	-	dB
			-40°C ~ +85°C	-	-105	-	
			-40°C ~ +125°C	-	-105	-	
		$V_{PP} = 0.5V, V_{BIAS} = 0V$ $R_L = 32\Omega$ $f = 20Hz \sim 20kHz$	25°C	-	-102	-	
			-40°C ~ +85°C	-	-102	-	
			-40°C ~ +125°C	-	-102	-	

13 代表的特性

$T_A = 25^\circ\text{C}$ (特に記述のない限り)




図 13-1. オン抵抗とソースまたはドレイン電圧との関係




図 13-2. 温度範囲にわたるオン抵抗とソースまたはドレイン電圧との関係




図 13-3. オン リーク電流とソースまたはドレイン電圧との関係




図 13-4. ISOFF リークとソース電圧との関係




図 13-5. IDOFF リークとドレイン電圧との関係




図 13-6. 電源電流と電源電圧との関係

13 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ (特に記述のない限り)




図 13-7. 電源電流とロジック電圧との関係




図 13-8. V_{IH} ロジック スレッショルドと電源電圧との関係




図 13-9. V_{IL} ロジック スレッショルドと電源電圧との関係




図 13-10. サンプリング時間と温度との関係




図 13-11. 遷移時間と電源電圧との関係




図 13-12. tBBM と電源電圧との関係

13 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ (特に記述のない限り)




図 13-13. 電荷注入とソース電圧との関係




図 13-14. THD+N と周波数との関係




図 13-15. THD+N と周波数との関係




図 13-16. THD+N と周波数との関係




図 13-17. THD+N と周波数との関係




図 13-18. THD+N とピーク ツー ピーク電圧との関係

13 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ (特に記述のない限り)




図 13-19. 挿入損失と周波数との関係




図 13-20. ACPSRR と周波数との関係




図 13-21. 最大正弦波信号スイング

14 パラメータ測定情報

14.1 オン抵抗

デバイスのオン抵抗は、デバイスのソースピン (S_x) とドレインピン (D_x) の間の抵抗値 (Ω) です。オン抵抗は、入力電圧と電源電圧によって変化します。オン抵抗は、記号 R_{ON} を使用して示されます。図 14-1 に、 R_{ON} の測定に使用する測定構成を示します。この構成を使用して電圧 (V) と電流 (I_{SD}) を測定し、 R_{ON} は $R_{ON} = V / I_{SD}$ で計算します。




図 14-1. オン抵抗測定時の構成

14.2 オン リーク電流

ソース側オンリーク電流は、スイッチがオン状態にあるとき、ソースピンに流入する、または流出するリーク電流と定義されます。この電流は、記号 $I_{S(ON)}$ を使用して示されます。ドレイン側オンリーク電流は、スイッチがオン状態にあるとき、ドレインピンに流入する、または流出するリーク電流と定義されます。この電流は、記号 $I_{D(ON)}$ を使用して示されます。測定中、ソースピンまたはドレインピンはフローティング状態を維持します。図 14-2 に、オンリーク電流 ($I_{S(ON)}$ または $I_{D(ON)}$) の測定時に使用される回路構成を示します。




図 14-2. オン リーク測定時の構成

14.3 オフ リーク電流

ソースおよびドレイン オフリーク電流は、スイッチがオフ状態にあるとき、ソースピンまたはドレインピンに流入または流出するリーク電流と定義されます。この電流は、記号 $I_{S(OFF)}$ および $I_{D(OFF)}$ で示します。図 14-3 に、オフリーク電流の測定に使用する構成を示します。




図 14-3. オフ リーク測定時の構成

14.4 電源オフ リーク電流

電源オフ ソースおよびドレイン リーク電流は、デバイスが電源オフ状態にあるとき、ソースピンまたはドレインピンに流入または流出するリーク電流と定義されます。この電流は、記号 $I_{PS(OFF)}$ および $I_{PD(OFF)}$ で示します。図 14-4 に、オフリーク電流の測定に使用する構成を示します。




図 14-4. 電源オフ時のリーク測定時のセットアップ

14.5 伝搬遅延

伝搬遅延は、入力信号が 50% のスレッショルドを上回った、または下回った後に、デバイスの出力が 50% に上昇または降下するまでに要する時間として定義されます。図 14-5 に、伝搬遅延 (記号 t_{PD}) の測定に使用する構成を示します。




図 14-5. 伝搬遅延測定時の構成

14.6 $t_{ON(VDD)}$ および $t_{OFF(VDD)}$ 時間

$t_{ON(VDD)}$ 時間は、電源が電源スレッショルドを超えた後、デバイスの出力信号が 90% に上昇するまでの所要時間として定義されます。90% の測定値を使用して、システムでデバイスがオンになるタイミングを提供します。図 14-6 に、ターンオン時間 (記号 $t_{ON(VDD)}$) の測定に使用するセットアップを示します




図 14-6. $t_{ON(VDD)}$ および $t_{OFF(VDD)}$ 時間測定のセットアップ

14.7 遷移時間

遷移時間は、制御信号がロジック スレッショルドを上回った、または下回った後に、デバイスの出力が 10% 上昇または降下するまでに要する時間として定義されます。デバイスのタイミングは、10% の遷移時間の測定値を使用します。システムレベルのタイミングは、負荷抵抗と負荷容量から追加される時定数を考慮できます。図 14-7 に、遷移時間 (記号 $t_{TRANSITION}$) の測定に使用する構成を示します。




図 14-7. 遷移時間測定時の構成

14.8 ブレイク ピフォーメイク

ブレイク ピフォーメイク遅延は、デバイスのスイッチング時に 2 つの入力が接続されることを防止する安全機能です。出力は、次のオン状態スイッチと接続する前に、まずオン状態スイッチから切断されます。この ブレイク(切断)とメイク(接続)の間の時間遅延を、ブレイク ピフォーメイク遅延と呼んでいます。図 14-8 に、ブレイク ピフォーメイク遅延(記号 $t_{OPEN(BBM)}$)の測定に使用する構成を示します。




図 14-8. ブレイク ピフォーメイク遅延測定時の構成

14.9 THD + ノイズ

信号の全高調波歪み (THD) は、マルチプレクサの出力において、すべての高調波成分の電力の合計と基本周波数の電力の比として定義される、高調波歪みを測定した値です。デバイスのオン抵抗は入力信号の振幅によって変化し、ドレインピンを低インピーダンスの負荷に接続することで、歪み発生の原因となります。全高調波歪み + ノイズは THD + N と表されます。




図 14-9. THD + N 測定時の構成

14.10 電源電圧変動除去比 (PSRR)

電源電圧ピンに現れるノイズ信号やスプリアス信号が、スイッチの出力に対し結合されることを防止するデバイスの能力を測定したものが PSRR です。測定対象のデバイスの DC 電源電圧は、 100mV_{PP} の正弦波によって変調されます。出力に現れる信号振幅と変調信号の振幅との比率が AC PSRR です。




図 14-10. AC PSRR 測定時の構成

14.11 電荷注入

容量の不一致がある場合、ゲート信号の立ち下がりエッジまたは立ち上がりエッジにおいて、ドレインまたはソースに電荷が注入されます。デバイスのソースまたはドレインに注入される電荷の量を電荷注入と呼び、 Q_C という記号で表します。図 14-11 に、ドレイン (Dx) からソース (Sx) に向けた電荷注入の測定に使用する設定を示します。




図 14-11. 電荷注入測定時の設定

14.12 帯域幅

帯域幅は、入力をオンチャネルのソースピン (Sx) に印加し、出力がデバイスのドレインピン (Dx) で測定された場合に減衰量が 3dB 未満である周波数の範囲として定義されます。図 14-12 に、帯域幅を測定する際の設定を示します。




図 14-12. 帯域幅測定時の設定

14.13 オフアイソレーション

オフ絶縁は、オフチャネルのソースピン (Sx) に信号が印加された場合に、そのデバイスのドレインピン (D) に現れる信号の比率として定義されます。図 14-13 に、オフ絶縁の測定を行う際の設定と、オフ絶縁の計算に使用する式を示します。




図 14-13. オフ絶縁測定時の設定

$$Off\ Isolation = 20 \times \log \left(\frac{V_{OUT}}{V_S} \right) \quad (1)$$

14.14 クロストーク

クロストークは、オンチャネルのソース ピン (Sx) に信号が印加された場合に、他のチャネルのドレイン ピン (D) に現れる信号の比率として定義されます。図 14-14 に、クロストークの測定を行う際の設定と、クロストークの計算に使用する式を示します。





図 14-14. クロストーク測定時の設定

$$Channel-to-Channel Crosstalk = 20 \times \log \left(\frac{V_{OUT}}{V_S} \right) \quad (2)$$

15 詳細説明

15.1 機能ブロック図

TMUX4821 は単極単投 2 チャネル、TMUX4819 は単極双投 1 チャネルのマルチプレクサまたはデマルチプレクサです。選択ラインと V_{DD} ピンの状態に基づいて、各入力がオンまたはオフになります。



15.2 デバイスの機能モード

TMUX48xx の真理値表を [表 15-1](#) に示します。

表 15-1. TMUX4821 真理値表

V_{DD}	SEL_x	チャネル x
0	$X^{(1)}$	すべてのチャネルがオフ (HI-Z)。デバイスは電源オフ保護状態にあります。
1	0	チャネル x OFF
1	1	チャネル x ON

表 15-2. TMUX4819 真理値表

V_{DD}	SEL	EN	選択された入力をドレイン (D) ピンに接続
0	$X^{(1)}$	X	すべてのチャネルがオフ (HI-Z)。デバイスは電源オフ保護状態にあります。
1	X	0	すべてのチャネルがオフ (HI-Z)。デバイスは電源オフ保護状態にあります。
1	0	1	$S_x A$
1	1	1	$S_x B$

(1) X は「任意」を意味します。

15.3 機能説明

15.3.1 電源電圧範囲外の対応

TMUX48xx は、ソース (S_x) およびドレイン (D_x) ピンで電源電圧を超える最大 $\pm 15V$ の信号電圧に対応しています。この機能により、 V_{DD} を上回り、またグランドを下回る AC と DC の双方向信号の両方が、単方向電源を使用して、歪みなしにスイッチを通過できます。本デバイスは、「電気的特性」に記載された性能の範囲内に維持されます。




図 15-1. 電源電圧範囲外の信号対応

15.3.2 双方向動作

TMUX48xx は、ソース (Sx) からドレイン (Dx)、またはドレイン (Dx) からソース (Sx) への双方向で、良好な導電性を提供します。各チャネルは両方向で非常に類似した特性を持ち、アナログ信号とデジタル信号の両方をサポートします。

15.3.3 電源オフ保護機能

TMUX48xx は、スイッチ パスで最大 $\pm 15V$ の電源オフ保護機能を備えています。これにより、スイッチは高インピーダンス モードに維持され、電源が除去されると ($V_{DD} = 0V$) ソース (Sx) ピンとドレイン (Dx) ピンが絶縁されます。電源オフ保護機能により、信号バスの電源シーケンスが不要になり、システムの複雑さが最小限に抑えられます。デバイスの性能は、「電気的仕様」に記載されているリーク性能の範囲内に維持されます。電源オフ保護機能の詳細については、『電源オフ保護を備えた信号スイッチで電源シーケンスを不要に』を参照してください。




図 15-2. 電源電圧を上回る電源オフ保護

15.3.4 1.2V および 1.8V のロジック互換入力

TMUX48xx は、1.8V の電源の場合に 1.2V ロジック互換、5V 電源 (V_{DD}) の場合に 1.8V ロジック互換です。低いロジック レベル入力により、デバイスは低いロジック I/O レールを持つプロセッサと接続できるので、外部変換器は不要となり、スペースと部品 (BOM) コストの両方を節約できます。1.8V ロジックの実装の詳細については、『1.8V ロジックのマルチプレクサとスイッチを使用した設計の簡素化』を参照してください

15.3.5 ロジック ピン内蔵のプルダウン抵抗

TMUX48xx には、内部の弱いプルダウン抵抗が GND に接続されており、ロジック ピンが浮動のままにならないようにしています。この機能は、最大 2 つの外部コンポーネントを統合し、システムのサイズとコストを節約します。

このプルダウン抵抗の値は約 $6M\Omega$ です。

15.3.6 フェイルセーフ ロジック

TMUX48xx は、制御入力ピン (SEL) でフェイルセーフ ロジックに対応しているため、電源ピンの状態に関係なく、最大 5.5V での動作が可能です。この機能により、電源ピンよりも先に制御ピンに電圧が印加されるため、デバイスへの損傷の可能性が避けられます。フェイルセーフ ロジックにより、ロジック制御ピンの電源シーケンスが不要になり、システムの複雑さが最小限に抑えられます。たとえば、フェイルセーフ ロジック機能を使用すると、 $V_{DD} = 0V$ でも TMUX48xx のロジック入力ピンを 5.5V に上昇させることができます。ロジック制御入力は、電源オフ状態で最大 5.5V の正のフォルトから保護されていますが、負の過電圧状態に対する保護はありません。

16 アプリケーションと実装

注

以下のアプリケーション セクションにある情報は、TI の製品仕様に含まれるものではなく、TI はその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

16.1 アプリケーション情報

TMUX4821、および TMUX4819 は、「電源電圧を上回る信号を通過させるスイッチとマルチプレクサ」デバイス ファミリの製品です。つまりこのデバイスは、-15V~15V の低電圧電源で 1.8V~5.5V の信号を切り替えることができます。さらに、TMUX48xx には電源オフ保護機能が搭載されており、電源が供給されていないときでもスイッチをオープン状態に維持するよう設計されています。この独自の機能の組み合わせにより、TMUX48xx は昇圧出力や高い同相オフセットなど、広範なアプリケーション向けに非常に多用途になります。

16.2 代表的なアプリケーション

16.2.1 オーディオアンプのスイッチング

多くの場合、システム内に複数のオーディオ ソースが存在しており、どのソースをスピーカに接続するかをユーザーが選択できます。これらのソース間の切り替えを有効にするには、TMUX48xx が使用できます。ライン入力は負電圧にバイアスでき、Class-D アンプの出力は通常使用される 3V および 5V 電源よりも高くすることができます。したがって、接続されているすべての回路は、このバイポーラ電圧に対処する必要があります。この同じ方式は、複数のスピーカ出力と 1 つのソースがあるシステムでも使用できます。ここでは、スイッチを使用して内部スピーカから外部スピーカに切り替えます。図 16-1 に、これらのアプリケーションのブロック図を示します。ここでは、TLV320AIC3x をオーディオ コーデックとして使用し、TPA313x Class-D オーディオ アンプを駆動しています。さらに、外部コネクタ（オーディオ ジャック入力または外部スピーカ）で IEC 保護が必要な場合は、2 チャンネルの TPD2E007 を使用できます。

TMUX48xx は、電源電圧 1.8V ~ 5.5V で、最大 $\pm 15V$ のスイッチングに使用できます。この電源は GPIO で直接駆動することもでき、ユーザーはデバイスを超低消費電力モードに設定できます。このモードでは、TMUX48xx は電源オフ保護で動作するため、入力に高電圧が存在しても出力には伝わりません。この機能により、正しい電源投入サイクルが可能になり、システムの堅牢性が向上します。さらに、TMUX48xx は THD+N 性能が非常に優れているため、スイッチを通過するオーディオ信号の品質への影響は最小限です。この結果、システム設計者はシグナル インテグリティに影響を及ぼすことなく、基板面積を大幅に節減できます。




図 16-1. オーディオ アンプのスイッチング

16.2.1.1 設計要件

表 16-1. 設計パラメータ

パラメータ	値
電源電圧 (V_{DD})	1.8V~5.5V
MUX I/O 信号範囲 (V_S, V_D)	-15V~15V
制御ロジック スレッショルド (V_{SEL})	1.8V ~ 5.5V

16.2.1.2 詳細な設計手順

TMUX48xx は、電源デカップリング コンデンサを除いて、一切の外部コンポーネント無しで、電源を上回る双方向信号に対応できます。図 15-1 に、信号範囲がデバイスの電源電圧範囲を上回っている様子や下回っている様子を示します。さらに、非常に低いオン抵抗と非常にフラットな応答により、TMUX48xx は THD+N が非常に低く、DC 損失と自己発熱への影響が低減されています。これらの特長から、TMUX48xx はオーディオ アプリケーションに最適です。

16.2.1.3 アプリケーション曲線

オン抵抗が低く、応答が非常にフラットなため、TMUX48xx は THD+N が非常に低くなります。この結果、高性能システムであっても、オーディオ忠実度にほとんど、またはまったく影響を及ぼしません。この結果、システム設計者は信号整合性に影響を及ぼすことなく、基板面積を大幅に節減できます。




図 16-2. $R_L = 600\Omega$ での THD+N




図 16-3. $R_L = 32\Omega$ での THD+N

このデバイスはオン抵抗が非常に低いため、 8Ω や 4Ω のシステムなど、出力スピーカのインピーダンスが非常に低いアプリケーションで使用できます。このようなアプリケーションでは、スイッチに流れる電流が大幅に増加し、自己発熱を引き起こす可能性があります。

16.2.2 スマート ドラッグ デリバリ流量計

スマート ドラッグ デリバリ アプリケーションでは、投与量の正確な測定を監視する必要があります。採用されている非常に正確なアーキテクチャの 1 つに、トランスデューサを使用した差分タイム オブ フライト (TOF) があります。多くの液体流量センサシステムは、ガス アプリケーションに比べて減衰が大きくなります。このような高減衰シナリオでは、より高い励起電圧を使用して信号対雑音比 (SNR) を大幅に高めます。双方向単極双投マルチプレクサを使用して、マイコンからトランシーバへの送信信号と受信信号を歪みなしで切り替えます。

TMUX48xx は電源電圧を上回る信号に対応できるため、この高い励起電圧に対応するのに最適な選択です。TMUX48xx は、1.8V~5.5V の電源電圧を使用して、最大 -15V~15V の信号のスイッチングに使用でき、オン抵抗が非常に低いため、信号品質への影響を最小限に抑えることができます。この電源は GPIO で直接駆動することができ、ユーザーはデバイスを超低消費電力モードに設定できます。このモードでは、TMUX48xx は電源オフ保護で動作するため、入力に高電圧が存在しても出力には伝わりません。これにより、正しい電源投入サイクルが可能になり、システムの堅牢性が向上します。さらに、TMUX48xx は THD+N 性能が非常に優れているため、スイッチを通過する信号の品質への影響は最小限です。




図 16-4. スマート ドラッグ デリバリ流量計

16.2.2.1 設計要件

表 16-2. 設計パラメータ

パラメータ	値
電源電圧 (V_{DD})	1.8V ~ 5.5V
MUX I/O 信号範囲 (V_S, V_D)	-15V~15V (電源電圧超)
制御ロジック スレッショルド (V_{SEL})	1.8V ~ 5.5V

16.2.2.2 詳細な設計手順

TMUX48xx は、電源デカップリング コンデンサを除いて、一切の外部コンポーネント無しで、電源を上回る双方向信号に対応できます。セクション 15.3.1 に、信号範囲がデバイスの電源電圧範囲を上回っている様子や下回っている様子を示します。さらに、非常に低いオン抵抗と非常にフラットな応答により、TMUX48xx は THD+N が非常に低く、DC 損失と自己発熱への影響が低減されています。これらの特長から、TMUX48xx は高減衰トランステューサ アプリケーションに理想的です。流量計システムの詳細な分析については、セクション 16.2.2.3 を参照してください。

16.2.2.3 アプリケーション曲線

TMUX48xx の線形応答により、信号の歪みや損失への影響が低減されるため、高精度の産業用システムに最適な選択です。TMUX48xx は専用アーキテクチャを活用してオン抵抗を非常に平坦に維持すると同時に、電源電圧を -15V ~ 15V 上回った信号にも対応しています。さらに、TMUX48xx は、出力容量性トランステューサを駆動するために広い周波数範囲に対応しています。これにより、オン抵抗が低いため、挿入損失も非常に小さくなります。




図 16-5. 全周波数帯域での挿入損失

16.3 電源に関する推奨事項

1.8V~5.5V の広い電源電圧範囲で動作すると同時に、-15V~15V の入力または出力信号に対応します。

電源のバイパスによって、ノイズ マージンが向上し、電源レールから他の部品へのスイッチング ノイズの伝搬が防止されます。最適な性能を実現するには、良好な電源デカップリングが重要です。電源のノイズ耐性を向上させるため、 V_{DD} からグランドに対し、 $0.1\mu F$ ~ $10\mu F$ の範囲の電源デカップリング コンデンサを使用してください。バイパス コンデンサは、デバイスの電源ピンのできるだけ近くに配置し、低インピーダンスで接続します。テキサス・インスツルメンツでは、電源デカップリング用として、**ESR** (等価直列抵抗) および **ESL** (インダクタンス) が低い特性を持つ、積層セラミック チップ コンデンサ (MLCC) の使用を推奨しています。

非常に敏感なシステムや、過酷なノイズ環境のシステムでは、コンデンサとデバイスのピン間の接続にビアの使用を避けることで、ノイズ耐性を改善できる場合があります。並列に複数のビアを使用すると、全体的なインダクタンスが低減でき、さらにグランド プレーンやパワー プレーンへの接続も改善されます。電源をオンにする前に、必ずグランド (GND) 接続が確立されていることを確認してください。

16.4 レイアウト

16.4.1 レイアウトのガイドライン

PCB パターンが 90° の角度でコーナーを曲がると、反射が発生する可能性があります。反射は主に、パターンの幅の変化が原因で発生します。曲がりの頂点では、パターン幅が幅の 1.414 倍に増加します。これにより、伝送ラインの特性のアップセットが向上します。特に、パターンの分散静電容量と自己インダクタンスが増加し、反射が発生します。すべての PCB トレースが直線的であるとは限らないため、一部のパターンはコーナーを曲がる必要があります。図 16-6 に、コーナーを丸める斬新で優れた方法を示します。最後の例 (BEST) のみが一定のパターン幅を維持し、反射を最小限に抑えます。




図 16-6. パターン例

高速信号は、ビア数とコーナー数を最小にして配線し、信号の反射とインピーダンスの変化を低減します。ビアを使用する必要がある場合は、周囲の空間距離を大きく確保することで、そこでの静電容量を最小化します。各ビアは、信号の伝送ラインにおいて連続性を損ない、また、ボードの他の層からの干渉を拾う可能性を高くしています。高周波信号向けのテストポイントを設計する際、スルーホール ピンの使用は推奨されません。

主に考慮すべき事項は以下の通りです。

- 確実な動作を保証するため、VDD と GND の間に $0.1\mu\text{F} \sim 10\mu\text{F}$ のデカップリング コンデンサを接続します。テキサス・インストルメンツは $0.1\mu\text{F}$ と $1\mu\text{F}$ のコンデンサを推奨します。この場合、最小値のコンデンサをピンのできるだけ近くに配置します。電源電圧に対してコンデンサの電圧定格が十分であることを確認します。
- 入力への配線は可能な限り短くします。
- 平面状のグランド プレーンを使用し、電磁干渉 (EMI) ノイズのピックアップを低減します。
- デジタル パターンと並行して敏感なアナログ パターンを配線しないでください。可能な限り、デジタル パターンとアナログ パターンの交差は避け、どうしても必要な場合には、必ず直角に交差させてください。
- 並列に複数のビアを使用すると、インダクタンス全体が低減でき、さらにグランド プレーンへの接続も改善されます。

16.4.2 レイアウト例




図 16-7. TMUX48xx レイアウト例

17 デバイスおよびドキュメントのサポート

17.1 ドキュメントのサポート

17.1.1 関連資料

関連資料については、以下を参照してください。

- ・ [テキサス・インスツルメンツ、『電源オフ保護を備えた信号スイッチで電源シーケンスを不要に』アプリケーション ブリーフ](#)
- ・ [テキサス・インスツルメンツ、『1.8V ロジックのマルチプレクサおよびスイッチによる設計の簡素化』アプリケーション ブリーフ](#)

17.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

17.3 サポート・リソース

[テキサス・インスツルメンツ E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

17.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

17.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

17.6 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

18 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (October 2025) to Revision A (December 2025)	Page
・ データシートのステータスを「事前情報」から「量産データ」に更新.....	1
・ セクション 13 を更新.....	10
・ セクション 16.1 を更新.....	24

日付	改訂	注
October 2025	*	初版リリース

19 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TMUX4819DSGR	Active	Production	WSON (DSG) 8	3000 LARGE T&R	-	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T481
TMUX4821DSGR	Active	Production	WSON (DSG) 8	3000 LARGE T&R	-	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T482

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TMUX4819DSGR	WSON	DSG	8	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2
TMUX4821DSGR	WSON	DSG	8	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TMUX4819DSGR	WSON	DSG	8	3000	182.0	182.0	20.0
TMUX4821DSGR	WSON	DSG	8	3000	182.0	182.0	20.0

GENERIC PACKAGE VIEW


DSG 8

WSON - 0.8 mm max height


2 x 2, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224783/A





PACKAGE OUTLINE

DSG0008A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4218900/E 08/2022

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


DSG0008A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4218900/E 08/2022

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DSG0008A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 9:
87% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:25X

4218900/E 08/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月