


# TPS62850x-Q1 2.7V~6V、1A/2A、3A 車載用降圧コンバータ、SOT583 パッケージ

## 1 特長

- 車載アプリケーション向けに AEC-Q100 認証済み
  - デバイス温度グレード 1:  
 $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$   $T_A$
- 機能安全対応**
  - 機能安全システムの設計に役立つ資料を利用可能
- 低 EMI 要件に対して最適化
  - オプションの疑似ランダム拡散スペクトラムにより、ピーク放射を低減
- $T_J = -40^{\circ}\text{C} \sim +150^{\circ}\text{C}$
- 1A、2A(連続)、3A(ピーク)のコンバータ ファミリ
- 入力電圧範囲: 2.7V ~ 6V
- 静止電流: 17 $\mu\text{A}$  (代表値)
- 0.6V ~ 5.5V の出力電圧
- 出力電圧精度  $\pm 1\%$  (PWM動作)
- 強制 PWM または PWM/PFM動作
- 可変スイッチング周波数:  
1.8MHz ~ 4MHz
- 高精度の ENABLE 入力で以下を実現:
  - ユーザー定義の低電圧誤動作防止機能
  - 正確なシーケンシング
- 100% デューティサイクルモード
- アクティブ出力放電
- フォールドバック過電流保護 – オプション
- ウインドウ コンパレータによるパワー グッド出力

## 2 アプリケーション

- ADAS カメラ、ADAS センサ フュージョン
- サラウンド ビュー ECU
- ハイブリッドおよび再構成可能クラスタ
- ヘッド ユニット、テレマティクス制御ユニット
- 外部アンプ



概略回路図

## 3 説明

TPS62850x-Q1 はピン互換で 1A、2A(連続)および 3A(ピーク)の高効率で使いやすい同期整流降圧 DC/DC コンバータ ファミリです。これらのデバイスは、ピーク電流モードの制御トポロジに基づいています。これらのデバイスは、インフォティメント、先進運転支援システムなどの車載アプリケーション用に設計されたものです。低抵抗のスイッチにより、連続で最大 2A、ピークでは 3A の出力電流を供給できます。TPS62850x-Q1 では、スイッチング周波数を 1.8MHz ~ 4MHz の範囲で外部から調整できます。また、上記と同じ周波数範囲で、外部クロックに同期させることも可能です。PWM/PFM モードでは、負荷が軽いときに自動的にパワーセーブ モードへ移行するため、負荷範囲全体にわたって高い効率を維持できます。このファミリは PWM モードで 1% の出力電圧精度を実現しており、出力電圧精度の高い電源の設計に役立ちます。


TPS62850x-Q1 は、SOT583 パッケージで供給されます。

### 製品情報

部品番号 (2)	パッケージ(1)	本体サイズ (公称)
TPS628501Q1	DRL (SOT583, 8)	2.10mm × 1.60mm (ピンを含む)
TPS628502Q1		
TPS628503Q1		
TPS628501Q1	DYC (SOT583, 8)	2.10mm × 1.60mm (ピンを含む)

(1) 詳細については、[セクション 12](#) を参照してください。

(2) 「[デバイス比較表](#)」を参照してください。



降圧コンバータの効率と  $I_{\text{OUT}}$  との関係 ( $V_{\text{OUT}} = 3.3\text{V}$ )



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール(機械翻訳)を使用していることがあり、TIでは翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

## 目次

1 特長	1	8.4 デバイスの機能モード	14
2 アプリケーション	1	9 アプリケーションと実装	16
3 説明	1	9.1 アプリケーション情報	16
4 デバイス比較表	3	9.2 代表的なアプリケーション	18
5 ピン構成および機能	4	9.3 システム例	28
6 仕様	5	9.4 電源に関する推奨事項	29
6.1 絶対最大定格	5	9.5 レイアウト	29
6.2 ESD 定格	5	10 デバイスおよびドキュメントのサポート	31
6.3 推奨動作条件	5	10.1 デバイス サポート	31
6.4 熱に関する情報	6	10.2 ドキュメントのサポート	31
6.5 電気的特性	6	10.3 ドキュメントの更新通知を受け取る方法	31
6.6 代表的特性	9	10.4 サポート・リソース	31
7 パラメータ測定情報	10	10.5 商標	31
7.1 回路図	10	10.6 静電気放電に関する注意事項	31
8 詳細説明	11	10.7 用語集	31
8.1 概要	11	11 改訂履歴	32
8.2 機能ブロック図	11	12 メカニカル、パッケージ、および注文情報	33
8.3 機能説明	12		

## 4 デバイス比較表

部品番号	出力電流	V <sub>OUT</sub> 放電	フォールドバック電流制限	標準的な出力コンデンサ	ソフトスタート	出力電圧	パッケージタイプ
TPS628501QDRLRQ1	1A	オン	オフ	2 × 10µF	内部 1ms	可変	DRL
TPS6285010MQDYCRQ1	1A	オン	オフ	2 × 10µF	内部 1ms	1.8V 固定	DYC
TPS62850140QDYCRQ1	1A	オン	オン	2 × 10µF	内部 1ms	可変	DYC
TPS6285018AQDRLRQ1	1A	オン	オフ	10µF	内部 1ms	1.2V 固定	DRL
TPS6285011HQDRLRQ1	1A	オン	オフ	2 × 10µF	内部 1ms	3.3V 固定	DRL
TPS6285010MQDRLRQ1	1A	オン	オフ	2 × 10µF	内部 1ms	1.8V 固定	DRL
TPS628501B0QDRLRQ1	1A	オン	オフ	2 × 10µF	内部 150µs	可変	DRL
TPS62850120QDRLRQ1	1A	オフ	オフ	2 × 10µF	内部 1ms	可変	DRL
TPS628501F0QDRLRQ1	1A	切断	オフ	2 × 10µF	内部 1ms	可変	DRL
TPS628501H9QDRLRQ1	1A	切断	オン	2 × 10µF	内部 150µs	1.15V 固定	DRL
TPS628502QDRLRQ1	2A	オン	オフ	2 × 10µF	内部 1ms	可変	DRL
TPS62850208QDRLRQ1	2A	オン	オフ	2 × 10µF	内部 1ms	1.1V 固定	DRL
TPS62850240QDYCRQ1	2A	オン	オン	2 × 10µF	内部 1ms	可変	DYC
TPS62850220QDRLRQ1	2A	オフ	オフ	2 × 10µF	内部 1ms	可変	DRL
TPS628502F0QDRLRQ1	2A	切断	オフ	2 × 10µF	内部 1ms	可変	DRL
TPS62850240QDRLRQ1	2A	オン	オン	2 × 10µF	内部 1ms	可変	DRL
TPS6285020MQDRLRQ1	2A	オン	オフ	2 × 10µF	内部 1ms	1.8V 固定	DRL
TPS6285021HQDRLRQ1	2A	オン	オフ	2 × 10µF	内部 1ms	3.3V 固定	DRL
TPS6285020AQDRLRQ1	2A	オン	オフ	2 × 10µF	内部 1ms	1.2V 固定	DRL
TPS628503QDRLRQ1	3A	オン	オフ	2 × 10µF	内部 1ms	可変	DRL

## 5 ピン構成および機能




図 5-1. TPS62850x-Q1 の場合、8 ピン SOT583 DRL パッケージ (上面図)




図 5-2. TPS62850x-Q1 の場合、8 ピン SOT583 DYC パッケージ (上面図)

表 5-1. ピンの機能

ピン		種類 <sup>(1)</sup>	説明
名称	番号		
EN	2	I	製品のイネーブルピンです。ロジック Low に接続すると、本デバイスは無効化されます。High にプルすると、本デバイスは有効化されます。このピンを未接続のままにしないでください。
FB	5	I	電圧フィードバック入力。抵抗分圧器の出力をこのピンに接続します。
GND	8		グランドピン
MODE/SYNC	3	I	このピンが low になると、デバイスは PFM/PWM モードで動作します。ピンが high にプルされる場合、デバイスは強制 PWM モードで動作します。このピンを未接続のままにしないでください。モードピンを使用して、デバイスを外部周波数に同期することもできます。外部同期のためにこのピンに適用されるデジタル信号の詳細な仕様については、 <a href="#">セクション 6.5</a> を参照してください。
COMP/FSET	4	I	デバイス補償および周波数設定入力。このピンから GND への抵抗は、外部同期されていない場合は制御ループの補償とスイッチング周波数を定義します。
PG	6	O	オーブンドレインのパワー グッド出力
SW	7	—	このピンはコンバータのスイッチピンであり、内部パワー MOSFET に接続されています。
VIN	1	—	電源入力。必ず入力コンデンサを、VIN ピンと GND ピンとの間に、本デバイスにできるだけ近づけて接続します。

(1) I = 入力、O = 出力

## 6 仕様

### 6.1 絶対最大定格

動作温度範囲内 (特に記述のない限り) <sup>(1)</sup>

		最小値	最大値	単位
ピン電圧 <sup>(2)</sup>	VIN	-0.3	6.5	V
ピン電圧 <sup>(2)</sup>	SW (DC)	-0.3	V <sub>IN</sub> + 0.3	V
ピン電圧 <sup>(2)</sup>	SW (AC, 10ns 未満) <sup>(3)</sup>	-3	10	V
ピン電圧 <sup>(2)</sup>	COMP/FSET、PG	-0.3	V <sub>IN</sub> + 0.3	V
ピン電圧 <sup>(2)</sup>	EN、MODE/SYNC、FB	-0.3	6.5	V
T <sub>stg</sub>	保存温度	-65	150	°C

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについての話で、絶対最大定格において、またはこのデータシートの「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) すべての電圧値は、回路のグランド端子 GND を基準としたものです
- (3) スイッチング動作時

### 6.2 ESD 定格

			値	単位
V <sub>(ESD)</sub>	静電放電	人体モデル (HBM)、AEC Q100-002 に準拠 <sup>(1)</sup>	±2000	V
		荷電デバイス モデル (CDM)、AEC Q100-011 準拠	±750	

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI/ESDA/JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

### 6.3 推奨動作条件

動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V <sub>IN</sub>	入力電圧範囲	2.7	6	6	V
V <sub>OUT</sub>	出力電圧範囲	0.6	5.5	5.5	V
L	実効インダクタンス	0.32	0.47	1.2	μH
C <sub>OUT</sub>	実効出力キャパシタンス <sup>(1)</sup>	8	10	200	μF
C <sub>IN</sub>	実効入力キャパシタンス <sup>(1)</sup>		10		μF
R <sub>CF</sub>		4.5	100	100	kΩ
I <sub>SINK_PG</sub>	PG ピンのシンク電流	0	2	2	mA
I <sub>OUT</sub>	出力電流、TPS628501	0	1	1	A
I <sub>OUT</sub>	出力電流、TPS628502	0	2	2	A
I <sub>OUT</sub>	出力電流、TPS628503 <sup>(2)</sup>	0	3	3	A
T <sub>J</sub>	接合部温度	-40	150	150	°C

- (1) 表のすべてのコンデンサに記載されている値は実効容量で、DC バイアス効果も含まれています。セラミック コンデンサの DC バイアス効果により、電圧を印加したときの実効容量は公称値より小さくなります。実効静電容量と印加される DC 電圧との関係については、メーカーの DC バイアス曲線を確認してください。制限が適用される場合があります。出力キャパシタンスと補償設定および出力電圧の関係については、COMP/FSET の機能説明を参照してください。
- (2) この製品は、接合部温度 85°C、125°C、または 3A で 2A の連続出力電流を供給するように設計されています。出力電流または接合部温度を上回ると、寿命が大幅に短縮される可能性があります。

## 6.4 熱に関する情報

熱評価基準 <sup>(1)</sup>		TPS62850x-Q1	TPS62850x-Q1	単位
		DRL (JEDEC) <sup>(2)</sup>	DRL (EVM)	
		8 ピン	8 ピン	
R <sub>θJA</sub>	接合部から周囲への熱抵抗	110	60	°C/W
R <sub>θJC(top)</sub>	接合部からケース(上面)への熱抵抗	41.3	該当なし	°C/W
R <sub>θJB</sub>	接合部から基板への熱抵抗	20	該当なし	°C/W
Ψ <sub>JT</sub>	接合部から上面への特性パラメータ	0.8	該当なし	°C/W
Y <sub>JB</sub>	接合部から基板への特性パラメータ	20	該当なし	°C/W
R <sub>θJC(bot)</sub>	接合部からケース(底面)への熱抵抗	該当なし	該当なし	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。  
 (2) 4 層、サーマルビアなしの JEDEC 標準 PCB

## 6.5 電気的特性

動作時接合部温度範囲全体 ( $T_J = -40^{\circ}\text{C} \sim +150^{\circ}\text{C}$ ) と  $V_{IN} = 2.7\text{V} \sim 6\text{V}$ 。  $V_{IN} = 5\text{V}$  および  $T_J = 25^{\circ}\text{C}$  の場合の標準値(特に記載のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
<b>電源</b>						
I <sub>Q</sub>	静止時電流	EN = $V_{IN}$ 、無負荷、デバイスがスイッチングしない、MODE = GND、 $V_{OUT} = 0.6\text{V}$	17	36	36	μA
I <sub>SD</sub>	シャットダウン電流	$T_J = 25^{\circ}\text{C}$ での EN = GND、公称値、 $T_J = 150^{\circ}\text{C}$ での最大値	1.5	48	48	μA
V <sub>UVLO</sub>	低電圧誤動作防止スレッショルド	$V_{IN}$ 立ち上がり	2.45	2.6	2.7	V
		$V_{IN}$ 立ち下がり	2.1	2.5	2.6	V
T <sub>JSD</sub>	サーマル シャットダウンのスレッショルド	$T_J$ 立ち上がり	170	170	170	°C
	サーマル シャットダウンヒステリシス	$T_J$ 立ち下がり	15	15	15	°C
<b>制御とインターフェイス</b>						
V <sub>EN,IH</sub>	EN の立ち上がりエッジにおける入力スレッショルド電圧		1.05	1.1	1.15	V
V <sub>EN,IL</sub>	EN の入力スレッショルド電圧、立ち下がりエッジ		0.96	1.0	1.05	V
V <sub>IH</sub>	MODE/SYNC の High レベル入力 – スレッショルド電圧		1.1	1.1	1.1	V
I <sub>EN,LKG</sub>	EN への入力リーキ電流	$V_{IH} = V_{IN}$ または $V_{IL} = \text{GND}$	125	125	125	nA
V <sub>IL</sub>	MODE/SYNC の Low レベル入力スレッショルド電圧		0.3	0.3	0.3	V
I <sub>LKG</sub>	MODE/SYNC への入力リーキ電流		100	100	100	nA
t <sub>Delay</sub>	イネーブル遅延時間	EN が high になってからデバイスのスイッチングが始まるまでの時間。 $V_{IN}$ はすでに印加されている。	135	200	520	μs
t <sub>Delay</sub>	イネーブル遅延時間	EN が High になってからデバイスのスイッチングが始まるまでの時間。 $V_{IN}$ はすでに印加されている、 $V_{IN} \geq 3.3\text{V}$		480	480	μs
t <sub>Ramp</sub>	出力電圧ランプタイム	デバイスがスイッチングを開始してからパワーグッドまでの時間、デバイスが電流制限外にある	0.8	1.3	1.8	ms

## 6.5 電気的特性 (続き)

動作時接合部温度範囲全体 ( $T_J = -40^\circ\text{C} \sim +150^\circ\text{C}$ ) と  $V_{IN} = 2.7\text{V} \sim 6\text{V}$ 。 $V_{IN} = 5\text{V}$  および  $T_J = 25^\circ\text{C}$  の場合の標準値 (特に記載のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$t_{Ramp}$	出力電圧ランプ時間	TPS628501B0QDRLRQ1 および TPS628501H9QDRLRQ1 の場合、デバイスがスイッチングを開始してからパワーグッドまでの時間、デバイスが電流制限外にあります	90	150	210	$\mu\text{s}$
$f_{SYNC}$	同期用の MODE/SYNC ピンの周波数範囲		1.8	4		MHz
	MODE/SYNC における同期信号のデューティサイクル		20	80		%
	外部周波数にロックする時間			50		$\mu\text{s}$
	COMP/FSET から GND への抵抗 (ロジック low)	$f = 2.25\text{MHz}$ の内部周波数設定	0	2.5		$\text{k}\Omega$
	ロジック high の COMP/FSET の電圧	$f = 2.25\text{MHz}$ の内部周波数設定		$V_{IN}$		V
$V_{TH\_PG}$	UVP パワーグッド スレッショルド電圧、DC レベル	立ち上がり (% $V_{FB}$ )	92	95	98	%
$V_{TH\_PG}$	UVP パワーグッド スレッショルド電圧、DC レベル	立ち下がり (% $V_{FB}$ )	87	90	93	%
$V_{TH\_PG}$	OVP パワーグッド スレッショルド電圧、DC レベル	立ち上がり (% $V_{FB}$ )	107	110	113	%
	OVP パワーグッド スレッショルド電圧、DC レベル	立ち下がり (% $V_{FB}$ )	104	107	111	%
$V_{PG\_OL}$	PG での Low レベル出力電圧	$I_{SINK\_PG} = 2\text{mA}$		0.07	0.3	V
$I_{PG\_LKG}$	PG への入力リーケ電流	$V_{PG} = 5\text{V}$			100	nA
$t_{PG}$	PG グリッチ除去時間	パワーグッド出力の high レベルから low レベルへの遷移		40		$\mu\text{s}$
<b>出力</b>						
$V_{FB}$	帰還電圧、調整可能バージョン		0.6			V
$V_{FB}$	帰還電圧、固定電圧バージョン	TPS62850108 の場合	1.1			V
$V_{FB}$	帰還電圧、固定電圧バージョン	TPS6285018A の場合	1.2			V
$V_{FB}$	帰還電圧、固定電圧バージョン	TPS6285010M, TPS6285020M の場合	1.8			V
$V_{FB}$	帰還電圧、固定電圧バージョン	TPS6285021H の場合	3.3			V
$I_{FB\_LKG}$	FB への入力リーケ電流、調整可能バージョン	$V_{FB} = 0.6\text{ V}$		1	70	nA
$I_{FB\_LKG}$	FB への入力リーケ電流、固定電圧バージョン			1		$\mu\text{A}$
$V_{FB}$	帰還電圧精度	PWM, $V_{IN} \geq V_{OUT} + 1\text{V}$	-1	1		%
$V_{FB}$	帰還電圧精度	PFM, $V_{IN} \geq V_{OUT} + 1\text{V}, V_{OUT} \geq 1.0\text{V}, C_{o,eff} \geq 10\mu\text{F}, L = 0.47\mu\text{H}$	-1	2		%
$V_{FB}$	帰還電圧精度	PFM, $V_{IN} \geq V_{OUT} + 1\text{V}, V_{OUT} < 1.0\text{V}, C_{o,eff} \geq 15\mu\text{F}, L = 0.47\mu\text{H}$	-1	3		%
	ロード レギュレーション	PWM		0.05		%/A
	ライン レギュレーション	PWM, $I_{OUT} = 1\text{A}, V_{IN} \geq V_{OUT} + 1\text{V}$		0.02		%/V
$R_{DIS}$	出力放電抵抗			100		$\Omega$

## 6.5 電気的特性 (続き)

動作時接合部温度範囲全体 ( $T_J = -40^\circ\text{C} \sim +150^\circ\text{C}$ ) と  $V_{IN} = 2.7\text{V} \sim 6\text{V}$ 。 $V_{IN} = 5\text{V}$  および  $T_J = 25^\circ\text{C}$  の場合の標準値 (特に記載のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$f_{SW}$	PWM スイッチング周波数範囲	MODE = high、スイッチング周波数の設定については、FSET ピンの機能を参照してください	1.8	2.25	4	MHz
$f_{SW}$	PWM スイッチング周波数範囲	MODE = low、スイッチング周波数の設定については、FSET ピンの機能を参照してください	1.8	3.5		MHz
$f_{SW}$	PWM スイッチング周波数	COMP/FSET を GND または $V_{IN}$ に接続した場合	2.025	2.25	2.475	MHz
$f_{SW}$	PWM スイッチング周波数許容値	COMP/FSET と GND の間に抵抗を使用します	-12	12		%
$t_{on,min}$	ハイサイド FET の最小オン時間	$V_{IN} \geq 3.3\text{V}, T_J = -40^\circ\text{C} \sim 125^\circ\text{C}$	35	50		ns
$t_{on,min}$	ローサイド FET の最小オン時間		10			ns
$R_{DS(ON)}$	ハイサイド FET オン抵抗	$V_{IN} \geq 5\text{V}$	65	120		$\text{m}\Omega$
	ローサイド FET オン抵抗	$V_{IN} \geq 5\text{V}$	33	70		$\text{m}\Omega$
	ハイサイド MOSFET リーク電流	$T_J = 85^\circ\text{C}$	2.5			$\mu\text{A}$
	ハイサイド MOSFET リーク電流		0.01	44		$\mu\text{A}$
	ローサイド MOSFET リーク電流	$T_J = 85^\circ\text{C}$	3.7			$\mu\text{A}$
	ローサイド MOSFET リーク電流		0.01	70		$\mu\text{A}$
	SW リーケージ	$V(SW) = 0.6\text{V}, SW$ ピンへの電流	-0.05	11		$\mu\text{A}$
$I_{LIMH}$	ハイサイド FET スイッチ電流制限値	TPS628503 の場合の DC 値、 $V_{IN} = 3.3\text{V} \sim 6$	3.45	4.5	5.1	A
$I_{LIMH}$	ハイサイド FET スイッチ電流制限値	TPS628502 の場合の DC 値、 $V_{IN} = 3\text{V} \sim 6\text{V}$	2.85	3.4	3.9	A
$I_{LIMH}$	ハイサイド FET スイッチ電流制限値	TPS628501 の場合の DC 値、 $V_{IN} = 3\text{V} \sim 6\text{V}$	2.1	2.6	3.0	A
$I_{LIMNEG}$	ローサイド FET 負電流制限値	DC 値	-1.8			A

## 6.6 代表的特性




図 6-1. ハイサイドスイッチの  $R_{DS(ON)}$




図 6-2. ローサイドスイッチの  $R_{DS(ON)}$

## 7 パラメータ測定情報

### 7.1 回路図




図 7-1. 測定設定 (TPS62850x-Q1)

表 7-1. 部品のリスト

リファレンス	説明	メーカー <sup>(1)</sup>
IC	TPS628502QDRLRQ1	テキサス・インスツルメンツ
L	0.47μH インダクタ DFE252012PD	Murata
C <sub>IN</sub>	2 × 10μF/6.3V GCM188D70J106M	Murata
C <sub>OUT</sub>	for Vout ≥ 1V の場合、2 × 10μF/6.3V GCM188D70J106M	Murata
C <sub>OUT</sub>	Vout < 1V の場合、3 × 10μF/6.3V GCM188D70J106M	Murata
R <sub>CF</sub>	8, 06kΩ	任意
C <sub>FF</sub>	10pF	任意
R <sub>1</sub>	VOUT による	任意
R <sub>2</sub>	VOUT による	任意
R <sub>3</sub>	100kΩ	任意

(1) 「サードパーティ製品に関する免責事項」をご覧ください。

## 8 詳細説明


### 8.1 概要

TPS62850x-Q1 同期整流モード パワー コンバータは、ピーク電流モード制御トポロジに基づいています。制御ループは内部的に補償されます。

TPS62850x-Q1 で使用できる広範囲の出力容量に対して制御ループの帯域幅を最適化するために、内部補償には 2 つの設定があります。[セクション 8.3.2](#) を参照してください。2 つの補償設定のうち 1 つは、COMP/FSET から GND への抵抗、またはこのピンの論理状態によって選択されます。調整ネットワークは、小型の外付け部品と低 ESR セラミック出力コンデンサを使用して、高速で安定した動作を実現します。デバイスは出力電圧分割器にフィードフォワードコンデンサがなくても動作できますが、通常 10pF のフィードフォワードコンデンサを使用すると過渡応答が改善されます。

これらのデバイスは、MODE ピンをロジック high レベルに接続することで、強制固定周波数 PWM 動作をサポートします。周波数は、COMP/FSET が GND または VIN に接続されている場合は TPS62850x-Q1 内部で固定された 2.25MHz として定義されるか、COMP/FSET から GND への抵抗によって定義される 1.8MHz ~ 4MHz の範囲として定義されます。あるいは、デバイスは、追加の受動部品を必要とせずに、MODE ピンに適用される 1.8MHz ~ 4MHz の範囲の外部クロック信号に同期できます。内部 PLL により、動作中に内部クロックから外部クロックへ切り替えることが可能です。外部クロックへの同期は、MODE に印加されたクロックの立ち下がりエッジから SW ピンの立ち上がりエッジまでで行われます。このアクションにより、SW ピンを使用して 2 番目のコンバータの同期信号を生成するときに、約 180° の位相シフトが可能になります。MODE ピンが論理ローレベルに設定されている場合、デバイスは高出力電流で省電力モード (PFM) で動作し、高出力電流で自動的に固定周波数 PWM モードに移行します。PFM モードでは、スイッチング周波数が負荷に基づいて直線的に減少し、非常に低い出力電流まで高い効率を維持します。

### 8.2 機能ブロック図



## 8.3 機能説明

### 8.3.1 高精度イネーブル (EN)

TPS62850x-Q1 のイネーブル ピンに印加される電圧は、立ち上がり時に 1.1V のスレッショルドと比較されます。そのため、ゆっくり変化する電圧でもイネーブル ピンを駆動でき、また、外部 RC ネットワークを使ってパワーアップ遅延を実現することもできます。

高精度のイネーブル入力を使うと、イネーブル ピンの入力に抵抗デバイダを追加することで、低電圧誤動作防止機能を設定できます。

イネーブル入力の立ち下がりエッジに対するしきい値は、立ち上がりエッジのしきい値よりも通常 100mV 低く設定されています。TPS62850x-Q1 は、立ち上がりスレッショルドを超えると動作を開始します。正しく動作させるには、イネーブル (EN) ピンを終端し、フローティング状態のままにしないようにします。イネーブル ピンを Low にすると、デバイスはシャットダウン状態になり、その際のシャットダウン電流は通常 1µA です。このモードでは、内部のハイサイドおよびローサイド MOSFET がターンオフし、内部制御回路全体がオフになります。

### 8.3.2 COMP/FSET

このピンで、3 つの異なるパラメータを設定できます：

- 制御ループの内部補償設定 (2 つの設定が利用可能)
- PWM モードにおけるスイッチング周波数 (1.8MHz~4MHz)
- スペクトラム拡散クロック (SSC) の有効化 / 無効化

COMP/FSET から GND への抵抗により、補償とスイッチング周波数が変更されます。補償設定を変更することで、出力容量の異なる値にデバイスを適応させることができます。ピンの寄生容量を最小限に抑えるには、抵抗器をピンの近くに配置する必要があります。補償設定はコンバータの起動時にサンプリングされるため、動作中の抵抗器の変化はスイッチング周波数にのみ影響し、補償には影響しません。

外部コンポーネントを節約するために、ピンを VIN または GND に直接接続して、事前定義された設定を設定することもできます。ピンをフローティングのままにしないでください。

最小オン時間と最小オフ時間の仕様を満たすには、入力電圧と出力電圧に基づいてスイッチング周波数を選択する必要があります。

例:  $V_{IN} = 5V$ 、 $V_{OUT} = 0.6V \rightarrow$  デューティ サイクル =  $0.6V/5V = 0.12$

- $\rightarrow t_{on,min} = 1/f_s \times 0.12$
- $\rightarrow f_{sw,max} = 1/t_{on,min} \times 0.12 = 1/0.05\mu s \times 0.12 = 2.4MHz$

補償範囲は、使用する最小容量に基づいて選択する必要があります。静電容量は、表 8-1 で指定されている最小値から、両方の補償範囲で最大 200µF まで増やせます。動作中に出力の静電容量が変化する場合は、たとえば負荷スイッチを使用して回路の一部を接続または切断する場合、出力の最小静電容量に合わせて補償を選択する必要があります。出力容量が大きい場合、最適な負荷過渡応答を得るには、その大きな容量に基づいて補償を行う必要があります。大きな出力容量を補償するが、出力に少ない容量を配置すると、不安定になる可能性があります。

**表 8-1. スイッチング周波数、補償、およびスペクトラム拡散クロック**

$R_{CF}$	補償	スイッチング周波数	$V_{OUT} < 1V$ のときの最小出力容量	$1V \leq V_{OUT} < 3.3V$ のときの最小出力容量	$V_{OUT} < 3.3V$ のときの最小出力容量
10kΩ .. 4.5kΩ	最小出力容量 (comp 設定 1) SSC 無効の場合	$R_{CF}(k\Omega) = \frac{18MHz \times k\Omega}{f_S(MHz)} \quad (1)$	15µF	10µF	8µF
33kΩ .. 15kΩ	最良の過渡応答 (大きな出力容量) を得るには (comp 設定 2) SSC 有効の場合	$R_{CF}(k\Omega) = \frac{60MHz \times k\Omega}{f_S(MHz)} \quad (2)$	30µF	18µF	15µF

**表 8-1. スイッチング周波数、補償、およびスペクトラム拡散クロック (続き)**

$R_{CF}$	補償	スイッチング周波数	$V_{OUT} < 1V$ のときの最小出力容量	$1V \leq V_{OUT} < 3.3V$ のときの最小出力容量	$V_{OUT} < 3.3V$ の最小出力容量
100k $\Omega$ ..45k $\Omega$	最良の過渡応答 (大きな出力容量)を得るには (comp 設定 2) SSC 無効の場合	$R_{CF}(k\Omega) = \frac{180MHz \times k\Omega}{f_S(MHz)} \quad (3)$	30 $\mu F$	18 $\mu F$	15 $\mu F$
GND に接続	最小出力容量 (comp 設定 1) SSC 無効の場合	2.25MHz は内部固定	15 $\mu F$	10 $\mu F$	8 $\mu F$
$V_{IN}$ に接続	最良の過渡応答 (大きな出力容量)を得るには (comp 設定 2) SSC 有効の場合	2.25MHz は内部固定	30 $\mu F$	18 $\mu F$	15 $\mu F$

出力電圧に応じた必要な出力容量の詳細については、[セクション 9.1.3.2](#) を参照してください。

$R_{CF}$  に対して高すぎる抵抗値は「 $V_{IN}$  に接続」とデコードされ、最低範囲を下回る値は「GND に接続」とデコードされます。[表 8-1](#) の最小出力容量は、デバイスの出力に近いコンデンサ用です。容量が分布している場合は、より小さな補償設定が必要になる可能性があります。

### 8.3.3 MODE/SYNC

MODE/SYNC が low に設定されている場合、デバイスは出力電流に応じて PWM モードまたは PFM モードで動作します。MODE/SYNC ピンを使って high に設定すると PWM モードを強制的に設定できます。また、このピンを使用すると、外部同期の目的で 1.8MHz ~ 4MHz の周波数範囲にある外部クロックを印加することもできます。外部周波数を設定するときは、最小オン時間と最小オフ時間の仕様を遵守する必要があります。MODE/SYNC ピンで外部同期動作で使用する場合、内部スイッチング周波数は  $R_{CF}$  により、外部から印加されたクロックと同じ値に設定する必要があります。この操作により、外部クロックに障害が発生した場合でも、スイッチング周波数は同じ範囲に維持され、補償設定が引き続き有効であることを確認できます。

### 8.3.4 スペクトラム拡散クロック処理 (SSC)

このデバイスは、オプションとしてスペクトラム拡散クロックを提供します。SSC がイネーブルのとき、内部クロックの使用時に PWM モードではスイッチング周波数がランダムに変更されます。周波数変動は通常、公称スイッチング周波数と公称スイッチング周波数を上回る最大 288kHz の間であり、MODE/SYNC ピンにクロック信号を適用してデバイスを外部同期すると、TPS62850x-Q1 は外部クロックに従い、内部のスペクトラム拡散ブロックはオフになります。ソフトスタート中は SSC も無効になります。

### 8.3.5 低電圧誤動作防止 (UVLO)

入力電圧が低下した場合、低電圧誤動作防止機能が両方のパワー FET をオフにすることで、本デバイスの誤動作を防止します。有効化されると、本デバイスは立ち上がり UVLO スレッショルドを上回る入力電圧では完全に動作し、電源電圧低下スレッショルドを入力電圧が下回ると、オフになります。

### 8.3.6 パワー グッド出力 (PG)

パワーグッドは、推奨入力電圧レベルに合致する任意の電圧に接続されたプルアップ抵抗を必要とするオープンドライン出力です。パワー グッドはウインドウ コンパレータによって駆動されます。デバイスが無効化されているときは PG は low に保持され、サーマル シャットダウン時は低電圧誤動作防止機能が作動して、ソフトスタートにはなりません。したがって、出力電圧が制御されている場合、電気的特性で定義されたウインドウ内では、出力はハイインピーダンスになります。

PG ピンが Low に維持されるには、 $V_{IN}$  が印加され続けている必要があります。パワー グッド出力を使用しない場合、このピンを GND に接続するか、オープンのままにすることを推奨します。PG インジケータは、電気的特性で規定されているグリッチ除去機能を備えており、出力の「ハイインピーダンス」から low への遷移に対応します。

**表 8-2. PG のステータス**

EN	デバイス ステータス	PG 状態
X	$V_{IN} < 2V$	未定義
低	$V_{IN} \geq 2V$	低
high	$2V \leq V_{IN} \leq UVLO$ またはサーマルシャットダウン中、または $V_{OUT}$ が規定範囲外、またはデバイスがソフトスタート中	低
high	制御された $V_{OUT}$	ハイインピーダンス

### 8.3.7 サーマルシャットダウン

本デバイスの接合部温度  $T_J$  は内蔵の温度センサによって監視されています。 $T_J$  が  $170^{\circ}\text{C}$  (標準) を超えると、デバイスはサーマルシャットダウン状態になります。ハイサイドとローサイドの両方のパワー FET がターンオフし、PG が Low に遷移します。 $T_J$  がヒステリシスである標準がヒステリシスである標準  $15^{\circ}\text{C}$  以下に低下すると、コンバータはソフトスタートを発端に、通常動作に復帰します。PFM 一時停止中は、サーマルシャットダウンはアクティブではありません。PFM の一時停止後、デバイスは接合部温度が高すぎることを検出するのに最大  $9\mu\text{s}$  かかります。PFM パーストがこの遅延よりも短い場合、デバイスは接合部温度が高すぎても検出しません。

## 8.4 デバイスの機能モード

### 8.4.1 パルス幅変調(PWM)動作

TPS62850x-Q1 には、このセクションで説明する強制 PWM モードと、[セクション 8.4.2](#) で説明した PWM/PFM という 2 つの動作モードがあります。

MODE/SYNC ピンが high に設定されているとき、TPS62850x-Q1 は連続導通モード (CCM) のパルス幅変調で動作します。スイッチング周波数はです。または、COMP ピンから GND への抵抗、または MODE/SYNC ピンに適用される外部クロック信号によって定義されます。MODE/SYNC に外部クロックが印加されている場合、TPS62850x-Q1 はピンに印加された周波数に追従します。一般に、強制 PWM モードでの周波数範囲は  $1.8\text{MHz} \sim 4\text{MHz}$  です。ただし、最小オン時間を考慮して、周波数は TPS62850x-Q1 が動作できる範囲内である必要があります。

### 8.4.2 パワーセーブモード動作(PWM/PFM)

MODE/SYNC ピンが low の場合、省電力モードが許可されます。ピークインダクタ電流が約  $0.8\text{A}$  の PFM スレッショルドを上回っている限り、デバイスは PWM モードで動作します。ピークインダクタ電流が PFM スレッショルドを下回ると、デバイスはスイッチングパルスをスキップし始めます。パワーセーブモードでは、スイッチング周波数は負荷電流に応じて低下し、高い効率を維持します。さらに、COMP/FSET の抵抗で設定する周波数は、 $1.8\text{MHz} \sim 3.5\text{MHz}$  の範囲内にする必要があります。

### 8.4.3 100% デューティサイクルでの動作

PWM モードで動作する降圧コンバータのデューティサイクルは、 $D = V_{OUT} / V_{IN}$  で与えられます。入力電圧が出力電圧に近づき、オフ時間が短くなると、デューティサイクルは増加します。 $10\text{ns}$  (標準値) の最小オフ時間に達すると、TPS62850x-Q1 は、100% モードに近付きながら、スイッチングサイクルをスキップします。100% モードでは、ハイサイドスイッチが連続的にオン状態のままになります。出力電圧がターゲット値を下回っている限り、ハイサイドスイッチはターンオンされたままになります。100% モードでは、ローサイドスイッチがオフになります。100% モードでの最大ドロップアウト電圧は、ハイサイドスイッチのオン抵抗とインダクタの直列抵抗および負荷電流の積です。

### 8.4.4 電流制限と短絡保護

TPS62850x-Q1 は、過負荷および短絡イベントから保護されています。インダクタ電流が電流制限値 ( $I_{LIMH}$ ) を上回ると、インダクタ電流を減少させるため、ハイサイドスイッチがターンオフし、ローサイドスイッチがターンオンします。ハイサイドスイッチは、ローサイドスイッチの電流がローサイド電流制限値を下回った場合にのみ再びオンになります。内部伝搬遅延が原因で、実際の電流が静的電流制限値を上回ることがあります。動的な電流制限値は、次のように与えられます。

$$I_{peak(typ)} = I_{LIMH} + \frac{V_L}{L} \cdot t_{PD} \quad (4)$$

ここで、

- $I_{LIMH}$  は、電気的特性に規定されている静的電流制限値
- $L$  は、ピーク電流時の実効インダクタンス
- $V_L$  は、インダクタの両端の電圧 ( $V_{IN} - V_{OUT}$ )
- $t_{PD}$  は、50ns (標準値) の内部伝搬遅延

特に、入力電圧が高く、かつ使用しているインダクタンスが非常に小さい場合、電流が静的制限値を上回ることがあります。ハイサイドスイッチの動的ピーク電流は、次のように計算できます。

$$I_{peak(typ)} = I_{LIMH} + \frac{V_{IN} - V_{OUT}}{L} \cdot 50\text{ns} \quad (5)$$

#### 8.4.5 フォールドバック電流制限と短絡保護

これは、フォールドバック電流制限が有効化されているデバイスで有効です。このオプションに関心をお持ちの場合、テキサスインストルメンツにお問い合わせください。

デバイスは、1024 を超える後続のスイッチング サイクルにわたって電流制限を検出すると、電流制限を公称値から通常 1.3A に減らします。電流制限表示が解消すると、フォールドバック電流制限が維持されます。デバイスの動作が電流制限内で継続する場合、デバイスは 3072 スイッチング サイクル後に、1024 スイッチング サイクルにわたって再度完全な電流制限を試行できます。

#### 8.4.6 出力放電

放電機能の目的は、本デバイスが (イネーブル入力によって) 無効化されつつある際に出力電圧の設定されたダウンランプを確保することだけでなく、本デバイスがターンオフした際に出力電圧を約 0V に維持することです。出力放電機能は、電源電圧が印加されてから TPS62850x-Q1 が少なくとも 1 回有効になった後にのみアクティブになります。本デバイスが無効化された場合、サーマル シャットダウンが作動した場合、低電圧誤動作防止が作動した場合のいずれかに、放電機能は即座に有効化されます。放電機能の動作を維持するために必要な電源電圧の最小値は 2V (標準値) です。電流制限またはフォールドバック電流制限イベント中は、出力放電はアクティブになりません。電源電圧が印加されたにもかかわらず、デバイスがまだイネーブルされていない場合、放電機能は未定義になります。電源電圧を印加した後に出力電圧放電をオフにする必要があり、イネーブル ピンが low レベルのままであるアプリケーションでは、デバイス比較表に出力放電の切断と記載されているバージョンを使用します。

#### 8.4.7 入力過電圧保護

入力電圧が絶対最大定格を超えると、デバイスは PFM モードに設定され、出力から入力にエネルギーを転送できなくなります。

## 9 アプリケーションと実装

### 注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 9.1 アプリケーション情報

#### 9.1.1 出力電圧の設定

TPS62850x-Q1 の出力電圧は可変です。出力電圧は、V<sub>OUT</sub> から GND への抵抗分圧回路を使って、0.6V から 5.5V まで任意に設定できます。FB ピンの電圧は 600mV にレギュレートされています。[式 6](#) から、抵抗分圧器の選択によって出力電圧の値が設定されます。TI では、2μA 以上の電流を許容できる抵抗値を選択することを推奨します。これは、R<sub>2</sub> の値が 400kΩ を超えないことを意味します。TI は、設計の精度と信頼性を高めるため、より小さい抵抗値を推奨しています。

$$R_1 = R_2 \cdot \left( \frac{V_{OUT}}{V_{FB}} - 1 \right) \quad (6)$$

#### 9.1.2 外付け部品の選択

##### 9.1.2.1 インダクタの選択

TPS62850x-Q1 ファミリは、スイッチング周波数が標準 2.25MHz の公称 0.47μH インダクタ用に設計されています。インダクタ電流リップルを低減するためにより大きな値も使えますが、効率と過渡応答に悪影響を及ぼす可能性があります。0.47μH より小さい値は、低出力電流または無出力電流時の強制 PWM モードでのより大きな負のインダクタ電流の原因となる大きなインダクタ電流リップルを引き起します。公称スイッチング周波数が高い、または低い場合は、それに応じてインダクタンスを変更する必要があります。[「推奨動作条件」](#)を参照。

インダクタの選択は、インダクタ リップル電流、出力リップル電圧、PWM から PFM への遷移点、効率など、各種の効果に影響されます。また、選択されたインダクタは、適切な飽和電流と DC 抵抗 (DCR) の定格を満たしている必要があります。[式 7](#) を使って、最大インダクタ電流を計算できます。

$$I_{L(max)} = I_{OUT(max)} + \frac{\Delta I_{L(max)}}{2} \quad (7)$$

$$\Delta I_{L(max)} = \frac{V_{OUT} \cdot \left( 1 - \frac{V_{OUT}}{V_{IN}} \right)}{L_{min}} \cdot \frac{1}{f_{sw}} \quad (8)$$

ここで、

- I<sub>L(max)</sub> はインダクタ電流の最大値
- ΔI<sub>L(max)</sub> は、ピーク ツー ピーク インダクタ リップル電流です。
- L<sub>min</sub> は動作ポイントにおける最小インダクタンスです

**表 9-1. 代表的なインダクタ**

タイプ	インダクタンス	電流 <sup>(1)</sup>	デバイス用	公称スイッチング周波数	寸法 [LxWxH] mm	メーカー <sup>(2)</sup>
XFL4015-471ME	0.47μH, ±20%	3.5A	TPS628501 / 502	2.25MHz	4 × 4 × 1.6	Coilcraft
XFL4015-701ME	0.70μH, ±20%	3.3A	TPS628501 / 502	2.25MHz	4 × 4 × 1.6	Coilcraft
XEL3520-801ME	0.80μH, ±20%	2.0A	TPS628501 / 502	2.25MHz	3.5 × 3.2 × 2.0	Coilcraft
XEL3515-561ME	0.56μH, ±20%	4.5A	TPS628501 / 502	2.25MHz	3.5 × 3.2 × 1.5	Coilcraft
XFL3012-681ME	0.68μH, ±20%	2.1A	TPS628501 / 502	2.25MHz	3.0 × 3.0 × 1.2	Coilcraft
XPL2010-681ML	0.68μH, ±20%	1.5A	TPS628501	2.25MHz	2 × 1.9 × 1	Coilcraft
DFE252012PD-R68M	0.68μH, ±20%	データシートを参照	TPS628501 / 502	2.25MHz	2.5 × 2 × 1.2	Murata
DFE252012PD-R47M	0.47μH, ±20%	データシートを参照	TPS628501 / 502	2.25MHz	2.5 × 2 × 1.2	Murata
DFE201612PD-R68M	0.68μH, ±20%	データシートを参照	TPS628501 / 502	2.25MHz	2 × 1.6 × 1.2	Murata
DFE201612PD-R47M	0.47μH, ±20%	データシートを参照	TPS628501 / 502	2.25MHz	2 × 1.6 × 1.2	Murata

(1)  $I_{RMS}$  (20°C上昇時)と $I_{SAT}$  (20%低下時)の小さい方。

(2) [「サードパーティ製品に関する免責事項」](#)をご覧ください。

実際の動作条件を使用して最大インダクタ電流を計算すると、必要なインダクタ飽和電流の最小値が求まります。TIは約20%のマージンを追加することを推奨しています。また、より大きなインダクタ値を使用することでリップル電流を低減できますが、その分、過渡応答時間が長くなり、サイズも大きくなります。

### 9.1.3 コンデンサの選択

#### 9.1.3.1 入力コンデンサ

ほとんどのアプリケーションでは、公称 10μF で十分であり、推奨されます。入力コンデンサは、入力電圧の過渡イベントを和らげ、また、コンバータが電源の影響を受けないようにします。最良のフィルタ処理を行うため、TIでは、低 ESR の積層セラミックコンデンサ (MLCC) を推奨します。また、このコンデンサは、VIN と GNDとの間に、これらのピンにできるだけ近づけて配置する必要があります。

#### 9.1.3.2 出力コンデンサ

TPS62850x-Q1 は、等価直列抵抗 (ESR) の小さいセラミックコンデンサを出力コンデンサとして使用できるアキテクチャを採用しています。出力電圧リップルを低減するため、これらのコンデンサを使うことを推奨します。高い周波数まで低抵抗を維持し、温度による静電容量の変動を小さくするために、TIでは X7R または X5R 誘電体の使用を推奨しています。大きな値を使うと、電圧リップルが小さくなりパワーセーブ モードでの DC 出力精度が向上するなどの利点があります。

COMP/FSET ピンを使用すると、出力に使用される最小容量に基づいて、2 つの異なる補償設定を選択できます。最大容量は 200μF で、どの補償設定でもかまいません。出力に必要な最小容量は、補償設定と出力電圧によって異なります。

出力電圧が 1V 未満の場合は、最小出力容量を最小にする補償設定に対して、最小値は 1V の 10μF から 0.6V の 15μF まで直線的に増加します。他の補償範囲も同じです。詳細については、[表 8-1](#) を参照してください。

## 9.2 代表的なアプリケーション




図 9-1. 代表的なアプリケーション

### 9.2.1 設計要件

設計ガイドラインには、推奨動作条件内でデバイスを動作させるための部品の選択が記載されています。

### 9.2.2 詳細な設計手順

$$R_1 = R_2 \cdot \left( \frac{V_{OUT}}{V_{FB}} - 1 \right) \quad (9)$$

$V_{FB} = 0.6V$ :

表 9-2. 出力電圧の設定

公称出力電圧 $V_{OUT}$	$R_1$	$R_2$	$C_{FF}$	出力電圧の正確な値
0.8V	16.9kΩ	51kΩ	10pF	0.7988V
1.0V	20kΩ	30kΩ	10pF	1.0V
1.1V	39.2kΩ	47kΩ	10pF	1.101V
1.2V	68kΩ	68kΩ	10pF	1.2V
1.5V	76.8kΩ	51kΩ	10pF	1.5V
1.8V	80.6kΩ	40.2kΩ	10pF	1.803V
2.5V	47.5kΩ	15kΩ	10pF	2.5V
3.3V	88.7kΩ	19.6kΩ	10pF	3.315V

### 9.2.3 アプリケーション曲線

特に記述のない限り、すべてのプロットは PWM モードに設定されているときの公称スイッチング周波数 2.25MHz で測定されています。BOM は表 7-1 に従っています。




図 9-2. 効率と出力電流との関係




図 9-3. 効率と出力電流との関係




図 9-4. 効率と出力電流との関係




図 9-5. 効率と出力電流との関係




図 9-6. 効率と出力電流との関係




図 9-7. 効率と出力電流との関係




図 9-8. 効率と出力電流との関係




図 9-9. 効率と出力電流との関係




図 9-10. 出力電圧と出力電流との関係




図 9-11. 出力電圧と出力電流との関係




図 9-12. 出力電圧と出力電流との関係




図 9-13. 出力電圧と出力電流との関係




図 9-14. 出力電圧と出力電流との関係




図 9-15. 出力電圧と出力電流との関係




図 9-16. 出力電圧と出力電流との関係




図 9-17. 出力電圧と出力電流との関係




図 9-18. 出力電流と周囲温度との関係




図 9-19. 出力電流と周囲温度との関係




図 9-20. 出力電流と周囲温度との関係




図 9-21. 出力電流と周囲温度との関係




図 9-22. 負荷過渡応答




図 9-23. 負荷過渡応答




図 9-24. 負荷過渡応答






図 9-25. 負荷過渡応答




$V_{OUT} = 1.2V$       PFM       $T_A = 25^\circ C$   
 $V_{IN} = 5.0V$        $I_{OUT} = 0.2A \rightarrow 1.8A \rightarrow 0.2A$

図 9-26. 負荷過渡応答




$V_{OUT} = 1.2V$       PWM       $T_A = 25^\circ C$   
 $V_{IN} = 5.0V$        $I_{OUT} = 0.2A \rightarrow 1.8A \rightarrow 0.2A$

図 9-27. 負荷過渡応答




$V_{OUT} = 1.0V$       PFM       $T_A = 25^\circ C$   
 $V_{IN} = 5.0V$        $I_{OUT} = 0.2A \rightarrow 1.8A \rightarrow 0.2A$

図 9-28. 負荷過渡応答




$V_{OUT} = 1.0V$       PWM       $T_A = 25^\circ C$   
 $V_{IN} = 5.0V$        $I_{OUT} = 0.2A \rightarrow 1.8A \rightarrow 0.2A$

図 9-29. 負荷過渡応答




$V_{OUT} = 0.6V$       PFM       $T_A = 25^\circ C$   
 $V_{IN} = 3.3V$        $I_{OUT} = 0.2A \rightarrow 1.8A \rightarrow 0.2A$

図 9-30. 負荷過渡応答




$V_{OUT} = 0.6V$       PWM       $T_A = 25^\circ C$   
 $V_{IN} = 3.3V$        $I_{OUT} = 0.2A \rightarrow 1.8A \rightarrow 0.2A$

図 9-31. 負荷過渡応答




$V_{OUT} = 3.3V$  PFM  $T_A = 25^\circ C$   
 $I_{OUT} = 0.2A$   $V_{IN} = 4.5V \rightarrow 5.5V \rightarrow 4.5V$

図 9-32. ライン過渡応答




$V_{OUT} = 3.3V$  PWM  $T_A = 25^\circ C$   
 $I_{OUT} = 2A$   $V_{IN} = 4.5V \rightarrow 5.5V \rightarrow 4.5V$

図 9-33. ライン過渡応答




$V_{OUT} = 1.8V$  PFM  $T_A = 25^\circ C$   
 $I_{OUT} = 0.2A$   $V_{IN} = 4.5V \rightarrow 5.5V \rightarrow 4.5V$

図 9-34. ライン過渡応答




$V_{OUT} = 1.8V$  PWM  $T_A = 25^\circ C$   
 $I_{OUT} = 2A$   $V_{IN} = 4.5V \rightarrow 5.5V \rightarrow 4.5V$

図 9-35. ライン過渡応答




$V_{OUT} = 1.2V$  PFM  $T_A = 25^\circ C$   
 $I_{OUT} = 0.2A$   $V_{IN} = 4.5V \rightarrow 5.5V \rightarrow 4.5V$

図 9-36. ライン過渡応答




$V_{OUT} = 1.2V$  PWM  $T_A = 25^\circ C$   
 $I_{OUT} = 2A$   $V_{IN} = 4.5V \rightarrow 5.5V \rightarrow 4.5V$

図 9-37. ライン過渡応答




V<sub>OUT</sub> = 1.0V PFM T<sub>A</sub> = 25°C  
I<sub>OUT</sub> = 0.2A V<sub>IN</sub> = 4.5V → 5.5V → 4.5V

図 9-38. ライン過渡応答




V<sub>OUT</sub> = 1.0V PWM T<sub>A</sub> = 25°C  
I<sub>OUT</sub> = 2A V<sub>IN</sub> = 4.5V → 5.5V → 4.5V

図 9-39. ライン過渡応答




V<sub>OUT</sub> = 0.6V PFM T<sub>A</sub> = 25°C  
I<sub>OUT</sub> = 0.2A V<sub>IN</sub> = 3.0V → 3.6V → 3.0V

図 9-40. ライン過渡応答




V<sub>OUT</sub> = 0.6V PWM T<sub>A</sub> = 25°C  
I<sub>OUT</sub> = 2A V<sub>IN</sub> = 3.0V → 3.6V → 3.0V

図 9-41. ライン過渡応答




V<sub>OUT</sub> = 3.3V PFM T<sub>A</sub> = 25°C  
V<sub>IN</sub> = 5V I<sub>OUT</sub> = 0.2A

図 9-42. 出力電圧リップル




V<sub>OUT</sub> = 3.3V PWM T<sub>A</sub> = 25°C  
V<sub>IN</sub> = 5V I<sub>OUT</sub> = 2A

図 9-43. 出力電圧リップル




$V_{OUT} = 1.8V$  PFM  $T_A = 25^\circ C$   
 $V_{IN} = 5V$   $I_{OUT} = 0.2A$

図 9-44. 出力電圧リップル




$V_{OUT} = 1.8V$  PWM  $T_A = 25^\circ C$   
 $V_{IN} = 5V$   $I_{OUT} = 2A$

図 9-45. 出力電圧リップル




$V_{OUT} = 1.2V$  PFM  $T_A = 25^\circ C$   
 $V_{IN} = 5V$   $I_{OUT} = 0.2A$

図 9-46. 出力電圧リップル




$V_{OUT} = 1.2V$  PWM  $T_A = 25^\circ C$   
 $V_{IN} = 5V$   $I_{OUT} = 2A$

図 9-47. 出力電圧リップル




$V_{OUT} = 1.0V$  PFM  $T_A = 25^\circ C$   
 $V_{IN} = 5V$   $I_{OUT} = 0.2A$

図 9-48. 出力電圧リップル




$V_{OUT} = 1.0V$  PWM  $T_A = 25^\circ C$   
 $V_{IN} = 5V$   $I_{OUT} = 2A$

図 9-49. 出力電圧リップル




$V_{OUT} = 0.6V$       PFM       $T_A = 25^\circ C$   
 $V_{IN} = 3.3V$             $I_{OUT} = 0.2A$

図 9-50. 出力電圧リップル




$V_{OUT} = 0.6V$       PWM       $T_A = 25^\circ C$   
 $V_{IN} = 3.3V$             $I_{OUT} = 2A$

図 9-51. 出力電圧リップル




$V_{OUT} = 3.3V$       PWM または PFM       $T_A = 25^\circ C$   
 $V_{IN} = 5V$             $I_{OUT} = 2A$

図 9-52. 起動タイミング




$V_{OUT} = 1.8V$       PWM または PFM       $T_A = 25^\circ C$   
 $V_{IN} = 5V$             $I_{OUT} = 2A$

図 9-53. 起動タイミング




$V_{OUT} = 1.2V$       PWM または PFM       $T_A = 25^\circ C$   
 $V_{IN} = 5V$             $I_{OUT} = 2A$

図 9-54. 起動タイミング



$V_{OUT} = 1.0V$       PWM または PFM       $T_A = 25^\circ C$   
 $V_{IN} = 5V$             $I_{OUT} = 2A$

図 9-55. 起動タイミング



$V_{OUT} = 0.6V$       PWM または PFM       $T_A = 25^\circ C$   
 $V_{IN} = 3.3V$        $I_{OUT} = 2A$

図 9-56. 起動タイミング

## 9.3 システム例

### 9.3.1 固定出力電圧バージョン

出力電圧内部固定のバージョンを使用しているので、外部フィードバック電圧デバイダを省略できます。このアクションにより、全体的な設計サイズを縮小できるだけでなく、外部抵抗分割器によって追加の誤差が発生しないため、精度が向上します。図 9-57 に示すように、FB ピンは出力電圧に直接接続する必要があります。COMP/FSET を GND に接続することで、内部的に定義された 2.25MHz スイッチング周波数でアプリケーションが動作します。




図 9-57. 固定出力電圧バージョンの回路図

### 9.3.2 外部クロックへの同期

TPS62850x-Q1 は、MODE/SYNC ピンに外部クロックを印加することで、外部から同期させることができます。入力信号が電気的仕様に記載されている要件を満たす限り、追加回路は必要ありません。クロック信号は動作中に印加や除去することができる、これにより外部で定義された固定周波数から、省電力モードまたは内部固定周波数動作へ切り替えることができます。

$R_{CF}$  抵抗の値は、内部で定義される周波数と外部から印加される周波数が互いに近い値になるように選択する必要があります。この動作により、内部周波数から外部周波数へ、またはその逆の周波数からのスムーズな遷移が保証されます。




図 9-58. 外部同期を使用した回路図




図 9-59. 外部同期からパワーセーブ モード (PFM) へのスイッチング




図 9-60. 外部同期から内部固定周波数へのスイッチング

## 9.4 電源に関する推奨事項

TPS62850x-Q1 デバイス ファミリには、入力電源について特別な要件はありません。入力電源の出力電流は、TPS62850x-Q1 の電源電圧、出力電圧、出力電流に応じた定格である必要があります。

## 9.5 レイアウト

### 9.5.1 レイアウトのガイドライン

さらに高いスイッチング周波数でスイッチ モード電源を動作させるには、適切なレイアウトが非常に重要です。したがって、確実に動作させ、仕様に規定された性能を達成するため、TPS62850x-Q1 の PCB レイアウトでは細心の注意が必要です。レイアウトが不適切な場合、レギュレーション性能の低下 ([レイアウトの例](#)の両方)、安定性と精度の低下、EMI 放射の増加、ノイズの増加などの問題につながる可能性があります。

一般的な外部グランド接続を行うように設計された TPS62850x-Q1 の推奨レイアウトについては、を参照してください。入力コンデンサは、VIN ピンと GND ピンとの間に、できるだけ近づけて配置する必要があります。

$di/dt$  の大きいループの経路は、インダクタンスと抵抗が小さくなるようにします。そのため、スイッチング負荷電流が流れる経路は、できるだけ短く、かつ幅広くする必要があります。 $dv/dt$  の大きい配線経路は、(その他のすべてのノードに対する) 容量が小さくなるようにします。そのため、入力および出力容量を IC ピンにできる限り近づけて配置し、長距離にわたる並列配線や狭いトレースを避ける必要があります。交流電流を流すループに囲まれた領域から放射されるエネルギーは、その領域の面積に比例するため、その面積をできるだけ小さくする必要があります。

敏感なノード (FB など) は、短い配線で接続し、 $dv/dt$  の大きい信号 (SW など) に近づけないようにする必要があります。敏感なノードは出力電圧に関する情報を運ぶため、敏感なノードは実際の出力電圧 (出力コンデンサ) にできるだけ近い場所に接続する必要があります。SS/TR ピンの ( $R_1, R_2$ ) は、IC の近くに配置し、これらのピンとシステム グランド プレーンに直接接続する必要があります。

このパッケージでは、電力を放散する目的でピンを使用します。VIN および GND ピンのサーマル ピアは、pcb を通して熱を拡散させるのに有効です。

推奨レイアウトは EVM に実装されており、[TPS628502EVM-092 評価基板ユーザーズガイド](#) に記載されています。

### 9.5.2 レイアウト例




図 9-61. レイアウト例

## 10 デバイスおよびドキュメントのサポート

### 10.1 デバイス サポート

#### 10.1.1 サード・パーティ製品に関する免責事項

サード・パーティ製品またはサービスに関するテキサス・インスツルメンツの出版物は、単独またはテキサス・インスツルメンツの製品、サービスと一緒に提供される場合に関係なく、サード・パーティ製品またはサービスの適合性に関する是認、サード・パーティ製品またはサービスの是認の表明を意味するものではありません。

### 10.2 ドキュメントのサポート

#### 10.2.1 関連資料

関連資料については、以下を参照してください。

テキサス インスツルメンツ、『[TPS628502EVM-092 評価基板 ユーザー ガイド](#)』

### 10.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 10.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 10.5 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 10.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお奨めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 10.7 用語集

[テキサス・インスツルメンツ用語集](#)

この用語集には、用語や略語の一覧および定義が記載されています。

## 11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision M (September 2025) to Revision N (January 2026)	Page
• TPS62850208QDRLRQ1 および TPS628502F0QDRLRQ1 からプレビューの注を削除.....	3

---

Changes from Revision L (July 2025) to Revision M (September 2025)	Page
• TPS62850208QDRLRQ1 を追加.....	3
• TPS628501H9QDRLRQ1 からプレビューの注を削除.....	3

## 12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS6285010MQDRLRQ1	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-1-260C-UNLIM	-40 to 125	10MQ
TPS6285010MQDRLRQ1.A	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	10MQ
TPS6285010MQDRLRQ1.B	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	-	Call TI	Call TI	-40 to 125	
TPS6285010MQDYCRQ1	Active	Production	SOT-5X3 (DYC)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-2-260C-1 YEAR	-40 to 125	10MQ
TPS6285010MQDYCRQ1.A	Active	Production	SOT-5X3 (DYC)   8	4000   LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	10MQ
TPS6285011HQDRLRQ1	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-2-260C-1 YEAR	-40 to 125	11HQ
TPS6285011HQDRLRQ1.A	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	11HQ
TPS6285011HQDRLRQ1.B	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	-	Call TI	Call TI	-40 to 125	
TPS62850120QDRLRQ1	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-1-260C-UNLIM	-40 to 125	120Q
TPS62850120QDRLRQ1.A	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	120Q
TPS62850140QDYLQRQ1	Active	Production	SOT-5X3 (DYC)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-2-260C-1 YEAR	-40 to 125	140Q
TPS62850140QDYLQRQ1.A	Active	Production	SOT-5X3 (DYC)   8	4000   LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	140Q
TPS6285018AQDRLRQ1	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-1-260C-UNLIM	-40 to 125	18AQ
TPS6285018AQDRLRQ1.A	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	18AQ
TPS6285018AQDRLRQ1.B	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	-	Call TI	Call TI	-40 to 125	
TPS628501B0QDRLRQ1	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-1-260C-UNLIM	-40 to 125	10BQ
TPS628501B0QDRLRQ1.A	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	10BQ
TPS628501B0QDRLRQ1.B	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	-	Call TI	Call TI	-40 to 125	
TPS628501F0QDRLRQ1	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3R5F
TPS628501H9QDRLRQ1	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3S4F
TPS628501QDRLRQ1	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-1-260C-UNLIM	-40 to 125	100Q
TPS628501QDRLRQ1.A	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	100Q
TPS62850208QDRLRQ1	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 150	41RF
TPS6285020AQDRLRQ1	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-1-260C-UNLIM	-40 to 125	20AQ
TPS6285020AQDRLRQ1.A	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	20AQ
TPS6285020AQDRLRQ1.B	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	-	Call TI	Call TI	-40 to 150	
TPS6285020MQDRLRQ1	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-1-260C-UNLIM	-40 to 125	20MQ
TPS6285020MQDRLRQ1.A	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	20MQ
TPS6285021HQDRLRQ1	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-1-260C-UNLIM	-40 to 150	21HQ

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS6285021HQDRLRQ1.A	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 150	21HQ
TPS6285021HQDRLRQ1.B	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	-	Call TI	Call TI	-40 to 150	
<a href="#">TPS62850220QDRLRQ1</a>	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-1-260C-UNLIM	-40 to 125	220Q
TPS62850220QDRLRQ1.A	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	220Q
TPS62850220QDRLRQ1.B	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	-	Call TI	Call TI	-40 to 150	
<a href="#">TPS62850240QDRLRQ1</a>	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-1-260C-UNLIM	-40 to 150	240Q
TPS62850240QDRLRQ1.A	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 150	240Q
<a href="#">TPS62850240QDYCRQ1</a>	Active	Production	SOT-5X3 (DYC)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-2-260C-1 YEAR	-40 to 125	240Q
TPS62850240QDYCRQ1.A	Active	Production	SOT-5X3 (DYC)   8	4000   LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	240Q
<a href="#">TPS628502QDRLRQ1</a>	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-1-260C-UNLIM	-40 to 125	200Q
TPS628502QDRLRQ1.A	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	200Q
<a href="#">TPS628503QDRLRQ1</a>	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	Call TI   Sn	Level-1-260C-UNLIM	-40 to 125	300Q
TPS628503QDRLRQ1.A	Active	Production	SOT-5X3 (DRL)   8	4000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	300Q

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



**OTHER QUALIFIED VERSIONS OF TPS628501-Q1, TPS628502-Q1, TPS628503-Q1 :**

- Catalog : [TPS628501](#), [TPS628502](#), [TPS628503](#)

NOTE: Qualified Version Definitions:


- Catalog - TI's standard catalog product

## TAPE AND REEL INFORMATION



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

### QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS6285010MQDRLRQ1	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS6285010MQDYCRQ1	SOT-5X3	DYC	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS6285011HQDRLRQ1	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS62850120QDRLRQ1	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS62850140QDYCRQ1	SOT-5X3	DYC	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS6285018AQDRLRQ1	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS628501B0QDRLRQ1	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS628501F0QDRLRQ1	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS628501H9QDRLRQ1	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS628501QDRLRQ1	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS6285020AQDRLRQ1	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS6285020MQDRLRQ1	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS6285021HQDRLRQ1	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS62850220QDRLRQ1	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS62850240QDRLRQ1	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS62850240QDYCRQ1	SOT-5X3	DYC	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3

---

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS628502QDRLRQ1	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS628503QDRLRQ1	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3

**TAPE AND REEL BOX DIMENSIONS**



\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS6285010MQDRLRQ1	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS6285010MQDYCRQ1	SOT-5X3	DYC	8	4000	210.0	185.0	35.0
TPS6285011HQDRLRQ1	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS62850120QDRLRQ1	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS62850140QDYZCRQ1	SOT-5X3	DYC	8	4000	210.0	185.0	35.0
TPS6285018AQDRLRQ1	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS628501B0QDRLRQ1	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS628501F0QDRLRQ1	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS628501H9QDRLRQ1	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS628501QDRLRQ1	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS6285020AQDRLRQ1	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS6285020MQDRLRQ1	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS6285021HQDRLRQ1	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS62850220QDRLRQ1	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS62850240QDRLRQ1	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS62850240QDYZCRQ1	SOT-5X3	DYC	8	4000	210.0	185.0	35.0
TPS628502QDRLRQ1	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS628503QDRLRQ1	SOT-5X3	DRL	8	4000	210.0	185.0	35.0

# PACKAGE OUTLINE

## SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



4226548/B 12/2021

### NOTES:



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.

# EXAMPLE BOARD LAYOUT

DYC0008A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



SOLDERMASK DETAILS

4226548/B 12/2021

NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
6. Land pattern design aligns to IPC-610, Bottom Termination Component (BTC) solder joint inspection criteria.

# EXAMPLE STENCIL DESIGN

DYC0008A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE  
BASED ON 0.1 mm THICK STENCIL  
SCALE:30X

4226548/B 12/2021

NOTES: (continued)


7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

## PACKAGE OUTLINE

**DRL0008A**

## **SOT-5X3 - 0.6 mm max height**

## PLASTIC SMALL OUTLINE



4224486/G 11/2024

## NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
  2. This drawing is subject to change without notice.
  3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, interlead flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
  4. Reference JEDEC Registration MO-293, Variation UDAD

# EXAMPLE BOARD LAYOUT



DRL0008A

SOT-5X3 - 0.6 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:30X



SOLDERMASK DETAILS

4224486/G 11/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. Land pattern design aligns to IPC-610, Bottom Termination Component (BTC) solder joint inspection criteria.

# EXAMPLE STENCIL DESIGN

DRL0008A

SOT-5X3 - 0.6 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE  
BASED ON 0.1 mm THICK STENCIL  
SCALE:30X

4224486/G 11/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月