

TPS7A14C 1A、低 V_{IN} 、低 V_{OUT} 、高速セトリング、低ドロップアウトレギュレータ

1 特長

- 非常に低い入力電圧範囲 (V_{IN}): 0.7V ~ 2.2V
- 高い効率:
 - 1A でのドロップアウト電圧: 80mV (最大値)
- 非常に優れた負荷過渡応答
- 精度 (負荷、ライン、温度変動を含む):
 - +10mV (max) ~ -23mV (min)
- 高 PSRR:
 - 60dB (1kHz 時) ($V_{OUT} = 0.8V$, $I_{OUT} = 500mA$)
- 固定出力電圧で提供:
 - 0.5V ~ 2.0V (25mV 刻み)
- V_{BIAS} 範囲: 2.2V ~ 5.5V
- パッケージ:
 - 6 ピン WCSP: 1.16mm × 0.71mm
- アクティブ出力放電

2 アプリケーション

- カメラモジュール
- ワイヤレスヘッドホン/イヤホン
- スマートウォッチ、フィットネストラッカー
- スマートフォンおよびタブレット
- ポータブル医療機器
- ソリッドステートドライブ (SSD)

3 説明

TPS7A14C は、優れた過渡応答特性を持つ小型超低ドロップアウトレギュレータ (LDO) です。このデバイスは 1A の電流を供給し、ac 性能 (負荷およびライン過渡応答) が非常に優れています。入力電圧範囲は 0.7V ~ 2.2V、出力範囲は 0.5V ~ 2.0V であり、負荷、ライン、温度にわたって優れた精度を実現します。

主電源経路は IN ピンを介しており、このピンは出力電圧よりわずか 50mV 高い電源に接続されます。すべての電気的特性は、出力電圧より 100mV 高い入力電圧で規定されており、その結果、高い実効効率が得られます。このレギュレータは、外部から供給されるより高い V_{BIAS} レベルを使って LDO の内部回路に電力を供給することで、極めて低い入力電圧に対応します。

TPS7A14C には、ディセーブル時に出力を高速放電するアクティブ プルダウン回路が内蔵されており、既知のスタートアップ状態を確保できます。


TPS7A14C は、超小型の 0.71mm × 1.16mm、6 パンプ WCSP パッケージで提供されます。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージサイズ ⁽²⁾
TPS7A14C	YBK (WCSP, 6)	1.16mm × 0.71mm

(1) 詳細については、[メカニカル、パッケージ、および注文情報](#)をご覧ください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



代表的なアプリケーション回路



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあります。TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	7 アプリケーションと実装	16
2 アプリケーション	1	7.1 アプリケーション情報	16
3 説明	1	7.2 代表的なアプリケーション	20
4 ピン構成および機能	3	7.3 電源に関する推奨事項	21
5 仕様	4	7.4 レイアウト	22
5.1 絶対最大定格	4	8 デバイスおよびドキュメントのサポート	23
5.2 ESD 定格	4	8.1 デバイス サポート	23
5.3 推奨動作条件	4	8.2 ドキュメントのサポート	23
5.4 熱に関する情報	5	8.3 ドキュメントの更新通知を受け取る方法	23
5.5 電気的特性	5	8.4 サポート・リソース	23
5.6 代表的特性	7	8.5 商標	23
6 詳細説明	12	8.6 静電気放電に関する注意事項	23
6.1 概要	12	8.7 用語集	23
6.2 機能ブロック図	12	9 改訂履歴	24
6.3 機能説明	13	10 メカニカル、パッケージ、および注文情報	24
6.4 デバイスの機能モード	15	10.1 メカニカル データ	25

4 ピン構成および機能




図 4-1. YBK パッケージ、6 ピン WCSP (上面図)

表 4-1. ピンの機能 : YBK パッケージ

ピン		タイプ	説明
番号	名称		
A1	OUT	出力	レギュレートされた出力ピン。出力コンデンサは、できるだけ OUT ピンの近くに配置します。
A2	IN	入力	入力ピン。セラミック コンデンサは、できるだけ IN ピンの近くに配置します。
B1	SENSE	入力	SENSE 入力。このピンは、SENSE 接続用のレギュレータへの帰還入力です。SENSE を負荷に接続すると、OUT と負荷の間の配線抵抗に起因する電圧誤差を除去できます。
B2	EN	入力	イネーブル ピン。このピンをロジック High にすると、LDO が有効になります。このピンをロジック Low にすると、LDO が無効になります。イネーブル 機能が不要な場合は、EN を IN または BIAS に接続します。
C1	GND	—	グラウンド ピン。このピンはグラウンドに接続します。
C2	BIAS	入力	BIAS ピン。このピンにより、低入力電圧、低出力電圧 (LILO) 状態での動作が可能になります。最良の性能を得るには、BIAS からグラウンドにセラミック コンデンサを使用します。バイアス コンデンサは、できるだけ BIAS の近くに配置します。

5 仕様

5.1 絶対最大定格

動作 (自由空気) 温度範囲内にて (特に記述のない限り)。⁽¹⁾

		最小値	最大値	単位
電圧	入力、 V_{IN}	-0.3	2.4	V
	イネーブル、 V_{EN}	-0.3	6.0	
	バイアス、 V_{BIAS}	-0.3	6.0	
	センス、 V_{SENSE}	-0.3	$V_{IN} + 0.3$ ⁽²⁾	
	出力、 V_{OUT}	-0.3	$V_{IN} + 0.3$ ⁽²⁾	
電流	最高出力周	内部的に制限		A
温度	動作時の接合部、 T_J	-40	150	°C
	保存、 T_{stg}	-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。絶対最大定格は、このような条件や、推奨動作条件に記載されている条件を超える条件でデバイスが機能するということを意味するわけではありません。推奨動作条件の範囲外ではあるが、絶対最大定格の範囲内で短時間動作している場合、デバイスは損傷を受けない可能性がありますが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 絶対最大定格は 2.4V または ($V_{IN} + 0.3V$) のいずれか小さい方です。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±3000	V
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠 ⁽²⁾	±750	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

接合部動作温度範囲内 (特に記述のない限り)。⁽¹⁾

		最小値	公称値	最大値	単位
V_{IN}	入力電圧	0.7	2.2	V	
V_{BIAS}	バイアス電圧	2.2 と $V_{OUT(NOM)} + 1.4$ の大きい方	5.5	V	
V_{OUT}	出力電圧	0.5	2.0	V	
I_{OUT}	ピーク出力電流	0	1	A	
C_{IN}	入力容量 ⁽²⁾	1	4.7	μF	
C_{BIAS}	バイアス容量 ⁽³⁾	0.1	0.47	μF	
C_{OUT}	出力容量 ⁽⁴⁾	4.7	10	μF	
ESL	OUT と C_{OUT} の間のパターン インダクタンス			1.5	nH
ESR	出力コンデンサの ESR + パターンの ESR	11	50	$m\Omega$	
T_J	動作時接合部温度	-40	125	°C	

- (1) すべての電圧は GND を基準にしています。
- (2) 入力コンデンサは、ソース抵抗やインダクタンスの影響を打ち消すために必要です。これらは場合によってはリンギングや発振といったシステムレベルの不安定性を引き起こすことがあります、特に負荷過渡が存在する場合に顕著になります。ソースインピーダンスとシステム要件によっては、より大きな入力コンデンサが必要になる場合があります。
- (3) LDO の安定性を確保するために、BIAS 入力コンデンサは必要ありません。ただし、過渡応答、PSRR、ノイズ性能を維持するために、定格低下後の値で少なくとも $0.1\mu F$ のコンデンサを使用することが推奨されます。
- (4) この値は、出力コンデンサの ESR と OUT から出力コンデンサまでのパターン抵抗の合計である総 ESR が $11m\Omega$ 以上であることを前提としています。ESR が大きいほど (この表に規定されている最大 ESR 値まで)、出力キャパシタンスを小さくできます。最良の過渡応答および安定化を得るには、 $m\Omega$ 単位での合計 ESR と μF 単位での有効出力容量の積が少なくとも 51 である必要があります。

5.4 热に関する情報

热評価基準 ⁽¹⁾		TPS7A14C	単位
DSBGA			
6 ピン			
R _{θJA}	接合部から周囲への熱抵抗	136.7	°C/W
R _{θJC(top)}	接合部からケース(上面)への熱抵抗	1.1	°C/W
R _{θJB}	接合部から基板への熱抵抗	38.1	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	0.5	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	38.1	°C/W
R _{θJC(bot)}	接合部からケース(底面)への熱抵抗	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体およびICパッケージの熱評価基準』アプリケーションノートを参照してください。

5.5 電気的特性

T_J = -40°C ~ +125°C, V_{IN} = V_{OUT(NOM)} + 0.1V, V_{BIAS} = 2.2V と V_{OUT(NOM)} + 1.4V の大きい方, I_{OUT} = 1mA, V_{EN} = 1.0V, C_{IN} = 1μF, C_{OUT} = 4.7μF, C_{BIAS} = 0.1μF (特に記述のない限り)、代表値はすべて T_J = 25°C での値

パラメータ	テスト条件	最小値	標準値	最大値	単位	
V _{OUT}	温度範囲全体での精度 2.2V 以上または (V _{OUT(NOM)} + 1.4V) ≤ V _{BIAS} ≤ 5.5V, 1mA ≤ I _{OUT} ≤ 1A	T _J = -40°C ~ +125°C	-23	10	mV	
V _{OUT}	温度範囲全体での精度 2.2V 以上または (V _{OUT(NOM)} + 1.4V) ≤ V _{BIAS} ≤ 5.5V, 1mA ≤ I _{OUT} ≤ 1A	T _J = -40°C ~ +85°C	-19	8	mV	
ΔV _{OUT} / ΔV _{IN}	V _{IN} ライン レギュレーション V _{OUT(NOM)} + 0.1V ≤ V _{IN} ≤ 2.2V	-2.5	2.5	2.5	mV	
ΔV _{OUT} / ΔV _{BIAS}	V _{BIAS} ライン レギュレーション V _{OUT(NOM)} + 1.4V ≤ V _{BIAS} ≤ 5.5V	-2.5	±0.15	2.5	mV	
ΔV _{OUT} / ΔI _{OUT}	ロード レギュレーション 1mA ≤ I _{OUT} ≤ 1A		13		mV	
I _{Q(BIAS)}	Bias ピンの電流	I _{OUT} = 0mA		68	μA	
		I _{OUT} = 0mA, T _J = -40°C ~ +85°C		40	57	
		I _{OUT} = 1A			17	
		I _{OUT} = 1A, T _J = -40°C ~ +85°C		10	15	
I _{Q(IN)}	入力ピン電流 ⁽¹⁾	I _{OUT} = 0mA		118	μA	
		I _{OUT} = 0mA, T _J = -40°C ~ +85°C		80		
I _{GND}	グランド ピン電流	I _{OUT} = 1A		800	μA	
		I _{OUT} = 1A, T _J = -40°C ~ +85°C		520	750	
I _{SHDN(BIAS)}	V _{BIAS} シャットダウン電流	V _{IN} = 2.2V, V _{BIAS} = 5.5V, V _{EN} ≤ 0.2V		0.36	9	
		V _{IN} = 2.2V, V _{BIAS} = 5.5V, V _{EN} ≤ 0.2V, T _J = -40°C ~ +85°C		0.36	3.8	
I _{SHDN(IN)}	V _{IN} シャットダウン電流	V _{IN} = 1.8V, V _{BIAS} = 5.5V, V _{EN} ≤ 0.2V		0.09	32	
		V _{IN} = 1.8V, V _{BIAS} = 5.5V, V _{EN} ≤ 0.2V, T _J = -40°C ~ +85°C		0.09	9.2	
I _{CL}	出力電流制限 V _{OUT} = 0.95 × V _{OUT(NOM)}		1.035	1.5	2.45	A
I _{SC}	短絡電流制限 V _{OUT} = 0V			490		mA
V _{DO(IN)}	V _{IN} ドロップアウト電圧 ⁽²⁾	V _{IN} = 0.95 × V _{OUT(NOM)} , I _{OUT} = 1A		30	80	mV
V _{DO(BIAS)}	V _{BIAS} ドロップアウト電圧 ⁽²⁾	V _{BIAS} = 2.2V と V _{OUT(NOM)} + 0.6V の大きい方。 I _{OUT} = 1A		0.76	1.1	V

5.5 電気的特性 (続き)

$T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$, $V_{IN} = V_{OUT(\text{NOM})} + 0.1\text{V}$, $V_{BIAS} = 2.2\text{V}$ と $V_{OUT(\text{NOM})} + 1.4\text{V}$ の大きい方, $I_{OUT} = 1\text{mA}$, $V_{EN} = 1.0\text{V}$, $C_{IN} = 1\mu\text{F}$, $C_{OUT} = 4.7\mu\text{F}$, $C_{BIAS} = 0.1\mu\text{F}$ (特に記述のない限り)、代表値はすべて $T_J = 25^{\circ}\text{C}$ での値

パラメータ		テスト条件		最小値	標準値	最大値	単位	
V_{IN} PSRR	V_{IN} 電源除去比	$f = 100\text{Hz}, V_{IN} = 1.05\text{V}, V_{OUT} = 0.8\text{V}, C_{OUT} = 9\mu\text{F}$	$I_{OUT} = 3\text{mA}$	90			dB	
			$I_{OUT} = 500\text{mA}$	68				
			$I_{OUT} = 1\text{A}$	64				
		$f = 1\text{kHz}, V_{IN} = 1.05\text{V}, V_{OUT} = 0.8\text{V}, C_{OUT} = 9\mu\text{F}$	$I_{OUT} = 3\text{mA}$	90				
			$I_{OUT} = 500\text{mA}$	60				
			$I_{OUT} = 1\text{A}$	57				
		$f = 10\text{kHz}, V_{IN} = 1.05\text{V}, V_{OUT} = 0.8\text{V}, C_{OUT} = 9\mu\text{F}$	$I_{OUT} = 3\text{mA}$	87				
			$I_{OUT} = 500\text{mA}$	60				
			$I_{OUT} = 1\text{A}$	57				
		$f = 100\text{kHz}, V_{IN} = 1.05\text{V}, V_{OUT} = 0.8\text{V}, C_{OUT} = 9\mu\text{F}$	$I_{OUT} = 3\text{mA}$	80				
			$I_{OUT} = 500\text{mA}$	62				
			$I_{OUT} = 1\text{A}$	58				
		$f = 1\text{MHz}, V_{IN} = 1.05\text{V}, V_{OUT} = 0.8\text{V}, C_{OUT} = 9\mu\text{F}$	$I_{OUT} = 3\text{mA}$	75				
			$I_{OUT} = 500\text{mA}$	57				
			$I_{OUT} = 1\text{A}$	57				
V_{BIAS} PSRR	V_{BIAS} 電源除去比	$f = 1\text{kHz}$			65		dB	
		$f = 100\text{kHz}$	$I_{OUT} = 500\text{mA}$		50			
		$f = 1\text{MHz}$			25			
V_n	出力電圧ノイズ	帯域幅 = 10Hz ~ 100kHz, $V_{OUT} = 0.8\text{V}$, $I_{OUT} = 3\text{mA}$			6		μVRMS	
		帯域幅 = 10Hz ~ 100kHz, $V_{OUT} = 0.8\text{V}$, $I_{OUT} = 500\text{mA}$			5.9			
		帯域幅 = 10Hz ~ 100kHz, $V_{OUT} = 0.8\text{V}$, $I_{OUT} = 1\text{A}$			5.9			
$V_{UVLO(BIAS)}$	バイアス電源 UVLO	V_{BIAS} 立ち上がり		1.15	1.42	1.7	V	
		V_{BIAS} 立ち下がり		1.0	1.3	1.63		
$V_{UVLO_HYST(BIAS)}$	バイアス電源 UVLO ヒステリシス	V_{BIAS} ヒステリシス			45		mV	
$V_{UVLO(IN)}$	入力電源 UVLO	V_{IN} 立ち上がり		584	603	623	mV	
		V_{IN} 立ち下がり		530	552	566		
$V_{UVLO_HYST(IN)}$	入力電源ヒステリシス	V_{IN} ヒステリシス			52		mV	
t_{STR}	起動時間 ⁽³⁾				260		μs	
$V_{EN(HI)}$	EN ピンのロジック High 電圧 ⁽⁴⁾				0.6	6	V	
$V_{EN(LOW)}$	EN ピンのロジック Low 電圧 ⁽⁴⁾				0	0.25	V	
I_{EN}	EN ピン電流	$EN = 5.5\text{V}$		-25	10	25	nA	
		$EN = 5.5\text{V}, T_J = -40^{\circ}\text{C} \sim +85^{\circ}\text{C}$		-20	10	20		
$R_{PULLDOWN}$	プルダウン抵抗	$V_{IN} = 0.9\text{V}, V_{OUT(\text{NOM})} = 0.8\text{V}, V_{BIAS} = 3.3\text{V}, V_{EN} = 0\text{V}$, P パージョンのみ			36		Ω	
T_{SD}	サーマル シャットダウン温度	シャットダウン、温度上昇			165		$^{\circ}\text{C}$	
		リセット、温度低下			140			

(1) これは V_{IN} から GND に流れる電流です。

(2) $V_{OUT} < 0.6\text{V}$ の場合、ドロップアウトは測定されません。 V_{BIAS} ドロップアウトは、2.2V 以上の V_{BIAS} にのみ適用されます。

(3) スタートアップ時間 = EN アサートから $0.95 \times V_{OUT(\text{NOM})}$ までの時間。

(4) 最小値から最大値までの範囲内の入力電圧は、正しいロジック レベルとして解釈されます。

5.6 代表的特性

動作温度 $T_J = 25^\circ\text{C}$ 、 $V_{\text{OUT}(\text{NOM})} = 0.8\text{V}$ 、 $V_{\text{IN}} = V_{\text{OUT}(\text{NOM})} + 0.1\text{V}$ 、 $V_{\text{BIAS}} = V_{\text{OUT}(\text{NOM})} + 1.4\text{V}$ 、 $I_{\text{OUT}} = 1\text{mA}$ 、 $V_{\text{EN}} = V_{\text{IN}}$ 、 $C_{\text{IN}} = 4.7\mu\text{F}$ 、 $C_{\text{OUT}} = 4.7\mu\text{F}$ 、 $C_{\text{BIAS}} = 0.47\mu\text{F}$ (特に記述のない限り)




図 5-1. 出力電圧精度と V_{IN} との関係




図 5-2. 出力電圧精度と V_{BIAS} との関係




図 5-3. 出力電圧精度と I_{OUT} との関係




図 5-4. V_{IN} ドロップアウト電圧と I_{OUT} との関係




図 5-5. V_{BIAS} ドロップアウト電圧と I_{OUT} との関係





図 5-6. V_{BIAS} 入力電流と V_{BIAS} との関係


5.6 代表的特性 (続き)

動作温度 $T_J = 25^\circ\text{C}$ 、 $V_{\text{OUT}(\text{NOM})} = 0.8\text{V}$ 、 $V_{\text{IN}} = V_{\text{OUT}(\text{NOM})} + 0.1\text{V}$ 、 $V_{\text{BIAS}} = V_{\text{OUT}(\text{NOM})} + 1.4\text{V}$ 、 $I_{\text{OUT}} = 1\text{mA}$ 、 $V_{\text{EN}} = V_{\text{IN}}$ 、 $C_{\text{IN}} = 4.7\mu\text{F}$ 、 $C_{\text{OUT}} = 4.7\mu\text{F}$ 、 $C_{\text{BIAS}} = 0.47\mu\text{F}$ (特に記述のない限り)



5.6 代表的特性 (続き)

動作温度 $T_J = 25^\circ\text{C}$ 、 $V_{\text{OUT}(\text{NOM})} = 0.8\text{V}$ 、 $V_{\text{IN}} = V_{\text{OUT}(\text{NOM})} + 0.1\text{V}$ 、 $V_{\text{BIAS}} = V_{\text{OUT}(\text{NOM})} + 1.4\text{V}$ 、 $I_{\text{OUT}} = 1\text{mA}$ 、 $V_{\text{EN}} = V_{\text{IN}}$ 、 $C_{\text{IN}} = 4.7\mu\text{F}$ 、 $C_{\text{OUT}} = 4.7\mu\text{F}$ 、 $C_{\text{BIAS}} = 0.47\mu\text{F}$ (特に記述のない限り)



5.6 代表的特性(続き)

動作温度 $T_J = 25^\circ\text{C}$ 、 $V_{\text{OUT}(\text{NOM})} = 0.8\text{V}$ 、 $V_{\text{IN}} = V_{\text{OUT}(\text{NOM})} + 0.1\text{V}$ 、 $V_{\text{BIAS}} = V_{\text{OUT}(\text{NOM})} + 1.4\text{V}$ 、 $I_{\text{OUT}} = 1\text{mA}$ 、 $V_{\text{EN}} = V_{\text{IN}}$ 、 $C_{\text{IN}} = 4.7\mu\text{F}$ 、 $C_{\text{OUT}} = 4.7\mu\text{F}$ 、 $C_{\text{BIAS}} = 0.47\mu\text{F}$ (特に記述のない限り)




図 5-19. ライン過渡変化 : 1V ~ 2.2V




図 5-20. ライン過渡変化 : 1V ~ 2.2V




図 5-21. 負荷過渡応答 : 100μA ~ 1A




図 5-22. 負荷過渡応答 : 10mA ~ 500mA




図 5-23. 負荷過渡応答 : 100μA ~ 1A




図 5-24. 負荷過渡応答 : 10mA ~ 500mA

5.6 代表的特性 (続き)

動作温度 $T_J = 25^\circ\text{C}$ 、 $V_{\text{OUT}(\text{NOM})} = 0.8\text{V}$ 、 $V_{\text{IN}} = V_{\text{OUT}(\text{NOM})} + 0.1\text{V}$ 、 $V_{\text{BIAS}} = V_{\text{OUT}(\text{NOM})} + 1.4\text{V}$ 、 $I_{\text{OUT}} = 1\text{mA}$ 、 $V_{\text{EN}} = V_{\text{IN}}$ 、 $C_{\text{IN}} = 4.7\mu\text{F}$ 、 $C_{\text{OUT}} = 4.7\mu\text{F}$ 、 $C_{\text{BIAS}} = 0.47\mu\text{F}$ (特に記述のない限り)




図 5-25. $V_{\text{IN}} - V_{\text{OUT}}$ における PSRR と周波数との関係




図 5-26. $V_{\text{IN}} - V_{\text{OUT}}$ における PSRR と周波数との関係




図 5-27. PSRR と周波数および I_{OUT} との関係




図 5-28. $V_{\text{BIAS}} - V_{\text{OUT}}$ における PSRR と周波数との関係




図 5-29. $V_{\text{BIAS}} - V_{\text{OUT}}$ における PSRR と周波数との関係





図 5-30. 出力ノイズと周波数および I_{OUT} との関係

6 詳細説明

6.1 概要

TPS7A14C は、低入力、超低ドロップアウト、低静止電流で、優れた過渡応答性能に最適化されたリニア レギュレータです。低い動作 $V_{IN} - V_{OUT}$ と **BIAS** ピンを組み合わせることで、低電圧出力アプリケーションの効率が大幅に向上升します。このデバイスは、電圧リファレンスおよび制御回路に電力を供給し、メイン電源経路には事前にレギュレーションされた低電圧入力電源 (**IN**) を使用することで効率を向上させます。この低ドロップアウト レギュレータ (LDO) は、フォールドバック電流制限、シャットダウン、熱保護、およびオプションのアクティブ放電機能を備えています。

6.2 機能ブロック図



6.3 機能説明

6.3.1 非常に優れた過渡応答

TPS7A14C は、入力電源の変動（ライン過渡）や出力電流の変動（負荷過渡）に迅速に応答します。この迅速な応答は、LDO が周波数全体で高入力インピーダンスと低出力インピーダンスを備えていることで実現されています。同じ特性により、この LDO は高い電源除去比（PSRR）を備えています。

外付け部品値の選択により、過渡応答が最適化されます。コンデンサの適切な選択については、[入力、出力、およびバイアスコンデンサの要件](#)セクションを参照してください。

6.3.2 グローバルな低電圧誤動作防止（UVLO）

TPS7A14C は 2 つの低電圧誤動作防止回路を使用しており、1 つは BIAS ピンに、もう 1 つは IN ピンにあります。これらの回路は、 V_{BIAS} と V_{IN} の両方がロックアウト電圧を上回る前に、このデバイスがオンになるのを防止します。[図 6-1](#) に示すように、2 つの UVLO 信号は AND ゲート経由で内部的に接続されています。いずれかの入力の電圧がそれぞれの UVLO スレッショルドを下回ると、このゲートはデバイスをオフにします。




図 6-1. グローバル UVLO 回路

6.3.3 イネーブル入力

イネーブル入力（EN）はアクティブ High です。 $V_{EN(HI)}$ より高い電圧を EN に印加するとレギュレータの出力電圧がイネーブルになり、 $V_{EN(LOW)}$ より低い電圧を印加すると、EN はレギュレータ出力をディセーブルにします。出力電圧を個別に制御する必要がない場合は、EN を IN または BIAS のいずれかに接続します。

6.3.4 内部フォールドバック電流制限

このデバイスには、内部に電流制限回路があり、過渡的な高負荷電流障害または短絡イベントの時にレギュレータを保護します。電流制限は、ブリック ウォール フォールドバック方式です。フォールドバック電圧 ($V_{FOLDBACK}$) では、電流制限はブリック ウォール方式からフォールドバック方式に遷移します。出力電圧が $V_{FOLDBACK}$ を上回った際の高負荷電流障害では、ブリックウォール方式により、出力電流が電流制限 (I_{CL}) に制限されます。電圧が $V_{FOLDBACK}$ を下回ると、フォールドバック電流制限が有効になり、出力電圧が GND に近付くと電流を小さくします。出力が短絡したとき、デバイスは短絡電流制限 (I_{SC}) と呼ばれる標準的な電流を供給します。 I_{CL} と I_{SC} は、「[電気的特性](#)」表に記載されています。

このデバイスでは、 $V_{FOLDBACK}$ は約 $60\% \times V_{OUT(nom)}$ です。

デバイスが電流制限されている場合、出力電圧はレギュレートされません。電流制限イベントが発生すると、消費電力の増加によりデバイスが発熱し始めます。デバイスがブリックウォール電流制限にある場合、パストランジスタは電力 $[(V_{IN} - V_{OUT}) \times I_{CL}]$ を消費します。デバイスの出力が短絡され、出力が $V_{FOLDBACK}$ を下回ると、パストランジスタは電力 $[(V_{IN} - V_{OUT}) \times I_{SC}]$ を消費します。サーマル シャットダウンがトリガされると、デバイスはオフになります。デバイスの温度が下がると、内蔵のサーマル シャットダウン回路によってデバイスがオンに戻ります。出力電流フォルト状態が継続すると、デバイスは電流制限とサーマル シャットダウンを繰り返します。電流制限の詳細については、「[制限の把握](#)」アプリケーションノートを参照してください。

図 6-2 は、フォールドバック電流制限の図を示しています。




図 6-2. フォールドバック電流制限

6.3.5 アクティブ放電

アクティブ放電機能は、抵抗 ($R_{PULLDOWN}$) をグランドに接続する内部 MOSFET を使用します。この機能は、LDO が無効化されたときに出力電圧をアクティブに放電するために使用されます。アクティブ放電回路は、EN をロジック Low にしてデバイスを無効化することで動作します。この回路は、IN または BIAS の電圧が UVLO スレッショルドを下回った場合、またはレギュレータがサーマル シャットダウン状態にある場合にも動作します。

デバイスを無効化した後の放電時間は、出力キャパシタンス (C_{OUT}) およびプルダウン抵抗と並列に接続された負荷抵抗 (R_L) によって決まります。

入力電源が低下した後で、大きな出力キャパシタンスを放電する場合には、アクティブ放電回路に依存しないでください。逆電流が output から input へ流れる可能性があり、デバイスを損傷させるおそれがあります。逆電流は、定格出力電流の 5% 以下に制限し、短時間にとどめます。

6.3.6 サーマル シャットダウン

デバイスには、パストランジスタの接合部温度 (T_J) が $T_{SD(shutdown)}$ まで上昇したときにデバイスを無効化するサーマルシャットダウン保護回路が内蔵されています。温度が $T_{SD(reset)}$ まで低下すると、サーマルシャットダウン回路は LDO をリセット(オン)します。

半導体ダイの熱時定数はかなり短いです。サーマルシャットダウンに達すると、このデバイスは電力損失が低減されるまでオンとオフを繰り返します。スタートアップ時の消費電力は、デバイス両端での大きな $V_{IN} - V_{OUT}$ 電圧降下が発生するか、大きな突入電流で大容量の出力コンデンサを充電することにより高くなります。条件によっては、サーマルシャットダウン保護機能により、起動が完了する前にデバイスが無効化されることがあります。

信頼性の高い動作を実現するには、接合部温度を [推奨動作条件](#) 表に記載された最大値に制限します。この最大温度を超えて動作すると、デバイスは動作仕様を超えます。内蔵保護回路は熱過負荷状態から保護するように設計されていますが、この回路は適切なヒートシンクの代わりとなるものではありません。レギュレータをサーマルシャットダウン状態、または推奨される最大接合部温度を上回る状態で使用し続けると、長期的な信頼性が低下します。

6.4 デバイスの機能モード

表 6-1 に、各種の動作モードにつながる条件を示します。パラメータ値については、[電気的特性](#) 表を参照してください。

表 6-1. デバイスの機能モードの比較

動作モード	パラメータ				
	V_{IN}	V_{BIAS}	V_{EN}	I_{OUT}	T_J
通常モード	$V_{IN} \geq V_{OUT(\text{nom})} + V_{DO}$ および $V_{IN} \geq V_{IN(\min)}$	$V_{BIAS} \geq V_{OUT} + V_{DO(BIAS)}$	$V_{EN} \geq V_{IH(EN)}$	$I_{OUT} < I_{CL}$	シャットダウン用: $T_J < T_{SD}$
ドロップアウトモード	$V_{IN(\min)} < V_{IN} < V_{OUT(\text{nom})} + V_{DO(IN)}$	$V_{BIAS} < V_{OUT} + V_{DO(BIAS)}$	$V_{EN} > V_{IH(EN)}$	$I_{OUT} < I_{CL}$	シャットダウン用: $T_J < T_{SD}$
ディスエーブルモード (条件が真の場合、デバイスはディスエーブル)	$V_{IN} < V_{UVLO(IN)}$	$V_{BIAS} < V_{BIAS(UVLO)}$	$V_{EN} < V_{IL(EN)}$	—	シャットダウン用: $T_J \geq T_{SD}$

6.4.1 通常動作

デバイスは、以下の条件が満たされたとき、公称出力電圧へのレギュレートを行います。

- 入力電圧が、公称出力電圧とドロップアウト電圧の和 ($V_{OUT(\text{nom})} + V_{DO}$) よりも大きい
- バイアス電圧が、公称出力電圧とドロップアウト電圧の合計 ($V_{OUT(\text{nom})} + V_{DO}$) よりも大きくなります
- 出力電流が、電流制限より小さい ($I_{OUT} < I_{CL}$)
- デバイスの接合部温度が、サーマルシャットダウン温度未満 ($T_J < T_{SD(\text{shutdown})}$) になります。
- イネーブル電圧が以前にイネーブル立ち上がりスレッショルド電圧を超えていて、まだイネーブル立ち下がりスレッショルドよりも低くなっていない

6.4.2 ドロップアウト動作

入力電圧が、公称出力電圧と規定ドロップアウト電圧の和よりも小さいが、通常動作の他の条件がすべて満たされているとき、デバイスはドロップアウトモードで動作します。同様に、バイアス電圧が公称出力電圧と規定ドロップアウト電圧の和よりも小さいものの、通常動作の他の条件がすべて満たされている場合もまた、デバイスはドロップアウトモードで動作します。このモードでは、出力電圧は入力電圧に追従します。このモードでは、パストランジスタがオーム領域または三極管領域にあり、スイッチとして機能するため、デバイスの過渡性能が大幅に低下します。ドロップアウト中にライン過渡または負荷過渡事象が生じると、大きな出力電圧の偏差が発生することがあります。

デバイスが定常的なドロップアウト状態にあるとき（起動中ではないが、通常のレギュレーション状態になった直後に、デバイスがドロップアウト状態 ($V_{IN} < V_{OUT} + V_{DO}$ または $V_{BIAS} < V_{OUT} + V_{DO}$) になったときとして定義される）、パストランジスタはオーム領域またはトライオード領域に駆動されます。入力電圧が公称出力電圧にドロップアウト電圧 ($V_{OUT(\text{NOM})} + V_{DO}$) を加えた値以上に戻ると、デバイスがパストランジスタをリニア領域にプルバックする際に、出力電圧が短時間オーバーシュートすることがあります。

6.4.3 ディセーブルモード

イネーブルピンの電圧を $V_{IL(EN)}$ 未満にすることで、LDO出力をシャットダウンします（[電気的特性](#) 表を参照します）。無効化されると、パストランジスタがオフになり、内部回路もシャットダウンされます。この状態では、内部放電回路によって出力からグランドへと出力電圧がアクティブに放電されます。

7 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

システムに LDO を正しく実装する場合は、システム要件に依存します。このセクションでは、デバイスの主要な機能と、信頼性の高い設計を実現するための最適な実装方法について説明します。

7.1.1 推奨されるコンデンサの種類

このレギュレータは、入力、出力、およびバイアスピンに低等価直列抵抗 (ESR) のセラミックコンデンサを使用することで安定するように設計されています。多層セラミックコンデンサは LDO に使用する業界標準ですが、適切に判断して使用します。X7R、X5R、COG 定格の誘電体を使用するセラミックコンデンサは、温度範囲全体にわたって比較的良好な容量安定性が得られます。しかし、Y5V 定格のコンデンサは、容量に大きな変動があるため推奨しません。選択したセラミックコンデンサの種類に関係なく、その容量は動作電圧、交流バイアス、温度、湿度、および物理的ストレスによって変動します。一般に、実効容量はコンデンサの公称値から 50% ~ 75%だけ減少すると仮定します。想定される動作条件に基づいて、コンデンサメーカーに最悪ケースでの容量を確認します。

7.1.2 入力、出力、およびバイアス コンデンサの要件

安定性を確保するために、最小限の入力用セラミックコンデンサが必要です。安定性を確保するために、最小限の出力用セラミックコンデンサも必要です。コンデンサの最小値については、[推奨動作条件](#) 表を参照します。

このコンデンサは、リアクティブな入力ソースに対抗し、過渡応答、入力リップル、PSRR を改善します。大きな負荷変動や立ち上がりの速いライン過渡現象が予想される場合は、より大きな値のコンデンサを使用します。また、デバイスが入力電源から数インチ離れて配置される場合は、より値の大きいコンデンサを使用してください。[推奨動作条件](#) 表に示されている最小値よりも大きな出力コンデンサを使用することで、デバイスの動的性能が向上します。

バイアスコンデンサは必須ではありませんが、良好な設計手法として、BIAS から GND に $0.1\mu\text{F}$ 以上のセラミックコンデンサを接続することが推奨されます。このコンデンサは、ソースインピーダンスが十分に低くない場合に、リアクティブなバイアスソースの影響を打ち消します。入力、出力、およびバイアス用のコンデンサは、パターンの寄生要素を最小限に抑えるため、デバイスのできるだけ近くに配置します。

LDO の負荷電流が最大値付近にあるときに、BIAS ソースが急激な電圧降下の影響を受けないことを確認します。電圧降下の例は、 $1\mu\text{s}$ より 2V 小さい電圧降下です。BIAS 電圧が急激に低下すると、出力電圧が一時的に低下する可能性があります。そのような状況が予想される場合は、電圧の立ち下がり速度を $0.5\text{V}/\mu\text{s}$ 未満に抑えられる十分な大きさの BIAS コンデンサを使用します。BIAS 過渡が小さい場合または低速な場合は、出力電圧低下が公称電圧の 5% 未満であることを確認します。

安定した動作と高速なセッティングを実現するために、出力容量が、[推奨動作条件](#) 表に記載されている範囲内であることを確認します。

7.1.3 ドロップアウト電圧

ドロップアウト電圧 (V_{DO}) は、パストランジスタが完全にオンになる定格出力電流 (I_{RATED})において、 $V_{IN} - V_{OUT}$ として定義されます。 V_{IN} は入力電圧、 V_{OUT} は出力電圧、 I_{RATED} は [推奨動作条件](#) 表に記載されている最大 I_{OUT} です。パストランジスタは、抵抗領域すなわち動作の三極管領域で動作し、スイッチとして機能します。ドロップアウト電圧は、出力電圧がレギュレーション状態を維持すると予想される、プログラムされた公称出力電圧よりも大きな最小入力電圧を間接的に規定します。入力電圧が出力レギュレーションを維持するために必要な値よりも低下すると、出力電圧も同様に低下します。

CMOS レギュレータの場合、ドロップアウト電圧はパストランジスタのドレインソース間オン抵抗 ($R_{DS(ON)}$) によって決まります。したがって、リニア レギュレータが定格電流よりも低い値で動作する場合、その電流に対するドロップアウト電圧はそれに応じてスケーリングされます。以下の式を使用して、デバイスの $R_{DS(ON)}$ を計算します。

$$R_{DS(ON)} = \frac{V_{DO}}{I_{RATED}} \quad (1)$$

バイアス レールを使用すると、TPS7A14C で IN と OUT の間のドロップアウト電圧を低減できます。ただし、プログラムされた公称出力電圧よりも高い最小バイアス電圧を維持します。図 5-13 に、出力レギュレーションを維持するために必要な最小 V_{BIAS} ヘッドルームを規定します。

7.1.4 ドロップアウトからレギュレーションへの遷移時の挙動

一部のアプリケーションでは、特に比較的高い ESR を持つバッテリから本デバイスに電源を供給する場合、過渡現象によって、このデバイスがドロップアウト状態になることがあります。負荷の過渡現象によって、パストランジスタが完全にオン 駆動されると、誤差アンプの出力段が飽和し、パストランジスタは V_{IN} から V_{OUT} への抵抗のように動作します。誤差アンプはまず飽和状態から回復し、その後パストランジスタを再びアクティブ モードに戻さなければならないため、この負荷過渡に対する応答時間が長くなります。この回復期間中、パストランジスタが V_{IN} から V_{OUT} の間の抵抗として機能するため、 V_{OUT} がオーバーシュートします。

V_{IN} が起動のためにゆっくりと上昇すると、低速のランプアップ電圧によってデバイスがドロップアウトになる可能性があります。他の多くの LDO と同様に、このよ条件からの回復時に出力がオーバーシュートする可能性があります。ただし、この条件はイネーブル信号を使用することで簡単に回避できます。

これらの条件で動作する場合は、より大きな dc 負荷電流を印加するか、出力容量を大きくしてオーバーシュートを低減します。これらのアプローチは、過剰な電荷を吸収する経路を提供します。

7.1.5 デバイスのイネーブル シーケンスの要件

IN、BIAS、および EN ピン電圧のシーケンス順序は任意であり、デバイスを損傷することはありません。起動は、IN、BIAS、および EN ピンのシーケンス順序や立ち上がり速度に関係なく、常に単調に行われます。IN、BIAS、EN ピンの適切な電圧範囲については、[推奨動作条件](#) 表を参照してください。

7.1.6 負荷過渡応答

負荷ステップ過渡応答とは、LDO の出力電圧が負荷電流の変動に対してどのように応答し、出力電圧のレギュレーションを維持するかを示すものです。標準的な負荷過渡応答のプロットについては、図 5-21 と図 5-23 を参照します。負荷過渡応答中には、軽負荷から重負荷への遷移、および重負荷から軽負荷への遷移の 2 つの重要な遷移があります。図 7-1 に示される領域は、本セクションで説明するように分解されています。領域 A、E、および H は、出力電圧が定常動作している状態を示します。




図 7-1. 負荷過渡波形

軽負荷から重負荷への遷移中に、次のような動作が観察されます：

- 最初の電圧降下は、出力コンデンサの電荷の消耗および出力コンデンサまでの寄生インピーダンスによって生じるものです (領域 B)
- 電圧降下からの回復は、LDO が供給電流を増加させることによって起こり、出力電圧のレギュレーションへつながります (領域 C)

重負荷から軽負荷への遷移中に、次のような動作が観察されます:

- 初期の電圧上昇は、LDO が大電流を供給することで生じ、出力コンデンサの電荷増加につながります (領域 F)
- 電圧上昇からの回復は、LDO が供給電流を減少させることと、負荷が出力コンデンサを放電することによって生じます (領域 G)

出力容量が大きいと、負荷過渡時のピークは小さくなりますが、デバイスの応答時間は遅くなります。dc 負荷が大きくなることでもピークは小さくなります。これは、遷移の振幅が小さくなり、出力コンデンサに対してより大きな電流の放電経路が確保されるためです。

7.1.7 低電圧誤動作防止 (UVLO) 回路の動作

V_{IN} UVLO 回路は、入力電源電圧が最小動作電圧を超えるまでレギュレータが動作しないようにします。この回路は、入力電源が降下したときにもレギュレータを無効化します。同様に、 V_{BIAS} UVLO 回路により、バイアス電源電圧が最小動作電圧を上回るまでレギュレータの動作が防止されます。また、バイアス電源電圧が低下したとき、この回路はレギュレータをシャットダウンします。

図 7-2 は、さまざまな入力電圧またはバイアス電圧イベントに対する UVLO 回路の応答を示しています。この図は、次の領域に分かれています:

- 領域 A: 入力電圧またはバイアス電圧が UVLO の立ち上がりスレッショルドを下回っている間、出力はオフのままです。
- 領域 B: 通常動作、レギュレーション デバイス。
- 領域 C: UVLO 立ち下がりスレッショルドを上回るブラウンアウト イベント (UVLO 立ち上がりスレッショルド - UVLO ヒステリシス)。出力は規定の範囲から外れる可能性がありますが、デバイスは有効なままです。
- 領域 D: 通常動作、レギュレーション デバイス。
- 領域 E: UVLO 立ち下がりスレッショルドを下回るブラウンアウト イベント。多くの場合、このデバイスは無効化され、負荷およびアクティブ放電回路の影響で出力が低下します。UVLO の立ち上がりスレッショルドに達するとデバイスは再び有効化され、その後は通常の起動が行われます。
- 領域 F: 通常動作の後、入力またはバイアスが UVLO の下降スレッショルドまで低下します。
- 領域 G: 入力またはバイアス電圧が UVLO の下降スレッショルドを下回り $0V$ になると、デバイスは無効化されます。出力は、負荷およびアクティブ放電回路の影響で低下します。




図 7-2. V_{IN} または V_{BIAS} UVLO 回路の代表的な動作

7.1.8 消費電力 (P_D)

回路の信頼性を確保するには、デバイスの電力損失、プリント基板上での配置、サーマル プレーンの適切なサイズ設定を十分に考慮する必要があります。レギュレータ周辺の PCB エリアには、熱的ストレスを増加させる他の発熱デバイスができるだけ配置しないようにします。

次の式は、所定のパッケージにおけるデバイスの最大許容電力損失を計算します:

$$P_{D-MAX} = [(T_J - T_A) / R_{\theta JA}] \quad (2)$$

次の式は、デバイスで実際に消費される電力を表しています：

$$P_D = ((I_{GND(IN)} + I_{IN}) \times V_{IN} + I_{GND(BIAS)} \times V_{BIAS}) - (I_{OUT} \times V_{OUT}) \quad (3)$$

負荷電流が $I_{GND(IN)}$ と $I_{GND(BIAS)}$ をはるかに上回る場合、式 3 は次のように単純化されます：

$$P_D = (V_{IN} - V_{OUT}) \times I_{OUT} \quad (4)$$

システム電圧レールを適切に選択することで、消費電力を最小限に抑えることができるため、より高い効率を実現できます。適切に選択することで、入出力電圧差の最小値が得られます。TPS7A14C のドロップアウトが小さいため、広い範囲の出力電圧にわたって最大の効率を実現します。

主な熱伝導経路は、周囲温度およびダイ接合部から周囲空気までの各インターフェイスにおける熱抵抗に依存します。

最大許容接合部温度 (T_J) によって、デバイスの最大消費電力が決まります。式 5 によると、最大電力損失と T_J は、多くの場合、PCB とデバイスパッケージを合わせた $R_{\theta JA}$ および T_A によって関係づけられます。 $R_{\theta JA}$ は接合部から周囲への熱抵抗、 T_A は周囲気温です。式 6 では、この式が出力電流用に変形されています。

$$T_J = T_A + (R_{\theta JA} \times P_D) \quad (5)$$

$$I_{OUT} = (T_J - T_A) / [R_{\theta JA} \times (V_{IN} - V_{OUT})] \quad (6)$$

残念ながら、この熱抵抗 ($R_{\theta JA}$) は、特定の PCB 設計に作り込まれている熱拡散能力に大きく依存します。したがって、 $R_{\theta JA}$ は、銅箔の総面積、銅の重量、プレーンの位置に応じて変化します。 $R_{\theta JA}$ (接合部－周囲間熱抵抗) は **電気的特性** 表に記載されていますが、これは JEDEC 標準、PCB および銅の拡散面積に基づいて決定された値です。 $R_{\theta JA}$ は、パッケージの熱性能の相対的な測定値としてのみ使用されます。適切に設計された熱レイアウトでは、 $R_{\theta JA}$ は YBK パッケージの $R_{\theta JC(bot)}$ 熱抵抗と、PCB 銅箔による熱抵抗の寄与分との合計になります。 $R_{\theta JC(bot)}$ は、接合部からケース(底面)までの熱のパラメータです。

7.1.9 推定接合部温度

現在、JEDEC 規格では ψ (Psi) 熱評価基準の使用を推奨しています。これらの熱特性値は、代表的な PCB 基板アプリケーションに実装された際の LDO の接合部温度を推定するものです。これらの指標は、厳密には熱抵抗ではありませんが、接合部温度を実用的かつ相対的に推定する手段として用いられます。これらの ψ 指標は、銅の広がり面積に対して大きく影響を受けないことが確認されています。主要な熱特性指標 (ψ_{JT} および ψ_{JB}) は、式 7 に従って使用され、**電気的特性** 表に示されています。

$$\psi_{JT} : T_J = T_T + \psi_{JT} \times P_D \text{ and } \psi_{JB} : T_J = T_B + \psi_{JB} \times P_D \quad (7)$$

ここで

- P_D は、式 3 および **消費電力 (P_D)** セクションで説明されているように、消費される電力です
- T_T は、デバイスパッケージの中央上部の温度
- T_B は、デバイスパッケージから 1mm の位置で、パッケージのエッジの中心で測定された PCB 表面温度

7.1.10 連続動作の推奨領域

LDO の動作領域は、ドロップアウト電圧、出力電流、接合部温度、入力電圧によって制限されます。リニア レギュレータの連続動作に推奨される領域は 図 7-3 に示されており、次の領域に分けることができます：

- ドロップアウト電圧は、所定の出力電流レベルにおける入力と出力 ($V_{IN} - V_{OUT}$) 間の最小差電圧を制限します。詳細は **ドロップアウト動作** セクションを参照してください。
- 定格出力電流は、推奨される最大出力電流レベルを制限します。この定格を超えると、デバイスが仕様外になります。
- 定格接合部温度によって、デバイスの最大接合部温度が制限されます。この定格を超えると、デバイスが仕様の範囲外になり、長期的な信頼性が低下します。

- 式 6 では、傾きの形状を確認できます。傾きが非線形になるのは、LDO の最大定格接合温度が LDO 全体での電力損失によって制御されるためです。したがって、 $V_{IN} - V_{OUT}$ が増加すると出力電流が減少する必要があります。
- 定格入力電圧範囲によって、 $V_{IN} - V_{OUT}$ の最小値と最大値の両方が決まります。




図 7-3. 領域の説明を記載した連続動作の図

7.2 代表的なアプリケーション




図 7-4. 再充電可能なバッテリからの高効率電源

7.2.1 設計要件

表 7-1 には、この設計例のパラメータが示されています。

表 7-1. 設計パラメータ

設計パラメータ	数値の例
V_{IN}	0.95V
V_{BIAS}	2.4V ~ 5.5V
V_{OUT}	0.8V
I_{OUT}	600mA (標準値)、900mA (ピーク)

7.2.2 詳細な設計手順


この設計例は、さまざまなポータブル アプリケーションの構成要素として用いられる充電式バッテリによって駆動されます。ノイズに敏感なポータブル電子機器では、電源に効率的で小型の設計が求められます。TPS7A14C にバイアスレールを使用すると、LDO のメイン電源バスが低い入力電圧で動作できます。この機能により、パストランジスタにかかる電圧降下が減少し、デバイスの効率が最大化されます。パストランジスタにかかる電圧降下が非常に小さくなる可能性があるため、TPS7A14C の効率は dc/dc コンバータに近い値となります。式 8 は、この設計の効率を計算します。

$$\text{Efficiency} = \eta = P_{\text{OUT}} / P_{\text{IN}} \times 100\% = (V_{\text{OUT}} \times I_{\text{OUT}}) / (V_{\text{IN}} \times I_{\text{IN}} + V_{\text{BIAS}} \times I_{\text{BIAS}}) \times 100\% \quad (8)$$

設計例における負荷電流がバイアスレールの静止電流よりもはるかに大きいため、式 8 は 式 9 に低減されます。

$$\text{Efficiency} = \eta = (V_{\text{OUT}} \times I_{\text{OUT}}) / (V_{\text{IN}} \times I_{\text{IN}}) \times 100\% \quad (9)$$

7.2.3 アプリケーション曲線



$$V_{\text{BIAS}} = V_{\text{OUT(NOM)}} + 1.4\text{V}, V_{\text{EN}} = V_{\text{IN}}, C_{\text{IN}} = 4.7\mu\text{F}, C_{\text{OUT}} = 4.7\mu\text{F}, C_{\text{BIAS}} = 0.47\mu\text{F}$$

図 7-5. V_{IN} ドロップアウト電圧と I_{OUT} との関係

7.3 電源に関する推奨事項

このデバイスは、0.7V ~ 2.2V の入力電源電圧範囲および 2.2V ~ 5.5V のバイアス電源電圧範囲で動作するように設計されています。入力電源およびバイアス電源が適切にレギュレーションされ、不要なノイズがないことを確認します。出力電圧が適切にレギュレーションされ、動的性能が最適であることを確認するには、入力電源およびバイアス電源が次の式を満たしていることを確認します：

$$V_{\text{OUT(nom)}} + V_{\text{DO}} \text{ and } V_{\text{BIAS}} = V_{\text{OUT(nom)}} + V_{\text{DO(BIAS)}} \quad (10)$$

7.4 レイアウト

7.4.1 レイアウトのガイドライン

プリント基板 (PCB) を正しくレイアウトするためには、以下のガイドラインに従ってください：

- 入力、出力、およびバイアス用のコンデンサは、できるだけデバイスの近くに配置します
- 放熱性能を最適化するため、デバイス接続に銅プレーンを使用します
- デバイスの周囲にサーマルビアを配置して、熱を分散させます

7.4.2 レイアウト例




図 7-6. 推奨レイアウト (YBK パッケージ)

8 デバイスおよびドキュメントのサポート

8.1 デバイス サポート

8.1.1 開発サポート

8.1.2 デバイスの命名規則

表 8-1. 利用可能なオプション

製品 ⁽¹⁾ (2)	説明
TPS7A14Cxx(x)(P)yyyz	<p>xx(x) は公称出力電圧です。注文番号には 2 桁以上の数字が使用されます (例: 09 = 0.9V、95 = 0.95V、125 = 1.25V)。</p> <p>P はアクティブ プルダウンを示します。Pがない場合、そのデバイスにはアクティブ プルダウン機能がありません。</p> <p>yy はパッケージ デジグネータを表します。</p> <p>z はパッケージ数量を表します。R はリール (YBK パッケージの場合は 12000 個) を示します。</p>

- (1) 最新のパッケージと発注情報については、このデータシートの末尾にあるパッケージ オプションの付録を参照するか、www.ti.com にあるデバイスの製品フォルダをご覧ください。
- (2) 出力電圧は、0.5V から 2.0V まで、25mV 刻みで設定できます。詳細と入手可能性については、工場にお問い合わせください。

8.2 ドキュメントのサポート

8.2.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、[新しい熱評価基準の解説アプリケーション レポート](#)
- テキサス・インスツルメンツ、[AN-1112 DSBGA ウェハー レベルのチップ スケール パッケージ アプリケーション レポート](#)
- テキサス・インスツルメンツ、[TPS7A14EVM-058 評価基板 ユーザー ガイド](#)

8.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

8.5 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

8.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.7 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。


日付	改訂	注
September 2025	*	初版リリース

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

10.1 メカニカルデータ


YBK0006-C02



PACKAGE OUTLINE

DSBGA - 0.33 mm max height

DIE SIZE BALL GRID ARRAY




EXAMPLE BOARD LAYOUT


YBK0006-C02

DSBGA - 0.33 mm max height

DIE SIZE BALL GRID ARRAY



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 50X



SOLDER MASK DETAILS
NOT TO SCALE

4228735/A 05/2022

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints.
See Texas Instruments Literature No. SNVA009 (www.ti.com/lit/snva009).

EXAMPLE STENCIL DESIGN

YBK0006-C02

DSBGA - 0.33 mm max height

DIE SIZE BALL GRID ARRAY



SOLDER PASTE EXAMPLE
BASED ON 0.075 mm THICK STENCIL
SCALE: 50X

4228735/A 05/2022

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS7A14C08PYBKR	Active	Production	DSBGA (YBK) 6	12000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	T9

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.



⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS7A14C08PYBKR	DSBGA	YBK	6	12000	180.0	8.4	0.81	1.26	0.36	2.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS7A14C08PYBKR	DSBGA	YBK	6	12000	182.0	182.0	20.0

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適したTI製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているTI製品を使用するアプリケーションの開発の目的でのみ、TIはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TIや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TIおよびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。

TIの製品は、[TIの販売条件](#)、[TIの総合的な品質ガイドライン](#)、[ti.com](#)またはTI製品などに関連して提供される他の適用条件に従い提供されます。TIがこれらのリソースを提供することは、適用されるTIの保証または他の保証の放棄の拡大や変更を意味するものではありません。TIがカスタム、またはカスタマー仕様として明示的に指定していない限り、TIの製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TIはそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025年10月