TPS923610/1/2 30V、同期ブースト LED ドライバ、超低シャットダウン電流および 0.1% 比率 PWM 制御アナログ調光付き

1 特長

- 2.5V ～ 5.5V の入力電圧
- 280mΩ/600mΩ LS/HS スイッチ FET 内蔵
- 最大 95% の効率
- 130nA 超低シャットダウン電流
- 0.1% 調光比まで対応する高精度 PWM 制御アナログ調光
- LED ストリング駆動能力
  - TPS923610：最大 24.5V
  - TPS923611 と TPS923612：最大 30V
- スイッチの電流制限
  - TPS923610 と TPS923611：最大 1.8A
  - TPS923612：最大 2.25A
- 1.1MHz//400KHz スイッチング周波数オプション付き FCCM
- 200mV フィードバック電圧
- 内部補償
- 保護機能
  - 過電圧保護
  - 過電流保護
  - 低電圧ロックアウト保護
  - サーマル シャットダウン

2 アプリケーション

- LCD バックライト
  - スマートフォン
  - サーモスタット
  - HMI パネル
  - GPS パーソナル ナビゲーション デバイス
  - ダッシュボード カメラ
- 一般照明
  - IP ネットワーク カメラ
  - ビデオ ドアベル
  - ロボット掃除機

3 説明

TPS923610/1/2 は、ローサイドおよびハイサイドの両スイッチ FET を内蔵した同期ブースト LED ドライバです。超低 130nA のシャットダウン電流を特長とします。TPS923610/1/2 は、LCD バックライトおよび一般照明向けに、単一または並列の LED ストリングを駆動できます。

フィードバック電圧は 200mV に制御され、出力電流は*簡略化回路図*に示すように外部センス抵抗 R_{SET} によって設定されます。動作中、ADIM ピンに印加された PWM 信号は、PWM デューティ サイクルに比例してフィードバック電圧を調整し、正確なアナログ調光を可能にします。TPS923610/1/2 は、比率 0.1% までの PWM 制御アナログ調光をサポートし、FCCM 動作とともに出力での可聴ノイズを回避する。これは、電流変調が純粋にアナログで維持されるためです。

TPS923610/1/2 は、LED オープン条件において出力電圧が絶対最大定格を超えるのを防止するために、パワーステージを無効化する過電圧保護を内蔵しています。TPS923610/1/2 は、過電流保護、アンダーボルテージ ロックアウト保護およびサーマル シャットダウン保護も提供します。

パッケージ情報

部品番号 (1)	パッケージ	パッケージ サイズ (公称)
TPS923610	SOT563 (6)	1.60mm × 1.60mm
TPS923611	SOT563 (6)	1.60mm × 1.60mm
TPS923612	WSON (6)	2.00mm × 2.00mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。



概略回路図

Copyright © 2025 Texas Instruments Incorporated

目次

1 特長 ... 1
2 アプリケーション ... 1
3 説明 ... 1
4 デバイス比較表 ... 4
5 ピン構成および機能 ... 4
6 仕様 ... 5
6.1 絶対最大定格 ... 5
6.2 ESD 定格 ... 5
6.3 推奨動作条件 ... 5
6.4 熱に関する情報 ... 6
6.5 電気的特性 ... 6
6.6 代表的特性 ... 8
7 詳細説明 ... 11
7.1 概要 ... 11
7.2 機能ブロック図 ... 11
7.3 機能説明 ... 12
7.4 デバイスの機能モード ... 15
8 アプリケーションと実装 ... 16
8.1 アプリケーション情報 ... 16
8.2 代表的なアプリケーション ... 16
8.3 電源に関する推奨事項 ... 18
8.4 アプリケーション曲線 ... 19
8.5 レイアウト ... 20
9 デバイスおよびドキュメントのサポート ... 22
9.1 デバイス サポート ... 22
9.2 ドキュメントの更新通知を受け取る方法 ... 22
9.3 サポート・リソース ... 22
9.4 商標 ... 22
9.5 静電気放電に関する注意事項 ... 22
9.6 用語集 ... 22
10 改訂履歴 ... 22
11 メカニカル、パッケージ、および注文情報 ... 22

Copyright © 2025 Texas Instruments Incorporated

4 デバイス比較表

部品番号	材料	MAX VOUT	電流制限	スイッチング 周波数	パッケージ
TPS923610	TPS923610DRLR	24.5V	1.8A	1.1MHz	SOT563-6
TPS923611	TPS923611DRLR	30V	1.8A	1.1MHz	
	TPS923611LSDRLR			400KHz	
TPS923612	TPS923612DRVR	30V	2.25A	1.1MHz	WSON-6
	TPS923612LSDRVR			400KHz	

5 ピン構成および機能



図 5-1. SOT563-6 DRL パッケージ (上面図)



図 5-2. WSON-6 DRV パッケージ (上面図)

表 5-1. ピンの機能

ピン			タイプ(1)	説明
名称	DRL	DRV		
VIN	1	6	I	電源入力ピン。
ADIM	2	5	I	イネーブル、シャットダウン、および PWM 制御アナログ調光入力ピン。FB 電圧は、入力 PWM デューティ サイクルに比例します。
FB	3	4	I	出力電流用のフィードバック ピン。FB から GND へセンス抵抗を接続します。
GND	4	3	G	グランド。
VOUT	5	2	P	出力ピン。
SW	6	1	P	コンバータのスイッチ ピン。内部ローサイド スイッチ FET のドレインおよび内部ハイサイド スイッチ FET のソースに接続されています。

(1) I = 入力、O = 出力、P = 電源、G = グランド

Copyright © 2025 Texas Instruments Incorporated

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)(1)

		最小値	最大値	単位
(2)端子での電圧範囲	VIN	-0.3	6	V
	SW	-1	32	V
	SW (過渡 <10ns)	-1	38	V
	VOUT	-0.3	32	V
	FB、PWM	-0.3	5.5	V
T_J (3)	動作時接合部温度	-40	150	°C
T_{stg}	保存温度	-65	150	°C

(1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
(2) すべての電圧値は、回路のグランドを基準としたものです。
(3) 接合部温度が高くなると、動作寿命が短くなります。接合部温度が 125℃を超えると、動作寿命が短くなります。

6.2 ESD 定格

			値	単位
$V_{(ESD)}$ (1)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠(2)	±2000	V
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠(3)	±500	

(1) 静電気放電 (ESD) 定格は、組み立てラインでデバイスに生じる静電気放電に対するデバイスの耐性を測定します。
(2) 表に記載されているレベルは、ANSI、ESDA、JEDEC JS-001 に準拠した許容レベルです。JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。必要な予防措置をとれば、HBM の ESD 耐圧が 500V 未満でも製造可能です。
(3) 表に記載されているレベルは、EIA-JEDEC JESD22-C101 に準拠した許容レベルです。JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。必要な予防措置をとれば、CDM の ESD 耐圧が 250V 未満でも製造可能です。

6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V_{IN}	入力電圧	2.5		5.5	V
V_{OUT}	出力電圧 (TPS923610)	5		24.5	V
	出力電圧 (TPS923611/2)	5		30	V
C_{IN}	入力容量、実効値	1			µF
C_{OUT}	出力容量、実効値	1			µF
T_J	動作時接合部温度	-40		125	°C

Copyright © 2025 Texas Instruments Incorporated

6.4 熱に関する情報

熱評価基準(1)		SOT563 DRL 6 ピン		WSON DRV 6 ピン		単位
		標準	EVM	標準	EVM	
$R_{\theta JA}$	接合部から周囲への熱抵抗	142.7	87.85	93.71	81.69	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	72.6	該当なし	108.56	64.83	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	31.6	該当なし	54.15	55.55	°C/W
ψ_{JT}	接合部から上面への特性パラメータ	2.3	14.53	11.58	24.91	°C/W
ψ_{JB}	接合部から基板への特性パラメータ	30.5	57.6	54.27	56.13	°C/W

(1) 従来および最新の熱評価基準の詳細については TI のアプリケーション ノート、*半導体および IC パッケージの熱評価基準* を参照してください。

6.5 電気的特性

T_J = –40 ～ 125°C、V_{IN} = 3.6V。代表値は T_J = 25°C です (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
電源						
V_{IN}	入力電圧範囲		2.5		5.5	V
V_{IN_UVLO}	VIN アンダーボルテージ ロックアウト しきい値	V_{IN} 立ち上がり		2.3	2.49	V
		V_{IN} 降下時	2.05	2.17		V
I_Q	V_{IN} ピンへの静止電流	チップ イネーブル。スイッチングなし。		260	300	µA
I_{SD}	V_{IN} ピンへのシャットダウン電流	ADIM = 0 (IC 無効)、T_J = 25°C		0.13	0.25	µA
		ADIM = 0 (IC 無効)、T_J 最大 85°C		0.13	0.5	µA
制御ロジック						
V_{ADIM_H}	ADIM ロジック High のスレッショルド	T_J 最大 85°C	1.2			V
V_{ADIM_L}	ADIM ロジック Low のスレッショルド	T_J 最大 85°C			0.385	V
R_{ADIM_PD}	ADIM ピン内部プルダウン抵抗			600		kΩ
t_{ADIM_EN} (1)	デバイスをイネーブルするための ADIM 最初のパルス high 時間		40			us
t_{ADIM_SD} (1)	シャットダウンのための ADIM ロジック low 時間		2.5			ms
t_{ADIM_PWM} (1)	調光のための ADIM 最小 PWM オン時間		20			ns
電圧リファレンス						
V_{FB}	PWM デューティ サイクル 100% (TPS923610、TPS923611)		195	200	206	mV
		T_J = 25°C	198	200	203	mV
	PWM デューティ サイクル 10% (TPS923610、TPS923611)		14.5	20.2	25.5	mV
		T_J = 25°C	18	20.2	22	mV
	PWM デューティ サイクル 1% (TPS923610、TPS923611)	T_J = 25°C	1.7	2.2	2.7	mV
	PWM デューティ サイクル 0.1% (TPS923610、TPS923611)(1)	T_J = 25°C		0.3		mV
	PWM デューティ サイクル 100% (TPS923612)		198	203	207	mV
		T_J = 25°C	201	203	206	mV
	PWM デューティ サイクル 10% (TPS923612)		16	20.6	26	mV
		T_J = 25°C	18.6	20.6	22.6	mV
	PWM デューティ サイクル 1% (TPS923612)	T_J = 25°C	1.75	2.25	2.75	mV
	PWM デューティ サイクル 0.1% (TPS923612)(1)	T_J = 25°C		0.3		mV
I_{FB}	FB ピンのバイアス電流	V_{FB}=200mV			0.1	µA
スイッチング コンバータ						
R_{DSON_LS}	ローサイド スイッチ FET オン抵抗 (TPS923610、TPS923611)			280	400	mΩ
		T_J = 25°C		280	300	mΩ
	ローサイド スイッチ FET オン抵抗 (TPS923612)			300	420	mΩ
		T_J = 25°C		300	320	mΩ

Copyright © 2025 Texas Instruments Incorporated

T_J = –40 ～ 125°C、V_{IN} = 3.6V。代表値は T_J = 25°C です (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
R_{DSON_HS}	ハイサイド スイッチ FET オン抵抗 (TPS923610、TPS923611)			600	900	mΩ
		T_J = 25°C		600	680	mΩ
	ハイサイド スイッチ FET オン抵抗 (TPS923612)			625	925	mΩ
		T_J = 25°C		625	705	mΩ
F_{SW} (1)	スイッチング周波数 (TPS923610DRLR、TPS923611DRLR、TPS923612DRVR)			1.1		MHz
	スイッチング周波数 (TPS923611LSDRLR、TPS923612LSDRVR)			0.4		MHz
V_{OVP_R}	VOUT 過電圧上昇しきい値 (TPS923610)	T_J 最大 85°C	24.25	25	25.5	V
	VOUT 過電圧上昇しきい値 (TPS923611、TPS923612)	T_J 最大 85°C	29.6	30.5	31.4	V
V_{OVP_HYS}	VOUT 過電圧降下しきい値			1		V
電流制限						
I_{LIM}	FET スイッチング ピーク電流制限 (TPS923610、TPS923611)		1.6	1.8	2.1	A
	FET スイッチング ピーク電流制限 (TPS923612)		1.95	2.25	2.6	A
I_{LIM_START} (1)	FET スイッチング スタートアップ ピーク電流			0.8		A
サーマル シャットダウン						
t_{TSD_R} (1)	サーマル シャットダウン上昇しきい値	T_J 立ち上がり		170		°C
t_{TSD_F} (1)	サーマル シャットダウン降下しきい値	T_J 立ち下がり		150		°C

(1) 実製品の検査は行っていません。シミュレーションおよびベンチテストにより保証されています。

Copyright © 2025 Texas Instruments Incorporated

6.6 代表的特性

T_A = 25℃ (特に記述のない限り)



TPS923611DRLR 10uH インダクタ
3.6V 入力電圧 100% デューティ サイクルでの 60mA IOUT

図 6-1. 効率 vs 調光デューティ サイクル



TPS923611DRLR 10uH インダクタ
5V 入力電圧 100% デューティ サイクルでの 60mA IOUT

図 6-2. 効率 vs 調光デューティ サイクル



TPS923612DRVR 10uH インダクタ
3.6V 入力電圧 100% デューティ サイクルでの 120mA IOUT

図 6-3. 効率 vs 調光デューティ サイクル



TPS923612DRVR 10uH インダクタ
5V 入力電圧 100% デューティ サイクルでの 120mA IOUT

図 6-4. 効率 vs 調光デューティ サイクル

Copyright © 2025 Texas Instruments Incorporated



TPS923611LSDRLR 47uH インダクタ
3.6V 入力電圧 100% デューティ サイクルでの 60mA IOUT

図 6-5. 効率 vs 調光デューティ サイクル



TPS923611LSDRLR 47uH インダクタ
5V 入力電圧 100% デューティ サイクルでの 60mA IOUT

図 6-6. 効率 vs 調光デューティ サイクル



TPS923611DRLR 60mA (IOUT) 10uH インダクタ

図 6-7. 効率 vs VIN



TPS923611DRLR 60mA (IOUT) 10uH インダクタ

図 6-8. FB vs VIN



TPS923611DRLR 3.6V VIN 10uH インダクタ

図 6-9. FB vs 調光デューティ サイクル 1%~100%



TPS923611DRLR 3.6V VIN 10uH インダクタ

図 6-10. FB vs 調光デューティ サイクル 0.1%~10%

Copyright © 2025 Texas Instruments Incorporated



図 6-11. FB vs 調光デューティ サイクル 1%~100%



図 6-12. FB vs 調光デューティ サイクル 0.1%~10%



図 6-13. 電流制限と温度との関係



図 6-14. 電流制限と温度との関係

Copyright © 2025 Texas Instruments Incorporated

7 詳細説明

7.1 概要

TPS923610/1/2 は、小型パッケージに収められた高電流・高効率・高出力電圧のフルインテグレーテッド同期ブースト コンバータです。本デバイスは、280mΩ のローサイド スイッチ FET と 600mΩ のハイサイド スイッチ FET を内蔵し、最大 30V の出力電圧と 2.25A のスイッチ ピーク電流制限に対応しています。強力な駆動能力により、単一または並列の LED ストリングを駆動でき、小型から大型の LCD パネルのバックライトや一般照明に利用可能です。

TPS923610/1/2 はピーク電流モード「PCM」制御で準定周波数動作を行います。内部で補償されており、最大限の柔軟性と安定性を確保すると同時に、シンプルな設計を可能にしています。ローサイド スイッチ FET のオン時間中、インダクタ電流は内部 GM アンプで設定されたしきい値に達するまで上昇します。その後、ローサイド スイッチ FET はオフになり、ハイサイド スイッチ FET がオンになって、電流はブースト コンバータの出力へ流れます。適応オフ時間は V_{IN} と V_{OUT} の関数として変化し、ほぼ一定の周波数を維持する。これにより、従来のブースト コンバータよりも広い入力電圧および出力電圧範囲において、システムの安定性が向上します。TPS923610/1/2 のトポロジは、優れた負荷・ライン レギュレーション、および優れたライン・負荷過渡応答を提供する利点も持ちます。

TPS923610/1/2 は、PWM 入力信号のデューティ サイクルに比例してフィードバック「FB」電圧を変化させることにより、PWM 制御アナログ調光を実装しています (0.1%～100% の範囲)。フィードバック ループは、100% PWM デューティ サイクル時に FB ピンを 200mV の基準電圧に制御し、電流検出抵抗での電力損失を低減します。

TPS923610/1/2 は、シングルセル リチウムイオン バッテリ アプリケーション向けに最適化されており、バッテリ寿命を延ばす超低シャットダウン電流 130nA を特長とします。バッテリがほぼ完全放電に近い場合でも、2.5V の低 V_{IN} をサポートできます。TPS923610/1/2 には、1.1MHz バージョンと 400KHz バージョンのスイッチング周波数オプションがあります。1.1MHz バージョンは、超小型の表面実装インダクタおよびコンデンサをサポートし、400KHz バージョンは 1.1MHz 周波数帯付近での EMI 制約があるアプリケーションに最適です。

7.2 機能ブロック図



7.3 機能説明

7.3.1 イネーブルおよびスタートアップ

ADIM ピンは、調光機能だけでなく、イネーブル/シャットダウン機能も担います。V_{IN} 電圧が UVLO しきい値を上回ると、TPS923610/1/2 は V_{ADIM_H} ピンをしきい値電圧より高く t_{ADIM_EN} より長い期間駆動することでイネーブルされます。

デバイスにはソフトスタート機能が内蔵されており、起動時の大きな突入電流スパイクを回避します。デバイスがイネーブルされた後、GM アンプの出力電圧は非常にゆっくりとランプアップします。この期間中、スイッチ電流制限は I_{LIM_STRAT} に設定されます。この期間が終了すると、スイッチ電流制限は I_{LIM} に戻り、FB ピン電圧は基準電圧までゆっくりとランプアップします。これらの機能により、スムーズな起動が維持され、突入電流が最小化されます。

7.3.2 低電圧誤動作防止 (UVLO)

UVLO 回路は、入力電圧が低い場合にデバイスの誤動作を防ぎ、バッテリの過放電を防止します。入力電圧 V_{IN} が UVLO 降下しきい値を下回ると、デバイスはシャットダウンされ、内部スイッチ FET がオフになります。入力電圧 V_{IN} が UVLO 上昇しきい値を上回ると、デバイスは動作を開始します。

7.3.3 シャットダウン

ADIM ピン電圧がロジック Low の状態で 2.5ms を超えると、TPS923610/1/2 はシャットダウン モードに入ます。シャットダウン中、デバイスの入力電源電流は通常 130nA のみです。インダクタおよび内部ハイサイド FET のボディダイオードを介して、入力と LED の間に経路は依然として存在します。しかし、この経路の電流は無視できます。なぜなら、LED ストリングの順方向電圧に内部ハイサイド FET ボディダイオードの順方向電圧が加わると、最大入力電圧 V_{IN} を超えるためであり、これによりシャットダウン時に LED がオフを維持し、シャットダウン電流に寄与しないことが保証されます。

7.3.4 昇圧制御動作

TPS923610/1/2 はピーク電流モード (PCM) 制御とフル内部補償を用いて、広い動作条件範囲にわたり高い過渡応答性能を提供します。

通常動作では、各スイッチング サイクルの開始時にローサイド スイッチ FET がオンになり、インダクタ電流は内部 GM アンプの出力で決定されるピーク電流まで増加します。ピーク電流に達すると電流コンパレータが動作し、ローサイドスイッチ FET をオフにします。その後、インダクタ電流はデッドタイム期間中にハイサイド スイッチ FET のボディ ダイオードを介して流れ、インダクタ電流は減少します。デッドタイム期間が終了するとハイサイドスイッチ FET がオンになり、算出された適応オフ時間に達するまでオフにはなりません。適応オフ時間は V_{IN} および V_{OUT} の関数として変化し、ほぼ一定の周波数を維持します。ハイサイド スイッチ FET がオフになると、インダクタ電流は再びデッドタイム期間中にハイサイド スイッチ FET のボディ ダイオードを介して流れます。デッドタイム期間が終了するとローサイド スイッチ FET が再びオンとなり、スイッチング サイクルが繰り返されます。

軽負荷条件において、TPS923610/1/2 は強制連続導通モード (FCCM) で動作します。FCCM 動作中は、全負荷範囲にわたりスイッチング周波数がほぼ一定に維持されます。この機能は、小出力電流精度に有利であるだけでなく、出力リップルを低減し、スイッチング周波数低下による可聴ノイズを回避します。

Copyright © 2025 Texas Instruments Incorporated

7.3.5 スイッチング ピーク電流制限

過電流ストレスを防ぐために、内部 GM アンプの出力には内部ハイ クランプがあり、インダクタのピーク電流に対してサイクルごとの電流制限を設定しています。インダクタ電流が電流制限 I_{ILIM} に到達すると、ローサイド スイッチ FET は即座にオフになります。

7.3.6 過電圧保護

TPS923610/1/2 は過電圧保護機能を内蔵しており、出力での過電圧を防止し、LED ストリングの開放回路などのフォールト条件において出力に接続された回路を過電圧損傷から保護します。

VOUT ピンの電圧が V_{OVP_R} を超えると、TPS923610/1/2 は即座にスイッチングを停止し、VOUT ピンの電圧がヒステリシス値分だけ低下し、V_{OVP_R}-V_{OVP_HYS} を下回るまでその状態を維持します。その後、スイッチングは再開されます。上記の検出が 3 回トリガされると、TPS923610/1/2 は過電圧保護モードに入り、スイッチングは停止し、VOUT ピンの電圧が V_{OVP_R}-V_{OVP_HYS} を下回ってもスイッチングは再開しません。TPS923610/1/2 は、VOUT ピンで過電圧状態が発生した場合に過電圧保護モードに入り、デバイスがスイッチングを繰り返しオン・オフするのを防止します。

7.3.7 出力電流設定

FB 電圧は 200mV の基準電圧に制御されます。LED 電流は、LED ストリングに直列に配置した電流センス抵抗を用いて外部で設定されます。R_{SET} (EVM の R3) の値は以下の式で計算されます。

$$I_{OUT} = \frac{V_{FB}}{R_{SET}} \quad (1)$$

ここで、

- I_{LED} = LED ストリングの総出力電流
- V_{FB} = FB ピンの制御電圧
- R_{SET} = 電流検出抵抗

出力電流の許容誤差は、FB 精度および電流検出抵抗の精度に依存します。

R2 は、R3 と並列接続して R_{SET} を目標値が得られるように微調整するオプションの抵抗です。または、R_{SET} の総電力損失のバランスを取るために使用されます。

7.3.8 出力電流 PWM 制御アナログ調光

TPS923610/1/2 は、動作中に LED ストリングの輝度を調整するために PWM 制御アナログ調光を実装しています。パルス幅変調 (PWM) 信号を ADIM ピンに印加することで、総出力電流をアナログ値として制御できます。ADIM ピンの電圧が常に high の場合、FB ピンの電圧は全値として制御され、通常 200mV となります。ADIM ピンに PWM 信号が印加されると、FB ピンでの制御電圧は全値に PWM デューティ サイクルを掛けた値まで低下し、その結果、総出力電流も低下します。TPS923610/1/2 は、この調光方式をサポートしており、調光比は最小 0.1% まで対応可能です。

PWM デューティ サイクルと FB 制御電圧の関係は以下のとおりです。

$$V_{FB} = Duty \times 200mV \quad (2)$$

ここで、

- Duty = 入力 PWM 信号のデューティ サイクル
- 200mV = 内部基準電圧の全値

この方法により、ユーザーは入力 PWM 信号のデューティ サイクルを制御することで、LED ストリングの輝度を容易に制御できます。

図 7-1 に示すように、TPS923610/1/2 は内部 200mV リファレンス電圧を PWM 信号のデューティ サイクルで分割します。このパルス信号は内部ローパス フィルタで平滑化されます。フィルタの出力は、FB ピン制御の基準電圧として GM アンプに接続されます。したがって、輝度調光には PWM 信号が使用されるが、変調されるのは LED の DC 電流のみであり、これをアナログ調光と呼びます。この仕組みにより、LED 電流が PWM 制御の周波数やデューティ サイクルをそのまま反映してパルス化された場合に発生しやすい可聴ノイズを排除できます。PWM 信号をフィルタしてアナログ調光を行う他の方式とは異なり、TPS923610/1/2 の制御電圧は、ばらつきが大きい PWM ロジック電圧レベルに依存しません。

最適な性能を得るためには、PWM 調光周波数を 10kHz～200kHz の範囲で使用します。PWM 周波数が 10kHz 未満の場合、ローパス フィルタの通過帯域外となり、FB 制御電圧のリップルが大きくなり、大きな出力リップルや可聴ノイズを発生させる可能性があります。



図 7-1. FB 電圧の PWM 制御アナログ調光による調整

7.3.9 サーマル シャットダウン

TPS923610/1/2 は、過剰な熱および電力損失による損傷を防ぐために、サーマル シャットダウン保護を実装しています。デバイスのジャンクション温度が T_{TSD_R} に達すると、サーマル シャットダウンが発生します。サーマル シャットダウンがトリガされると、TPS923610/1/2 はスイッチングを停止し、ジャンクション温度が T_{TSD_F} を下回ると、再びスイッチングを開始します。

Copyright © 2025 Texas Instruments Incorporated

7.4 デバイスの機能モード

7.4.1 通常動作モード

TPS923610/1/2 は、ADIM ピン電圧がしきい値電圧 V_{ADIM_H} を超える状態が t_{ADIM_EN} より長く続いたとき、ソフトスタート プロセスとともにシャットダウン モードから通常動作モードに入ます。通常動作モードでは、TPS923610/1/2 はピーク電流モード (PCM) 制御を使用し、全負荷範囲にわたり強制連続導通モード (FCCM) で動作します。

7.4.2 過電圧保護モード

TPS923610/1/2 は、VOUT ピンで過電圧状態が発生した場合に過電圧保護モードに入り、デバイスがスイッチングを繰り返しオン・オフするのを防止します。VOUT ピンの電圧が V_{OVP_R} を超え、その後 V_{OVP_R}-V_{OVP_HYS} を下回る状態が 3 回検出されると、TPS923610/1/2 は過電圧保護モードに留まり、ADIM ピンによるデバイスのシャットダウンと再イネーブルされる、または VIN ピンによる UVLO のトリガによってデバイスがリセットされるまで継続します。過電圧保護モードでは、スイッチングは停止します。

7.4.3 シャットダウンモード

TPS923610/1/2 は、ADIM ピン電圧がしきい値電圧 V_{ADIM_L} を下回る状態が $_{ADIM_SD}$ を超えると、通常動作モードまたは過電圧保護モードからシャットダウン モードに入ます。シャットダウン モード中、デバイスの入力電源電流は I_{SD} です。

8 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

TPS923610/1/2 はブースト LED ドライバであり、LCD パネルのバックライトや一般照明用途において、単一または並列の LED ストリングを駆動できます。このセクションには TPS923610/1/2 の代表的なアプリケーション (図 8-1) における部品値選定のための設計手順 (*セクション 8.2.2*) が含まれます。

8.2 代表的なアプリケーション



図 8-1. TPS923610/1/2 60mA 総出力電流リファレンス デザイン

8.2.1 設計要件

この設計例では、表 8-1 に記載されているパラメータを入力パラメータとして使用します。

表 8-1. 設計パラメータ

設計パラメータ	数値の例
入力電圧範囲	2.5V ～ 5.5V
出力、1 ストリング内の LED 数	6
出力、LED ストリング数	3
出力、ストリング当たりの LED 電流	20mA

8.2.2 詳細な設計手順

8.2.2.1 LED 電流設定抵抗

LED 電流を設定する抵抗値 (R_{SET}) は、次式で計算できます

$$R_{SET} = \frac{V_{FB}}{I_{OUT}} \quad (3)$$

Copyright © 2025 Texas Instruments Incorporated

8.2.2.2 インダクタの選択

インダクタの選択は、電力効率、定常動作、過渡応答およびループ安定性に影響を与えます。これらの要因により、インダクタの選択は電源レギュレータ設計において最も重要な要素となります。インダクタの重要な仕様は 3 つあり、インダクタ値、DC 抵抗および飽和電流です。インダクタの値を考慮するだけでは不十分です。インダクタのリップル電流は、インダクタの値によって決まります。必要なピーク電流に飽和せずに対応でき、かつ調光を使用する場合に軽負荷効率を最適化できるインダクタを選択します。ブースト レギュレータにおいて、入力 DC 電流は次式で計算できます

$$I_{L(DC)} = \frac{V_{OUT} \times I_{OUT}}{V_{IN} \times \eta} \quad (4)$$

ここで、

- V_{OUT} = 昇圧出力電圧
- I_{OUT} = 昇圧出力電流
- V_{IN} = 昇圧入力電圧
- η = 電力変換効率

インダクタ電流のピーク・ツー・ピーク リップルは次式で計算できます

$$\Delta I_{L(P-P)} = \frac{1}{L \times \left(\frac{1}{V_{OUT} - V_{IN}} + \frac{1}{V_{IN}}\right) \times F_S} \quad (5)$$

ここで、

- $\Delta I_{L(PP)}$ = インダクタのピーク ツー ピークのリップル
- L = インダクタの値
- F_S = 昇圧スイッチング周波数
- V_{OUT} = 昇圧出力電圧
- V_{IN} = 昇圧入力電圧

したがって、インダクタに流れるピーク電流 $I_{L(P)}$ は次式で計算されます

$$I_{L(P)} = I_{L(DC)} + \frac{\Delta I_{L(P-P)}}{2} \quad (6)$$

また、インダクタに流れるバレー電流 $I_{L(V)}$ も次式で計算されます

$$I_{L(V)} = I_{L(DC)} - \frac{\Delta I_{L(P-P)}}{2} \quad (7)$$

インダクタ値は、電流バイアスがない場合、±20% の許容差を持つことがあります。インダクタ電流が飽和レベルに近づくと、インダクタンスは 0A 値から 20%～35% 減少する可能性があります。これはインダクタメーカーが飽和電流をどのように定義しているかによって異なります。相対的に軽負荷でインダクタ値の小さいインダクタを使用すると、強制連続導通モード (FCCM) により、各スイッチング サイクルの終了前にインダクタ電流がゼロを下回り、軽負荷効率が低下します。大きなインダクタ値は、より多くの出力電流と高い変換効率を提供します。したがって、軽負荷条件下で非負のバレー電流を維持できる十分に大きなインダクタを選択することが、効率の最適化に役立ちます。

これらの理由から、本アプリケーションの入力電圧、出力電圧、出力電流条件に基づき、PWM 制御アナログ調光によるほとんどの負荷範囲で非負電流を確保するために、10µH のインダクタが推奨されます。

Copyright © 2025 Texas Instruments Incorporated

8.2.2.3 出力コンデンサの選択

出力コンデンサは、主に出力リップルおよびループ安定性の要件を満たすために選択されます。このリップル電圧は、容量値およびコンデンサの等価直列抵抗 (ESR) に関連します。ESR がゼロのコンデンサを仮定すると、所定のリップルに必要な最小容量は次式で計算できます

$$C_{OUT} = \frac{(V_{OUT} - V_{IN}) \times I_{OUT}}{V_{OUT} \times F_S \times V_{ripple}} \quad (8)$$

ここで、

- V_{ripple} = ピーク・ツー・ピーク出力リップル

ESR によって生じるリップルの追加部分は、次の式を使用して計算されます。$V_{ripple_ESR} = I_{OUT} \times R_{ESR}$

セラミック コンデンサは低 ESR のため、V_{ripple_ESR} は無視できる。典型的なアプリケーションには、1µF～4.7µF のコンデンサが推奨されます。

8.2.2.4 熱に関する注意事項

通常の動作条件下では、IC の許容ジャンクション温度を考慮する必要があります。この制約により、TPS923610/1/2 の電力損失が制限されます。デバイスの許容電力損失は、以下によって決定されます

$$P_D = \frac{T_J - T_A}{R_{\theta JA}} \quad (9)$$

ここで、

- T_J : 推奨動作条件で規定された許容ジャンクション温度
- T_A : アプリケーションの周囲温度
- $R_{\theta JA}$: 電力損失テーブルに記載されたジャンクション–周囲間の熱抵抗

8.3 電源に関する推奨事項

デバイスは、2.5V ～ 5.5V の入力電源電圧範囲で動作するように設計されています。この入力電源には適切なレギュレーションが行われる必要があります。入力電源が TPS923610/1/2 デバイスから数インチ以上離れている場合、セラミック バイパス コンデンサに加えて、追加のバルク コンデンサが必要となることがあります。

Copyright © 2025 Texas Instruments Incorporated

8.4 アプリケーション曲線

代表的なアプリケーション条件は セクション 8.2、V_{IN} = 3.6V、R_{SET} = 3.33Ω、L = 10µH、C_{OUT} = 1µF、各ストリングに直列 6 個の LED、合計 3 ストリング並列 (特に記載がない限り)。



図 8-2. スイッチング 調光デューティ = 100%



図 8-3. スイッチング 調光デューティ = 10%



図 8-4. 起動時 調光デューティ 100%



図 8-5. 起動時 調光デューティ 10%



図 8-6. シャットダウン時 調光デューティ 100%



図 8-7. シャットダウン時 調光デューティ 10%



調光デューティ 90% → 1% → 90%

図 8-8. 調光過渡応答



3 回トリガ後ラッチ

図 8-9. オープン LED 過電圧保護



TPS923611DRLR

図 8-10. FB GND 短絡過電流保護



TPS923612DRVR

図 8-11. FB GND 短絡過電流保護

8.5 レイアウト

8.5.1 レイアウトのガイドライン

すべてのスイッチング電源、とくに高周波数かつ大電流のものでは、レイアウトは重要な設計ステップです。レイアウトを慎重に設計しないと、レギュレータは不安定性やノイズ問題に悩まされる可能性があります。そのため、高電流パスには広く短い配線を使用します。以下のレイアウト ガイドラインに従ってください。

1. 出力コンデンサ C_{OUT} は VOUT ピンの近くに配置します。C_{OUT} のグラウンドを GND ピン (GND カッパーポア) の近くに配置すると有効です。なぜなら、両者の間には大きなグラウンドリターン電流が流れるためです。これにより出力でのスイッチング ノイズを最小化できます。
2. FB 抵抗は FB ピンおよび GND ピン (GND カッパーポア) の近くに配置します。これにより出力電流の精度が向上します。
3. SW ピンは立ち上がり・立ち下がりの速い大電流を扱うため、SW ピンからインダクタへの接続は可能な限り短く、かつ広くする必要があります。
4. デバイスが受ける入力リップルを低減するには、入力コンデンサ C_{IN} は VIN ピンおよび GND ピンの近くに配置する必要があります。可能であれば、より値の大きい容量を選択してください。
5. 信号グラウンドをレイアウトする際、TI は電源グラウンド配線とは分離された短い配線を使用し、GND ピン付近の 1 点で接続することを推奨します。

Copyright © 2025 Texas Instruments Incorporated

8.5.2 レイアウト例



図 8-12. TPS923610/1 SOT563 レイアウト



図 8-13. TPS923612 WSON レイアウト

9 デバイスおよびドキュメントのサポート

9.1 デバイス サポート

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項

この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

テキサス・インスツルメンツ用語集　　この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (September 2023) to Revision A (November 2025)	Page
• データシートのステータスを「*事前情報*」から「*量産データ*」に更新	1

日付	改訂	注
September 2025	*	事前情報のリリース

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

Copyright © 2025 Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS923610DRLR	Active	Production	SOT-5X3 (DRL) | 6	4000 | LARGE T&R	Yes	BARE COPPER	Level-1-260C-UNLIM	-40 to 125	T610
TPS923611DRLR	Active	Production	SOT-5X3 (DRL) | 6	4000 | LARGE T&R	Yes	BARE COPPER	Level-1-260C-UNLIM	-40 to 125	T611
TPS923611LSDRLR	Active	Production	SOT-5X3 (DRL) | 6	4000 | LARGE T&R	Yes	BARE COPPER	Level-1-260C-UNLIM	-40 to 125	611L
TPS923612DRVR	Active	Production	WSON (DRV) | 6	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T612
TPS923612LSDRVR	Active	Production	WSON (DRV) | 6	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	612L

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

REEL DIMENSIONS



TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS923610DRLR	SOT-5X3	DRL	6	4000	180.0	8.4	1.8	1.8	0.75	4.0	8.0	Q3
TPS923611DRLR	SOT-5X3	DRL	6	4000	180.0	8.4	1.8	1.8	0.75	4.0	8.0	Q3
TPS923611LSDRLR	SOT-5X3	DRL	6	4000	180.0	8.4	1.8	1.8	0.75	4.0	8.0	Q3
TPS923612DRVR	WSON	DRV	6	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2
TPS923612LSDRVR	WSON	DRV	6	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS923610DRLR	SOT-5X3	DRL	6	4000	210.0	185.0	35.0
TPS923611DRLR	SOT-5X3	DRL	6	4000	210.0	185.0	35.0
TPS923611LSDRLR	SOT-5X3	DRL	6	4000	210.0	185.0	35.0
TPS923612DRVR	WSON	DRV	6	3000	210.0	185.0	35.0
TPS923612LSDRVR	WSON	DRV	6	3000	210.0	185.0	35.0

DRV 6 WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



LAND PATTERN EXAMPLE
SCALE:25X



SOLDER MASK DETAILS

4222173/B 04/2018

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If some or all are implemented, recommended via locations are shown.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD #7
88% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:30X

4222173/B 04/2018

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGE OUTLINE

DRL0006A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-293 Variation UAAD

EXAMPLE BOARD LAYOUT

DRL0006A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
SCALE:30X



SOLDERMASK DETAILS

4223266/F 11/2024

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. Land pattern design aligns to IPC-610, Bottom Termination Component (BTC) solder joint inspection criteria.

EXAMPLE STENCIL DESIGN

DRL0006A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:30X

4223266/F 11/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、 TI の販売条件 、 TI の総合的な品質ガイドライン 、 ti.com または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月