

TRF2001P 820 ~ 1054MHz ISM 帯域マルチプロトコルおよび Wi-SUN RF FEM

1 特長

- 820MHz ~ 1054MHz RF フロント エンド モジュール
- 送信 (TX):
 - 飽和出力電力 (P_{SAT}): 27.5dBm (3.3 V)
 - PA ゲイン: 24dB
 - PAE: 27dBm で 42.2%
 - HD2/HD3: -56dBc / -70dBc
- 受信 (RX) LNA:
 - ゲイン: 16dB
 - ノイズ指数 (NF): 1.3dB
 - IP1dB: -6.7dBm
- ANT から RX_FLT への挿入損失: 1.5dB
- 50Ω RF 一致を内蔵
- dB 以内の線形動作のパワー デテクタを内蔵
- 電源電圧: 3.1V ~ 4.25V
- 3.3V 時の合計電源電流:
 - 360mA (TX $P_O = 27dBm$)
 - 65mA (TX, RF なし)
 - 10.3mA (RX のみ)
- スリープ モードの低い消費電流: 0.05μA
- 動作時周囲温度範囲: -40°C ~ 85°C

2 アプリケーション

- 820MHz ~ 1054MHz のワイヤレス システム
- IEEE 802.15.4 システム
- スマートグリッドおよびスマートメーター:
 - 電気メーター
 - 水道メーター
 - ガスメーター
 - 熱量メーター
- スマートデータ コンセントレータとコレクタ
- エネルギー インフラストラクチャのワイヤレス通信
- ワイヤレスのビルディング オートメーション システム
- ワイヤレスのフィールド トランスミッタおよびセンサ
- ワイヤレスの EV 充電ステーション

3 説明

TRF2001P は、Sub-1GHz 産業、科学、医療 (ISM) 帯域の低消費電力ワイヤレス アプリケーション向けの、高性能 RF フロント エンド モジュール (FEM) で、820MHz ~ 1054MHz の周波数範囲で動作します。TRF2001P は外付けの BOM を最小限に抑え、レンジ エクステンダ パワー アンプ (PA)、低ノイズ アンプ (LNA)、送受信アンテナ スイッチ、アンテナ ポートのローパス フィルタ、dB 単位で線形動作の RF パワー デテクタなどの機能を、省スペースの 4.5mm × 4.5mm QFN-28 パッケージに搭載しているため、コスト効率の優れた設計を実現できます。

TRF2001P は、内蔵 PA により大出力電力を供給することで、WMCU やトランシーバの能力を超えてリンク バジレットを拡大し、ワイヤレス システムの到達範囲を延長できるとともに、低ノイズ指数 LNA によってレシーバの感度を向上させます。内蔵のパワー デテクタは、システム キャリブレーションや、アンテナに供給される電力の監視に使用できます。このデバイスは、完全にマッチングされた 50Ω RF インターフェイスを搭載しており、使いやすさと設計の柔軟性が向上します。

TRF2001P は 3.1V ~ 4.25V の広い電源電圧範囲で動作し、1.6V ~ 3.3V の CMOS ロジック レベルと互換性のあるデジタル制御を備えています。


製品情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
TRF2001P	VBA (WQFN-FCRLF、28)、NiPdAu 仕上げ	4.5mm × 4.5mm × 0.7mm

(1) 詳細については、[セクション 10](#) を参照してください。

(2) パッケージ サイズ (長さ × 幅 × 高さ) は公称値で、ピンも含まれません。





TRF2001P とワイヤレスマイコン (WMCU) またはトランシーバを使用した代表的な構成

目次

1 特長	1	6.3 機能説明	17
2 アプリケーション	1	6.4 デバイスの機能モード	18
3 説明	1	7 アプリケーションと実装	19
4 ピン構成および機能	4	7.1 アプリケーション情報	19
5 仕様	5	7.2 代表的なアプリケーション	19
5.1 絶対最大定格.....	5	7.3 電源に関する推奨事項	21
5.2 ESD 定格.....	5	7.4 レイアウト	21
5.3 推奨動作条件.....	5	8 デバイスおよびドキュメントのサポート	22
5.4 熱に関する情報.....	5	8.1 ドキュメントのサポート	22
5.5 電気的特性.....	6	8.2 ドキュメントの更新通知を受け取る方法	22
5.6 タイミング要件.....	8	8.3 サポート・リソース	22
5.7 デジタル モード制御ロジック.....	8	8.4 商標	22
5.8 代表的特性 - 送信.....	9	8.5 静電気放電に関する注意事項	22
5.9 代表的特性 - 受信.....	14	8.6 用語集	22
6 詳細説明	17	9 改訂履歴	23
6.1 概要.....	17	10 メカニカル、パッケージ、および注文情報	23
6.2 機能ブロック図.....	17		

4 ピン構成および機能




図 4-1. VBA パッケージ、28 ピン WQFN-FCRLF (上面図)

表 4-1. ピンの機能

ピン		タイプ ⁽¹⁾	説明
名称	番号		
ANT	17	I/O	アンテナ ポート。
CEN	1	D	チップ イネーブル デジタル制御ロジック。
CIB	7	D	内部バイアス デジタル制御ロジック。
CTR	8	D	送信および受信パス選択デジタル制御ロジック。
GND	2, 4, 6, 9, 11, 14, 15, 16, 18, 19, 20, 21, 22, 23, 24, 27	–	RF グランド。
LNA_IN	10	I	LNA 入力。受信フィルタが不要な場合は、RX_FLT に短絡します。
PA_IN	5	I	PA 入力。
RX_FLT	12	O	ANT ピンから信号を受信します。通常は、RX_FLT と LNA_IN との間に RX フィルタを接続します。
LNA_OUT	3	O	LNA 出力。
VCC	28	P	LNA およびデジタル制御ロジック電源電圧。
VCC_PA	25, 26	P	PA 消費電圧。
VDET	13	O	パワー ディテクタの電圧出力。
サーマルパッド	パッド	–	サーマルパッドで、グラウンドリファレンスとして機能します。基板上の放熱グラウンドプレーンに接続します。

(1) I = アナログ入力、O = アナログ出力、D = デジタル制御ロジック、P = 電源。

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

			最小値	最大値	単位
V _{CC_PA}	PA 電源	RF なし		4.5	V
V _{CC}	VCC ピンの電源電圧	RF なし		4.5	V
	入力 RF レベル	ANT、RX モード		10	dBm
		LNA_IN		10	
		PA_IN		16	
	デジタル制御ロジックピン		-0.5	3.6	V
VSWR	ANT 電圧定在波比			10:1	-
T _J	最大接合部温度		-40	125	°C
T _{stg}	保存温度		-55	150	°C

(1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

5.2 ESD 定格

			値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	±2000	V
		デバイス帯電モデル (CDM)、JEDEC 仕様 JS-002 に準拠、すべてのピン ⁽²⁾	±1000	

(1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

(2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V _{CC_PA}	PA 電源	3.1	3.3	4.25	V
V _{CC}	VCC ピンの電源電圧	3.1	3.3	4.25	V
T _A	動作時周囲温度	-40	25	85	°C

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		TRF2001P			
		VBA (WQFN-FCRLF)			
		28 ピン			
				単位	
R _{θJA}	接合部から周囲への熱抵抗	34.0			°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	15.5			°C/W
R _{θJB}	接合部から基板への熱抵抗	9.6			°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	0.1			°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	9.5			°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	5.5			°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

5.5 電気的特性

$T_A = 25^\circ\text{C}$ 、 $V_{CC_PA} = 3.3\text{V}$ 、 $V_{CC} = 3.3\text{V}$ 、 $f = 915\text{MHz}$ 、RX_FLT を LNA_IN に短絡、PA_IN から ANT ピンへの RF 送信仕様、ANT から LNA_OUT ピンへの RF 受信仕様、入力および出力 RF ピンにそれぞれ 50Ω のソースおよび負荷、評価基板上で測定し、デバイスのピンまで組み込み解除 \diamond (特に記述のない限り)

パラメータ		テスト条件		最小値	標準値	最大値	単位	
RF 送信								
	周波数範囲			820		1054	MHz	
	送信小信号ゲイン	$P_{IN} = -25\text{dBm}$	$f = 867\text{MHz}$		25		dB	
			$f = 902\text{MHz} \sim 928\text{MHz}$		24			
P_{SAT}	飽和出力電力	$f = 867\text{MHz}$			27.2		dBm	
		$f = 902\text{MHz}$			27.5			
		$f = 915\text{MHz}$ 、 928MHz			27.4			
		$V_{CC_PA} = 3.6\text{V}$ 、 $V_{CC} = 3.6\text{V}$	$f = 867\text{MHz}$			28.1		
			$f = 902\text{MHz}$			28.4		
$f = 915\text{MHz}$ 、 928MHz				28.3				
OP1dB	出力 1dB の圧縮ポイント	$f = 867\text{MHz}$			25.4		dBm	
		$f = 902\text{MHz}$			26.2			
		$f = 915\text{MHz}$			26.0			
		$f = 928\text{MHz}$			25.2			
		$V_{CC_PA} = 3.6\text{V}$ 、 $V_{CC} = 3.6\text{V}$	$f = 867\text{MHz}$			25.7		
			$f = 902\text{MHz}$			26.4		
			$f = 915\text{MHz}$			26.6		
			$f = 928\text{MHz}$			26.4		
PAE	電力付加効率	$P_O = 27\text{dBm}$		$f = 867\text{MHz}$	43.2%			
				$f = 902\text{MHz}$	42.2%			
				$f = 915\text{MHz}$	42.0%			
				$f = 928\text{MHz}$	41.7%			
	高調波歪み ⁽¹⁾	$f = 867\text{MHz}$ 、 $P_O = 27\text{dBm}$		2 次高調波	-59.5		dBc	
				3 次高調波	-67.5			
		$f = 928\text{MHz}$ 、 $P_O = 27\text{dBm}$		2 次高調波	-56.0			
				3 次高調波	-72.0			
	PA_IN での入力リターンロス	$P_{IN} = -27\text{dBm}$			14.5		dB	
	PA_IN の最大入力電力	$f = 867\text{MHz}$		VSWR = 1:1	15		dBm	
				VSWR = 2:1	15			
				VSWR = 4:1	6			
		$f = 928\text{MHz}$		VSWR = 1:1	15			
				VSWR = 2:1	10			
				VSWR = 4:1	5.5			
	生存性	CW、 50Ω 負荷への P_O 、VSWR = 10:1、永続的な損傷なし			27		dBm	
パワー ディテクタ								
	パワー ディテクタの電力範囲	ANT ピンから電力供給、 $f = 820\text{MHz} \sim 1054\text{MHz}$		5		P_{SAT}	dBm	
V_{DET}	パワー ディテクタの電圧範囲			0		1.8	V	

$T_A = 25^\circ\text{C}$ 、 $V_{CC_PA} = 3.3\text{V}$ 、 $V_{CC} = 3.3\text{V}$ 、 $f = 915\text{MHz}$ 、RX_FLT を LNA_IN に短絡、PA_IN から ANT ピンへの RF 送信仕様、ANT から LNA_OUT ピンへの RF 受信仕様、入力および出力 RF ピンにそれぞれ 50Ω のソースおよび負荷、評価基板で測定し、デバイスのピンまで組み込み解除 (特に記述のない限り)

パラメータ		テスト条件		最小値	標準値	最大値	単位
RF 受信							
	周波数範囲			820		1054	MHz
	受信小信号ゲイン	$P_{IN} = -27\text{dBm}$ 、 $f = 867\text{MHz} \sim 928\text{MHz}$			16		dB
NF	ノイズ指数	$f = 867\text{MHz}$			3.0		dB
		$f = 915\text{MHz}$			3.2		
		LNA_IN から LNA_OUT へ、 $f = 867\text{MHz} \sim 928\text{MHz}$			1.3		
	ANT から RX_FLT への挿入損失	$P_{IN} = -27\text{dBm}$			1.5		dB
IIP3	入力 3 次圧縮ポイント	$P_{IN} = -27\text{dBm}$	$f = 867\text{MHz}$		-5.2		dBm
			$f = 902\text{MHz} \sim 928\text{MHz}$		-6.0		
IP1dB	入力 1dB の圧縮ポイント	$f = 867\text{MHz}$			-7.6		dBm
		$f = 902\text{MHz} \sim 928\text{MHz}$			-6.7		
	ANT での入力リターンロス	$P_{IN} = -27\text{dBm}$	$f = 867\text{MHz}$		16		dB
			$f = 915\text{MHz}$		12		dB
	LNA_OUT での出力リターンロス	$P_{IN} = -27\text{dBm}$	$f = 867\text{MHz}$		18		dB
			$f = 915\text{MHz}$		16		dB

$T_A = 25^\circ\text{C}$ 、 $V_{CC_PA} = 3.3\text{V}$ 、 $V_{CC} = 3.3\text{V}$ 、 $f = 915\text{MHz}$ 、RX_FLT を LNA_IN に短絡、PA_IN から ANT ピンへの RF 送信仕様、ANT から LNA_OUT ピンへの RF 受信仕様、入力および出力 RF ピンにそれぞれ 50Ω のソースおよび負荷、評価基板で測定し、デバイスのピンまで組み込み解除 (特に記述のない限り)

パラメータ		テスト条件		最小値	標準値	最大値	単位
DC 仕様							
I_{CC_PA}	VCC_PA の消費電流	TX モード	$P_O = 27\text{dBm}$		318		mA
			$P_O = 24\text{dBm}$		228		
			RF なし		58		
		RX モード、 $P_{IN} = -27\text{dBm}$			0.3		
I_{CC}	VCC 電源電流	TX モード	$P_O = 27\text{dBm}$		42		mA
			$P_O = 24\text{dBm}$		20		
			RF なし		7		
		RX モード、 $P_{IN} = -27\text{dBm}$			10		
	パワーダウン時の消費電流 ⁽²⁾	RF なし			0.05	1	μA
デジタル制御ロジックの仕様							
V_{IH}	高電圧スレッショルド	GND を基準とした場合	High (論理 1)	1.6	3.3	3.45	V
V_{IL}	低電圧スレッショルド		Low (論理 0)		0	0.5	V
I_{IH}	ピン High の入力電流	ピン電圧 = 3.3V				1	μA
I_{IL}	ピン Low の入力電流	ピン電圧 = 0V				1	μA

- (1) ANT ピンに外部フィルタはありません。より高次の高調波性能については、図 5-4 を参照してください。
 (2) VCC_PA および VCC ピンに流れ込む電流の合計。

5.6 タイミング要件

		最小値	公称値	最大値	単位
RF 送信					
t_{ON}	ターンオン時間: ANT での RF 出力電力が CTR エッジの 50% から最終値の 90% に達するまでの時間		1.4		μs
t_{OFF}	ターンオフ時間: ANT での RF 出力電力が CTR エッジの 50% から最終値の 10% に達するまでの時間		0.4		μs
RF 受信					
t_{ON}	ターンオン時間: LNA_OUT での RF 出力電力が CTR エッジの 50% から最終値の 90% に達するまでの時間		0.7		μs
t_{OFF}	ターンオフ時間: LNA_OUT での RF 出力電力が CTR エッジの 50% から最終値の 10% に達するまでの時間		0.1		μs

5.7 デジタル モード制御ロジック

デバイスのピン構成			説明
CEN	CIB	CTR	
1	0	0	非対応
1	1	0	RX パスがイネーブル (RF 受信)、TX PA はパワーダウン
1	0	1	非対応
1	1	1	TX パスがイネーブル (RF 送信)
0	X ⁽¹⁾	X ⁽¹⁾	デバイスはパワーダウン状態
0	0	0	パワーダウンが保証される電源電流状態

- (1) ピン ロジックは無視されます

5.8 代表的特性 - 送信

$T_A = 25^\circ\text{C}$, $V_{CC_PA} = V_{CC} = 3.3\text{V}$, 入力 = PA_IN, 出力 = ANT, RX_FLT は LNA_IN に短絡, 入力および出力 RF ピンにそれぞれ 50Ω のソースおよび負荷を接続し、デバイス ピンまで組み込み解除、表示は周波数と周囲温度 (特に記載のない限り)




図 5-1. 各周波数でのゲインおよび P_O と P_{IN} との関係




図 5-2. 各周波数での P_{SAT} と温度との関係




図 5-3. 各周波数での PAE および電源電流と P_{IN} との関係




図 5-4. 各周波数での高調波歪み




図 5-5. 小信号 S パラメータ




図 5-6. 各周波数での V_{DET} と P_O との関係

5.8 代表的特性 - 送信 (続き)

$T_A = 25^\circ\text{C}$, $V_{CC_PA} = V_{CC} = 3.3\text{V}$, 入力 = PA_IN, 出力 = ANT, RX_FLT は LNA_IN に短絡、入力および出力 RF ピンにそれぞれ 50Ω のソースおよび負荷を接続し、デバイス ピンまで組み込み解除、表示は周波数と周囲温度 (特に記載のない限り)




図 5-7. 各電源電圧でのゲインおよび P_O と P_{IN} との関係




図 5-8. 各温度におけるゲインおよび P_O と P_{IN} との関係




図 5-9. 各電源電圧における PAE および電源電流と P_{IN} との関係




図 5-10. 各温度における PAE および電源電流と P_{IN} との関係




図 5-11. PAE、 P_O 、電源電流と P_{IN} との関係




図 5-12. 各電源電圧および温度における V_{DET} と P_O との関係

5.8 代表的特性 - 送信 (続き)

$T_A = 25^\circ\text{C}$, $V_{CC_PA} = V_{CC} = 3.3\text{V}$, 入力 = PA_IN, 出力 = ANT, RX_FLT は LNA_IN に短絡, 入力および出力 RF ピンにそれぞれ 50Ω のソースおよび負荷を接続し、デバイスピンまで組み込み解除、表示は周波数と周囲温度 (特に記載のない限り)




図 5-13. 各電源電圧でのゲインおよび P_o と P_{IN} との関係




図 5-14. 各温度におけるゲインおよび P_o と P_{IN} との関係




図 5-15. 各電源電圧における PAE および電源電流と P_{IN} との関係




図 5-16. 各温度における PAE および電源電流と P_{IN} との関係




図 5-17. PAE、 P_o 、電源電流と P_{IN} との関係




図 5-18. 各電源電圧および温度における V_{DET} と P_o との関係

5.8 代表的特性 - 送信 (続き)

$T_A = 25^\circ\text{C}$, $V_{CC_PA} = V_{CC} = 3.3\text{V}$, 入力 = PA_IN, 出力 = ANT, RX_FLT は LNA_IN に短絡、入力および出力 RF ピンにそれぞれ 50Ω のソースおよび負荷を接続し、デバイス ピンまで組み込み解除、表示は周波数と周囲温度 (特に記載のない限り)




図 5-19. 各電源電圧でのゲインおよび P_O と P_{IN} との関係




図 5-20. 各温度におけるゲインおよび P_O と P_{IN} との関係




図 5-21. 各電源電圧における PAE および電源電流と P_{IN} との関係




図 5-22. 各温度における PAE および電源電流と P_{IN} との関係




図 5-23. PAE、 P_O 、電源電流と P_{IN} との関係




図 5-24. 各電源電圧および温度における V_{DET} と P_O との関係

5.8 代表的特性 - 送信 (続き)

$T_A = 25^\circ\text{C}$, $V_{CC_PA} = V_{CC} = 3.3\text{V}$, 入力 = PA_IN, 出力 = ANT, RX_FLT は LNA_IN に短絡, 入力および出力 RF ピンにそれぞれ 50Ω のソースおよび負荷を接続し、デバイス ピンまで組み込み解除、表示は周波数と周囲温度 (特に記載のない限り)




図 5-25. 各電源電圧でのゲインおよび P_o と P_{IN} との関係




図 5-26. 各温度におけるゲインおよび P_o と P_{IN} との関係




図 5-27. 各電源電圧における PAE および電源電流と P_{IN} との関係




図 5-28. 各温度における PAE および電源電流と P_{IN} との関係




図 5-29. PAE、 P_o 、電源電流と P_{IN} との関係




図 5-30. 各電源電圧および温度における V_{DET} と P_o との関係

5.9 代表的特性 - 受信

$T_A = 25^\circ\text{C}$, $V_{CC_PA} = V_{CC} = 3.3\text{V}$, 入力 = ANT, 出力 = LNA_OUT, RX_FLT は LNA_IN に短絡, 入力および出力 RF ピンにそれぞれ 50Ω のソースおよび負荷を接続し, デバイス ピンまで組み込み解除, 表示は周波数と周囲温度 (特に記載のない限り)




図 5-31. 小信号 S パラメータ




図 5-32. ノイズ指数 :






図 5-33. 各周波数でのゲインおよび P_O と P_{IN} との関係



入力 = ANT, 出力 = RX_FLT

図 5-34. 各周波数での P_O と P_{IN} との関係



入力 = LNA_IN, 出力 = LNA_OUT

図 5-35. 各周波数でのゲインおよび P_O と P_{IN} との関係




図 5-36. 電源電流と P_{IN} との関係

5.9 代表的特性 - 受信 (続き)

$T_A = 25^\circ\text{C}$, $V_{CC_PA} = V_{CC} = 3.3\text{V}$, 入力 = ANT, 出力 = LNA_OUT, RX_FLT は LNA_IN に短絡, 入力および出力 RF ピンにそれぞれ 50Ω のソースおよび負荷を接続し, デバイス ピンまで組み込み解除, 表示は周波数と周囲温度 (特に記載のない限り)




図 5-37. 各電源電圧でのゲインおよび P_o と P_{in} との関係




図 5-38. 各温度におけるゲインおよび P_o と P_{in} との関係




図 5-39. 各電源電圧でのゲインおよび P_o と P_{in} との関係




図 5-40. 各温度におけるゲインおよび P_o と P_{in} との関係




図 5-41. 各電源電圧でのゲインおよび P_o と P_{in} との関係




図 5-42. 各温度におけるゲインおよび P_o と P_{in} との関係

5.9 代表的特性 - 受信 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_{CC_PA} = V_{CC} = 3.3\text{V}$ 、入力 = ANT、出力 = LNA_OUT、RX_FLT は LNA_IN に短絡、入力および出力 RF ピンにそれぞれ 50Ω のソースおよび負荷を接続し、デバイスピンまで組み込み解除、表示は周波数と周囲温度 (特に記載のない限り)




図 5-43. 各電源電圧でのゲインおよび P_O と P_{IN} との関係




図 5-44. 各温度におけるゲインおよび P_O と P_{IN} との関係




図 5-45. 各電源電圧における電源電流と P_{IN} との関係




図 5-46. 各温度における電源電流と P_{IN} との関係




図 5-47. 各電源電圧における電源電流と P_{IN} との関係




図 5-48. 各温度における電源電流と P_{IN} との関係

6 詳細説明

6.1 概要


TRF2001P は、主に各種の sub-1GHz ISM 帯域をサポートするアプリケーション向けに、ワイヤレス マイクロコントローラ (MCU) およびシステム オン チップ (SoC) IC と組み合わせて設計された、高性能 RF フロント エンド モジュール (FEM) です。本デバイスは PA を内蔵しており、ワイヤレスマイコンおよび SoC の能力を大きく超えてシステムの TX 電力を増加させ、内蔵 LNA の RX 感度を向上させることで、リンク バジレットを改善します。

sub-1GHz の ISM 帯域向けに設計されたほとんどのワイヤレス SoC の主な制限は、送信 (TX) の出力電力が通常約 16dBm に制限されており、最大 22dBm をサポートできる SoC はわずかしかなかったり存在しないことです。これらの SoC を 10dBm を超える TX 電力で使用すると、多くの場合にスプリアス フリー ダイナミックレンジ (SFDR) が悪化します。スプリアス レベルを高めるには、FCC 規格や ETSI 規格などで指定されている規制要件に準拠するため、多くの場合は追加のフィルタリングと金属シールドが必要になります。TRF2001P は、27dBm を超える追加の RF ゲインと高い TX 出力電力能力を備えているため、SoC がより低い出力電力レベルで動作できます。これにより、SoC のスプリアス レベルを低減できるため、多くの場合は追加のフィルタリングやシールドが不要になります。

TRF2001P は、完全に整合された 50Ω RF インターフェイスを統合しているため、アンテナとワイヤレス SoC へのインターフェイス設計を簡素化できます。デバイスのデジタル制御ロジック ピン (CEN、CTR、CIB) を使用して、デバイスを TX、RX、またはデバイス パワー ダウン モードに構成できます。これらのピンは 1.6V ~ 3.3V の CMOS レベルと互換性があります。

TRF2001P は 3.1V ~ 4.25V の広い単一電源電圧範囲で動作し、3.3V 電源で 27.5dBm P_{SAT} が得られます。このデバイスは、省スペースの 4.5mm × 4.5mm、28 ピン、WQFN-FCRLF パッケージで供給されます。

6.2 機能ブロック図



6.3 機能説明

TRF2001P には、PA、LNA、ANT スイッチのほか、高調波除去フィルタやパワー デテクタなどの追加機能が小型の 4.5mm × 4.5mm パッケージに統合されています。

内蔵の高調波除去フィルタにより、システムでアンテナへの外部フィルタが不要になるか、必要な場合でも外部フィルタの除去要件が大きく緩和されます。TRF2001P は本質的に、外部フィルタリングなしに、P_O = 27dBm において -55dBc 未満の 2 次高調波除去を実現しています。内蔵のパワー検出器は、図 5-6 に示すように出力電力に対応するアナログ電圧出力を供給し、温度および電源電圧の全範囲について応答が非常に安定しています。

6.4 デバイスの機能モード

TRF2001P には、送信 (TX)、受信 (RX)、パワーダウン モードの 3 つの機能モードがあります。デバイスの動作モードは、[セクション 5.7](#) に示すように、デジタル制御ピン CEN、CTR、CIB を使用して設定されます。TX モードでは、ANT スイッチを PA 出力パスに接続することで PA パスがイネーブルになります。RX モードでは、ANT スイッチは RX_FLT ピンに接続されます。RX_FLT ピンと LNA_IN ピンとの間にオプションの RX フィルタを接続して帯域外信号を除去するか、RX_FLT ピンを LNA_IN ピンに短絡して、受信パスの LNA を有効にします。

7 アプリケーションと実装

注

以下のアプリケーション セクションにある情報は、TI の製品仕様に含まれるものではなく、TI はその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

TRF2001P は一般にワイヤレス SoC とともに使用される FEM で、SoC のネイティブ能力を超えて通信範囲を拡張し、リンク バジレットを改善します。TRF2001P の主な用途は、860MHz ~ 928MHz の ISM 帯域周波数範囲ですが、TX および RX の性能はこの周波数範囲を大きく超えた範囲まで維持されるため、820MHz ~ 1054MHz の拡張周波数範囲の通信システムをサポートできます。

7.2 代表的なアプリケーション

7.2.1 レンジエクステンダとしての TRF2001P

図 7-1 に、TRF2001P をワイヤレス マイコンまたは SoC と組み合わせ、レンジ エクステンダとして使用する代表的なアプリケーションを示します。




図 7-1. TRF2001P をワイヤレス SoC と組み合わせてレンジ エクステンダとして使用

7.2.1.1 設計要件

TRF2001P を使用して、ワイヤレス SoC を使用する Sub-1GHz システムで通信範囲と TX 出力電力を拡張します。表 7-1 の設計パラメータは、50Ω のマッチング システム用です。

表 7-1. 設計パラメータ



設計パラメータ		値
$f \leq 1000\text{MHz}$	TX P_{SAT}	$\geq 27\text{dBm}$
	RX 小信号ゲイン	$\geq 14\text{dB}$
$f = 1054\text{MHz}$	TX P_{SAT}	$\geq 26\text{dBm}$
	RX 小信号ゲイン	$\geq 12\text{dB}$

7.2.1.2 詳細な設計手順

TRF2001P には 50Ω のマッチング素子が内蔵されており、[図 7-1](#) に示すように、設計目標を達成するために、外部マッチング部品は必要ありません。

7.2.1.3 アプリケーション曲線

[図 7-2](#) と [図 7-3](#) は、[図 7-1](#) に示す TRF2001P の構成について、それぞれ TX と RX の性能を示したものです。



7.3 電源に関する推奨事項

TRF2001P は、単一の 3.1V ~ 4.25V 電源電圧で動作します。デバイス近くに配置したデカップリングコンデンサによって電源電圧を絶縁します。自己共振周波数がアプリケーション周波数より高いコンデンサを選択してください。複数のコンデンサを並列で使用して広帯域デカップリング回路を構築する場合は、自己共振周波数が高いコンデンサをデバイスの近くに配置します。システム内で望ましくない高周波を絶縁する必要がある場合は、電源と直列にフェライトビーズを使用します。望ましくない周波数の下限、およびそれを上回る周波数で高インピーダンスのフェライトビーズを選択します。

7.4 レイアウト

7.4.1 レイアウトのガイドライン

図 7-4 は、TRF2001P の基板レイアウトの例です。最上位の信号層 (第 1 層) と 2 番目のグラウンド層 (第 2 層) のみが示されています。マルチレイヤ基板を使用して、信号インテグリティとパワーインテグリティを維持します。

- RF 信号を、接地された同一平面導波管 (GCPW) パターンとして配線します。
- 最上層と任意の内部層とのグラウンドプレーンが、ビアにより十分にステッチされていることと、PCB の 2 番目の層に連続的なグラウンド層があり、デバイスの付近にカットアウトがないことを確認します。
- クロックやデジタル制御ラインは RF 信号ラインの近くに配線しないでください。
- RF または DC 信号ラインはノイズの多いパワープレーンの上に配線しないでください。
- デバイスの近くに電源デカップリングコンデンサを配置してください。
- 可能な場合は、小型フットプリントの受動部品を使用します。

基板レイアウトと設計の詳細については、『[TRF2001P 評価基板ユーザーガイド](#)』を参照してください。[TRF2001P 評価基板](#)を使用して、TRF2001P を評価できます。

7.4.1.1 熱に関する注意事項

TRF2001P は、熱特性が優れた WQFN-FCRLF パッケージで供給されます。デバイス下のサーマルパッドを、基板上の放熱性グラウンドプレーンに接続します。優れた熱設計を行うには、サーマルビアを使って PCB 最上層のサーマルパッドプレーンを内層のグラウンドプレーンに接続します。

7.4.2 レイアウト例




図 7-4. レイアウト例

8 デバイスおよびドキュメントのサポート

8.1 ドキュメントのサポート

8.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス インストルメンツ、『[TRF2001P 評価基板ユーザー ガイド](#)』

8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.3 サポート・リソース

テキサス・インストルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インストルメンツの仕様を構成するものではなく、必ずしもテキサス・インストルメンツの見解を反映したものではありません。テキサス・インストルメンツの[使用条件](#)を参照してください。

8.4 商標

テキサス・インストルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インストルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.6 用語集

[テキサス・インストルメンツ用語集](#)

この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
December 2025	*	ドラフトのみ

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TRF2001PVBAR	Active	Production	WQFN-FCRLF (VBA) 28	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	T201PA21

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



4229740/A 06/2021

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE STENCIL DESIGN

VBA0028A

WQFN-FCRLF - 0.7 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
 BASED ON 0.125 MM THICK STENCIL
 SCALE: 20X

EXPOSED PAD 29
 35% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4229740/A 06/2021

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日 : 2025 年 10 月