

# TXS0108E オープンドレイン/プッシュプルアプリケーション向け 8ビット双方向レベルシフト電圧トランスレータ

## 1 特長

- 方向制御信号不要
- 最大データレート:
  - 110Mbps (プッシュプル)
  - 1.2Mbps (オープンドレイン)
- 1.4V~3.6V (Aポート)、1.65V~5.5V (Bポート)  
( $V_{CCA} \leq V_{CCB}$ )
- 電源投入のシーケンス不要 –  $V_{CCA}$  または  $V_{CCB}$  のいずれかが最初に立ち上げ可能
- JESD 78、クラス II 準拠で 100mA 超のラッチアップ性能
- JESD 22 を超える ESD 保護 (Aポート):
  - 2000V、人体モデル (A114-B)
  - 150 V、マシンモデル (A115-A)
  - 1000 V、デバイス帯電モデル (C101)
- IEC 61000-4-2 ESD (Bポート):
  - $\pm 8$ kV 接触放電
  - $\pm 6$ kV 空中放電

## 2 アプリケーション

- ハンドセット
- スマートフォン
- タブレット
- デスクトップ PC

## 3 概要

このデバイスは、2本の独立した設定可能な電源レールを使用する8ビット非反転レベルトランスレータです。Aポートは  $V_{CCA}$  ピンの電源電圧に追従し、 $V_{CCA}$  ピンは、1.4Vと3.6V間の電源電圧を受け入れます。Bポートは  $V_{CCB}$  ピンの電源電圧に追従します。 $V_{CCB}$  ピンには、1.65V~5.5V間の電源電圧を受け入れます。2つの入力電源ピンにより、1.5V、1.8V、2.5V、3.3V、5Vの任意の電圧ノード間での低電圧双方向変換が可能です。

出力イネーブル(OE)入力がLowのとき、全出力がハイインピーダンス(Hi-Z)状態になります。


電源投入時または切断時にデバイスをHi-Z状態にするには、プルダウン抵抗でOEをGNDにつなぎます。ドライバの電流ソース能力によって、抵抗の最小値が決まります。

### パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ (2)
TXS0108E	PW (TSSOP, 20)	6.50mm × 6.40mm
	RGY (VQFN, 20)	4.50mm × 3.5mm
	DGS (VSSOP, 20)	3.00 mm × 5.10mm
	RKS (VQFN, 20)	4.5 mm × 2.5mm
	ZXY (UFBGA, 20)	2.50mm × 3.00mm
	NME (NFBGA, 20)	2.50mm × 3.00mm

(1) 詳細については、[セクション 11](#) を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



アプリケーション概略図



## 目次

1 特長.....	1	6.1 負荷回路.....	15
2 アプリケーション.....	1	6.2 電圧波形.....	16
3 概要.....	1	7 詳細説明.....	17
4 ピン構成および機能.....	3	7.1 概要.....	17
5 仕様.....	5	7.2 機能ブロック図.....	17
5.1 絶対最大定格.....	5	7.3 機能説明.....	18
5.2 ESD 定格.....	5	7.4 デバイスの機能モード.....	19
5.3 推奨動作条件.....	6	8 アプリケーションと実装.....	20
5.4 熱に関する情報.....	6	8.1 アプリケーション情報.....	20
5.5 電気的特性: $T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ .....	7	8.2 代表的なアプリケーション.....	20
5.6 タイミング要件: $V_{CCA} = 1.5\text{V} \pm 0.1\text{V}$ .....	8	8.3 電源に関する推奨事項.....	21
5.7 タイミング要件: $V_{CCA} = 1.8\text{V} \pm 0.15\text{V}$ .....	8	8.4 レイアウト.....	21
5.8 タイミング要件: $V_{CCA} = 2.5\text{V} \pm 0.2\text{V}$ .....	8	9 デバイスおよびドキュメントのサポート.....	23
5.9 タイミング要件: $V_{CCA} = 3.3\text{V} \pm 0.3\text{V}$ .....	8	9.1 ドキュメントのサポート.....	23
5.10 スイッチング特性: $V_{CCA} = 1.5\text{V} \pm 0.1\text{V}$ .....	9	9.2 ドキュメントの更新通知を受け取る方法.....	23
5.11 スイッチング特性: $V_{CCA} = 1.8\text{V} \pm 0.15\text{V}$ .....	10	9.3 サポート・リソース.....	23
5.12 スイッチング特性: $V_{CCA} = 2.5\text{V} \pm 0.2\text{V}$ .....	11	9.4 商標.....	23
5.13 スイッチング特性: $V_{CCA} = 3.3\text{V} \pm 0.3\text{V}$ .....	12	9.5 静電気放電に関する注意事項.....	23
5.14 動作特性: $V_{CCA} = 1.5\text{V} \sim 3.3\text{V}$ 、 $V_{CCB} = 1.5\text{V} \sim 3.3\text{V}$ .....	12	9.6 用語集.....	23
5.15 代表的特性.....	14	10 改訂履歴.....	23
6 パラメータ測定情報.....	15	11 メカニカル、パッケージ、および注文情報.....	24

## 4 ピン構成および機能




図 4-1. ZXY パッケージ、20 パンプ (底面図)




図 4-2. NME パッケージ、20 BGA (底面図)

### ZXY および NME パッケージのピン構成

	1	2	3	4	5
D	VCCB	B2	B4	B6	B8
C	B1	B3	B5	B7	GND
B	A1	A3	A5	A7	OE
A	VCCA	A2	A4	A6	A8




図 4-3. PW または DGS パッケージ、20 ピン TSSOP または 20 ピン VSSOP (上面図)、





図 4-4. RKS パッケージ、20 ピン VQFN (上面図)



露出したセンターパッドを使用する場合は、2次側グランドとして接続するか、電氣的に開放しておく必要があります。

図 4-5. RGY パッケージ、20 ピン (上面図)

表 4-1. ピンの機能

名称	ピン		種類 (1)	説明
	PW、RGY、DGS	ZXY、NME		
A1	1	B1	I/O	入出力 1。V <sub>CCA</sub> を基準とする
A2	3	A2	I/O	入出力 2。V <sub>CCA</sub> を基準とする
A3	4	B2	I/O	入出力 3。V <sub>CCA</sub> を基準とする
A4	5	A3	I/O	入出力 4。V <sub>CCA</sub> を基準とする
A5	6	B3	I/O	入出力 5。V <sub>CCA</sub> を基準とする
A6	7	A4	I/O	入出力 6。V <sub>CCA</sub> を基準とする
A7	8	B4	I/O	入出力 7。V <sub>CCA</sub> を基準とする
A8	9	A5	I/O	入出力 8。V <sub>CCA</sub> を基準とする
B1	20	C 1	I/O	入出力 1。V <sub>CCB</sub> を基準とする
B2	18	D2	I/O	入出力 2。V <sub>CCB</sub> を基準とする
B3	17	C2	I/O	入出力 3。V <sub>CCB</sub> を基準とする
B4	16	D3	I/O	入出力 4。V <sub>CCB</sub> を基準とする
B5	15	C3	I/O	入出力 5。V <sub>CCB</sub> を基準とする
B6	14	D4	I/O	入出力 6。V <sub>CCB</sub> を基準とする
B7	13	C4	I/O	入出力 7。V <sub>CCB</sub> を基準とする
B8	12	D5	I/O	入出力 8。V <sub>CCB</sub> を基準とする
GND	11	C5	—	グラウンド
OE	10	B5	I	トリステート出力モード イネーブル。OE を Low にすると、すべての出力が 3 ステート モード になります。V <sub>CCA</sub> を基準とする。
VCCA	2	A1	P	A ポートの電源電圧。1.4V ≤ V <sub>CCA</sub> ≤ 3.6V、V <sub>CCA</sub> ≤ V <sub>CCB</sub> 。
VCCB	19	D1	P	B ポートの電源電圧。1.65V ≤ V <sub>CCB</sub> ≤ 5.5V
サーマル パッド			—	RGY パッケージでは、露出したセンター サーマル パッドはグラウンドに接続するか、電氣的に開放しておく必要があります。

(1) I = 入力、O = 出力、I/O = 入力および出力、P = 電源

## 5 仕様

### 5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)<sup>(1)</sup>

		最小値	最大値	単位
電源電圧、 $V_{CCA}$		-0.5	4.6	V
電源電圧、 $V_{CCB}$		-0.5	6.5	V
入力電圧、 $V_I$ <sup>(2)</sup>	A ポート	-0.5	4.6	V
	B ポート	-0.5	6.5	
高インピーダンスまたは電源オフ状態で出力に印加される電圧、 $V_O$ <sup>(2)</sup>	A ポート	-0.5	4.6	V
	B ポート	-0.5	6.5	
High または Low 状態で出力に印加される電圧、 $V_O$ <sup>(2) (3)</sup>	A ポート	-0.5	$V_{CCA} + 0.5$	V
	B ポート	-0.5	$V_{CCB} + 0.5$	V
入力クランプ電流、 $I_{IK}$		$V_I < 0$		-50 mA
出力クランプ電流、 $I_{OK}$		$V_O < 0$		-50 mA
連続出力電流、 $I_O$		-50	50	mA
$V_{CCA}$ 、 $V_{CCB}$ 、または GND を流れる連続電流		-100	100	mA
接合部温度、 $T_J$				150 °C
保管温度、 $T_{stg}$		-65	150	°C

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス評価であり、データシートの「推奨動作条件」に示された値と等しい、またはそれを超える条件で本製品が正しく動作することを暗黙的に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の負の電圧定格を超えることがあります。
- (3)  $V_{CCA}$  および  $V_{CCB}$  の値は、推奨動作条件の表に記載されています。

### 5.2 ESD 定格

		値	単位
$V_{(ESD)}$ 静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>	±2000	V
	デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 準拠 <sup>(2)</sup>	±1000	
	マシン モデル (MM)	±150	
	IEC 61000-4-2 ESD (B ポート) 接触放電	±8000	
	IEC 61000-4-2 ESD (B ポート) 空中放電	±6000	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

### 5.3 推奨動作条件

自由空気での動作温度範囲内 (特に記述のない限り)<sup>(1) (2)</sup>

				最小値	最大値	単位	
$V_{CCA}$	電源電圧 <sup>(3)</sup>			1.4	3.6	V	
$V_{CCB}$	電源電圧 <sup>(3)</sup>			1.65	5.5	V	
$V_{IH}$	High レベル入力電圧	A ポート I/O	$V_{CCA} (V) = 1.4 \sim 1.95$	$V_{CCB} (V) = 1.65 \sim 5.5$	$V_{CCI} - 0.2$	$V_{CCI}$	V
			$V_{CCA} (V) = 1.95 \sim 3.6$	$V_{CCB} (V) = 1.65 \sim 5.5$	$V_{CCI} - 0.4$	$V_{CCI}$	
		B ポート I/O	$V_{CCA} (V) = 1.4 \sim 3.6$	$V_{CCB} (V) = 1.65 \sim 5.5$	$V_{CCI} - 0.4$	$V_{CCI}$	V
	OE	$V_{CCA} (V) = 1.4 \sim 3.6$	$V_{CCB} (V) = 1.65 \sim 5.5$	$V_{CCA} \times 0.65$	5.5	V	
$V_{IL}$	Low レベル入力電圧	A ポート I/O	$V_{CCA} (V) = 1.4 \sim 1.95$	$V_{CCB} (V) = 1.65 \sim 5.5$	0	0.15	V
			$V_{CCA} (V) = 1.95 \sim 3.6$	$V_{CCB} (V) = 1.65 \sim 5.5$	0	0.15	
		B ポート I/O	$V_{CCA} (V) = 1.4 \sim 3.6$	$V_{CCB} (V) = 1.65 \sim 5.5$	0	0.15	V
	OE	$V_{CCA} (V) = 1.4 \sim 3.6$	$V_{CCB} (V) = 1.65 \sim 5.5$	0	$V_{CCA} \times 0.35$	V	
$\Delta t/\Delta v$	入力遷移の立ち上がりまたは立ち下がりがリレート	A ポート I/O プッシュプル	$V_{CCA} (V) = 1.4 \sim 3.6$	$V_{CCB} (V) = 1.65 \sim 5.5$		10	ns/V
		B ポート I/O プッシュプル	$V_{CCA} (V) = 1.4 \sim 3.6$	$V_{CCB} (V) = 1.65 \sim 5.5$		10	ns/V
		制御入力	$V_{CCA} (V) = 1.4 \sim 3.6$	$V_{CCB} (V) = 1.65 \sim 5.5$		10	ns/V
$T_A$	自由気流での動作温度			-40	85	°C	

(1)  $V_{CCI}$  はデータ入力ポートに関連付けられた  $V_{CC}$  です。

(2)  $V_{CCO}$  は出力ポートに関連付けられた  $V_{CC}$  です。

(3)  $V_{CCA}$  は  $V_{CCB}$  以下で、また 3.6V 以下にする必要があります。

### 5.4 熱に関する情報

熱評価基準 <sup>(1)</sup>	TXS0108E					単位	
	PW (TSSOP)	RGY (VQFN)	DGS (UFBGA)	RKS (VSSOP)	NME (NFBGA)		
	20 ピン	20 ピン	20 ピン	20 ピン	20 ピン		
$R_{\theta JA}$	接合部から周囲への熱抵抗	88.9	46.9	96.0	54.4	131.4	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	32.9	46.4	38.7	54.2	56.5	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	50.9	24.9	53.0	27.8	83.2	°C/W
$\Psi_{JT}$	接合部から上面への特性パラメータ	1.4	2.3	2.1	2.9	1.5	°C/W
$\Psi_{JB}$	接合部から基板への特性パラメータ	50.5	24.8	52.6	27.7	82.6	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	—	11.7	—	11.5	—	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーションレポートを参照してください。

## 5.5 電気的特性 : $T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$

自由気流での推奨動作温度範囲内 (特に記述のない限り)<sup>(1) (2) (3)</sup>

パラメータ	テスト条件	$V_{CCA}$ (V)	$V_{CCB}$ (V)	$T_A = 25^{\circ}\text{C}$			$T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$		単位
				最小値	標準値	最大値	最小値	最大値	
$V_{OHA}$ ポート A 出力 High 電圧	$I_{OH} = -20\mu\text{A}$ $V_{IB} \cong V_{CCB} - 0.4\text{V}$	1.4	1.65~5.5	$V_{CCA} \times 0.67$					V
$V_{OLA}$ ポート A 出力 Low 電圧	$I_{OL} = 180\mu\text{A}, V_{IB} \leq 0.15\text{V}$	1.4	1.65~5.5					0.4	V
	$I_{OL} = 220\mu\text{A}, V_{IB} \leq 0.15\text{V}$	1.65	1.65~5.5					0.4	
	$I_{OL} = 300\mu\text{A}, V_{IB} \leq 0.15\text{V}$	2.3	1.65~5.5					0.4	
	$I_{OL} = 400\mu\text{A}, V_{IB} \leq 0.15\text{V}$	3	1.65~5.5					0.55	
$V_{OHB}$ ポート B 出力 High 電圧	$I_{OH} = -20\mu\text{A}$ $V_{IA} \cong V_{CCA} - 0.2\text{V}$	1.4	1.65~5.5	$V_{CCB} \times 0.67$					V
$V_{OLB}$ ポート B 出力 Low 電圧	$I_{OL} = 220\mu\text{A}, V_{IA} \leq 0.15\text{V}$	1.4 ~ 3.6	1.65					0.4	V
	$I_{OL} = 300\mu\text{A}, V_{IA} \leq 0.15\text{V}$	1.4 ~ 3.6	2.3					0.4	
	$I_{OL} = 400\mu\text{A}, V_{IA} \leq 0.15\text{V}$	1.4 ~ 3.6	3					0.55	
	$I_{OL} = 620\mu\text{A}, V_{IA} \leq 0.15\text{V}$	1.4 ~ 3.6	4.5					0.55	
$I_I$ 入力リーク電流	OE: $V_I = V_{CCI}$ または GND	1.4	1.65~5.5	-1		1		2	$\mu\text{A}$
$I_{OZ}$ 高インピーダンス状態の出力電流	A または B ポート	1.4	1.65~5.5	-1		1	-2	2	$\mu\text{A}$
$I_{CCA}$ $V_{CCA}$ の電源電流	$V_I = V_O = \text{開放}, I_O = 0$	1.4	1.65~5.5	1.5			-2	2	$\mu\text{A}$
		1.5~3.6	2.3~5.5				2		
		3.6	0				2		
		0	5.5				-1		
$I_{CCB}$ $V_{CCB}$ の電源電流	$V_I = V_O = \text{開放}, I_O = 0$	1.4	1.65~5.5	1.5					$\mu\text{A}$
		1.5~3.6	2.3~5.5				6		
		3.6	0				-1		
		0	5.5				1.4		
$I_{CCA} + I_{CCB}$ 複合電源電流	$V_I = V_{CCI}$ または GND, $I_O = 0$	1.4	2.3~5.5	3					$\mu\text{A}$
		1.5~3.6	2.3~5.5				8		
$I_{CCZA}$ 高インピーダンス状態の $V_{CCA}$ の電源電流	$V_I = V_O = \text{開放}, I_O = 0, \text{OE} = \text{GND}$	1.4	1.65~5.5	0.05					$\mu\text{A}$
$I_{CCZB}$ 高インピーダンス状態の $V_{CCB}$ の電源電流	$V_I = V_O = \text{開放}, I_O = 0, \text{OE} = \text{GND}$	1.4	1.65~5.5	4					$\mu\text{A}$
$C_i$ 入力容量	OE	3.3	3.3	4.5				5.5	pF
$C_{io}$ 入力と出力の間の内部容量	A ポート	3.3	3.3	6				7	pF
	B ポート	3.3	3.3	5.5				6	

- (1)  $V_{CCO}$  は出力ポートに関連付けられた  $V_{CC}$  です。  
 (2)  $V_{CCI}$  は入力ポートに関連付けられた  $V_{CC}$  です。  
 (3)  $V_{CCA}$  は  $V_{CCB}$  以下で、また 3.6V 以下にする必要があります。

### 5.6 タイミング要件 : $V_{CCA} = 1.5V \pm 0.1V$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 1.5V \pm 0.1V$  (特に記述のない限り)

			$V_{CC B} = 1.8V \pm 0.15V$		$V_{CC B} = 2.5V \pm 0.2V$		$V_{CC B} = 3.3V \pm 0.3V$		$V_{CC B} = 5V \pm 0.5V$		単位
			最小値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
データレート	プッシュプル		40		60		60		60		Mbps
	オープンドレイン		0.8		0.8		1		1		
$t_w$ パルス幅	データ入力	プッシュプル	25		16.7		16.7		16.7		ns
		オープンドレイン	1250		1250		1000		1000		

### 5.7 タイミング要件 : $V_{CCA} = 1.8V \pm 0.15V$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 1.8V \pm 0.15V$  (特に記述のない限り)

			$V_{CC B} = 1.8V \pm 0.15V$		$V_{CC B} = 2.5V \pm 0.2V$		$V_{CC B} = 3.3V \pm 0.3V$		$V_{CC B} = 5V \pm 0.5V$		単位
			最小値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
データレート	プッシュプル		45		65		70		70		Mbps
	オープンドレイン		0.8		0.8		0.8		1		
$t_w$ パルス幅	データ入力	プッシュプル	22.2		15.3		15.3		15.3		ns
		オープンドレイン	1250		1250		1250		1000		

### 5.8 タイミング要件 : $V_{CCA} = 2.5V \pm 0.2V$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 2.5V \pm 0.2V$  (特に記述のない限り)

			$V_{CC B} = 2.5V \pm 0.2V$		$V_{CC B} = 3.3V \pm 0.3V$		$V_{CC} = 5V \pm 0.5V$		単位
			最小値	最大値	最小値	最大値	最小値	最大値	
データレート	プッシュプル		80		95		100		Mbps
	オープンドレイン		0.8		0.8		1		
$t_w$ パルス幅	データ入力	プッシュプル	12.5		10.5		10		ns
		オープンドレイン	1250		1250		1000		

### 5.9 タイミング要件 : $V_{CCA} = 3.3V \pm 0.3V$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 3.3V \pm 0.3V$  (特に記述のない限り)

			$V_{CC B} = 3.3V \pm 0.3V$		$V_{CC} = 5V \pm 0.5V$		単位
			最小値	最大値	最小値	最大値	
データレート	プッシュプル		100		110		Mbps
	オープンドレイン		0.8		1.2		
$t_w$ パルス幅	データ入力	プッシュプル	10		9.1		ns
		オープンドレイン	1250		833		



### 5.10 スイッチング特性 : $V_{CCA} = 1.5V \pm 0.1V$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 1.5V \pm 0.1V$  (特に記述のない限り)

パラメータ	テスト条件		$V_{CCB} = 1.8V \pm 0.15V$		$V_{CCB} = 2.5V \pm 0.2V$		$V_{CCB} = 3.3V \pm 0.3V$		$V_{CCB} = 5V \pm 0.5V$		単位
			最小値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
$t_{PHL}$ 伝搬遅延時間 (High から Low 出力)	A から B	プッシュプル駆動	11		9.2		8.6		8.6		ns
		オープンドレイン駆動	4	14.4	3.6	12.8	3.5	12.2	3.5	12	
$t_{PLH}$ 伝搬遅延時間 (Low から High 出力)	A から B	プッシュプル駆動	12		10		9.8		9.7		ns
		オープンドレイン駆動	182	720	143	554	114	473	81	384	
$t_{PHL}$ 伝搬遅延時間 (High から Low 出力)	B から A	プッシュプル駆動	12.7		11.1		11		12		ns
		オープンドレイン駆動	3.4	13.2	3.1	9.6	2.8	8.5	2.5	7.5	
$t_{PLH}$ 伝搬遅延時間 (Low から High 出力)	B から A	プッシュプル駆動	9.5		6.2		5.1		1.6		ns
		オープンドレイン駆動	186	745	147	603	118	519	84	407	
$t_{en}$ イネーブル時間	OE から A または B	プッシュプル駆動	200		200		200		200		ns
$t_{dis}$ ディセーブル時間	OE から A または B	プッシュプル駆動	400		400		400		400		ns
$t_{rA}$ 入力立ち上がり時間	A ポートの立ち上がり時間	プッシュプル駆動	3.5	13.1	3	9.8	3.1	9	3.2	8.3	ns
		オープンドレイン駆動	147	982	115	716	92	592	66	481	
$t_{rB}$ 入力立ち上がり時間	B ポートの立ち上がり時間	プッシュプル駆動	2.9	11.4	1.9	7.4	0.9	4.7	0.7	2.6	ns
		オープンドレイン駆動	135	1020	91	756	58	653	20	370	
$t_{fA}$ 入力立ち下がり時間	A ポートの立ち下がり時間	プッシュプル駆動	2.3	9.9	1.7	7.7	1.6	6.8	1.7	6	ns
		オープンドレイン駆動	2.4	10	2.1	7.9	1.7	7	1.5	6.2	
$t_{fB}$ 入力立ち下がり時間	B ポートの立ち下がり時間	プッシュプル駆動	2	8.7	1.3	5.5	0.9	3.8	0.8	3.1	ns
		オープンドレイン駆動	1.2	11.5	1.3	8.6	1	9.6	0.5	7.7	
$t_{sk(O)}$ スキュー (時間)、出力	チャネル間スキュー	プッシュプル駆動	1		1	1	1.1		1		ns
最大データレート	A または B	プッシュプル駆動	40		60		60		60		Mbps
		オープンドレイン駆動	0.8		0.8		1		1		

## 5.11 スイッチング特性 : $V_{CCA} = 1.8V \pm 0.15V$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 1.8V \pm 0.15V$  (特に記述のない限り)

パラメータ	テスト条件		$V_{CCB} = 1.8V \pm 0.15V$		$V_{CCB} = 2.5V \pm 0.2V$		$V_{CCB} = 3.3V \pm 0.3V$		$V_{CCB} = 5V \pm 0.5V$		単位
			最小値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
$t_{PHL}$ 伝搬遅延時間 (High から Low 出力)	A から B	プッシュプル駆動	8.2		6.4		5.7		5.6		ns
		オープンドレイン駆動	3.6	11.4	3.2	9.9	3.1	9.3	3.1	8.9	
$t_{PLH}$ 伝搬遅延時間 (Low から High 出力)	A から B	プッシュプル駆動	9		8.2		6.5		6.3		ns
		オープンドレイン駆動	194	729	155	584	126	466	90	346	
$t_{PHL}$ 伝搬遅延時間 (High から Low 出力)	B から A	プッシュプル駆動	9.8		8		7.4		7		ns
		オープンドレイン駆動	3.4	12.1	2.8	8.5	2.5	7.3	2.1	6.2	
$t_{PLH}$ 伝搬遅延時間 (Low から High 出力)	B から A	プッシュプル駆動	10.2		7		5.8		5		ns
		オープンドレイン駆動	197	733	159	578	129	459	93	323	
$t_{en}$ イネーブル時間	OE から A または B	プッシュプル駆動	200		200		200		200		ns
$t_{dis}$ ディセーブル時間	OE から A または B	プッシュプル駆動	410		410		410		410		ns
$t_{rA}$ 入力立ち上がり時間	A ポートの立ち上がり時間	プッシュプル駆動	3.1	11.9	2.6	8.6	2.7	7.8	2.8	7.2	ns
		オープンドレイン駆動	155	996	124	691	100	508	72	350	
$t_{rB}$ 入力立ち上がり時間	B ポートの立ち上がり時間	プッシュプル駆動	2.8	10.5	1.8	7.2	1.2	5.2	0.7	2.7	ns
		オープンドレイン駆動	132	1001	106	677	73	546	32	323	
$t_{fA}$ 入力立ち下がり時間	A ポートの立ち下がり時間	プッシュプル駆動	2.1	8.8	1.6	6.6	1.4	5.7	1.4	4.9	ns
		オープンドレイン駆動	2.2	9	1.7	6.7	1.4	5.8	1.2	5.2	
$t_{fB}$ 入力立ち下がり時間	B ポートの立ち下がり時間	プッシュプル駆動	2	8.3	1.3	5.4	0.9	3.9	0.7	3	ns
		オープンドレイン駆動	0.8	10.5	0.7	10.7	1	9.6	0.6	7.8	
$t_{SK(O)}$ スキュー (時間)、出力	チャンネル間スキュー	プッシュプル駆動	1		1		1		1		ns
最大データレート	A または B	プッシュプル駆動	40		60		60		60		Mbps
		オープンドレイン駆動	0.8		0.8		0.8		1		

### 5.12 スイッチング特性 : $V_{CCA} = 2.5V \pm 0.2V$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 2.5V \pm 0.2V$  (特に記述のない限り)

パラメータ	テスト条件		$V_{CCB} = 2.5V \pm 0.2V$		$V_{CCB} = 3.3V \pm 0.3V$		$V_{CCB} = 5V \pm 0.5V$		単位
			最小値	最大値	最小値	最大値	最小値	最大値	
$t_{PHL}$ 伝搬遅延時間 (High から Low 出力)	A から B	プッシュプル駆動		5		4		3.7	ns
		オープンドレイン駆動	2.4	6.9	2.3	6.3	2.2	5.8	
$t_{PLH}$ 伝搬遅延時間 (Low から High 出力)	A から B	プッシュプル駆動		5.2		4.3		3.9	
		オープンドレイン駆動	149	592	125	488	93	368	
$t_{PHL}$ 伝搬遅延時間 (High から Low 出力)	B から A	プッシュプル駆動		5.4		4.7		4.2	ns
		オープンドレイン駆動	2.5	7.3	2.2	6	1.8	4.9	
$t_{PLH}$ 伝搬遅延時間 (Low から High 出力)	B から A	プッシュプル駆動		5.9		4.4		3.5	
		オープンドレイン駆動	150	595	126	481	94	345	
$t_{en}$ イネーブル時間	OE から A または B	プッシュプル駆動		200		200		200	ns
$t_{dis}$ ディセーブル時間	OE から A または B	プッシュプル駆動		400		400		400	ns
$t_{rA}$ 入力立ち上がり時間	A ポートの立ち上がり時間	プッシュプル駆動	2	7.3	2.1	6.4	2.2	5.8	ns
		オープンドレイン駆動	110	692	93	529	68	369	
$t_{rB}$ 入力立ち上がり時間	B ポートの立ち上がり時間	プッシュプル駆動	1.8	6.5	1.3	5.1	0.7	3.4	ns
		オープンドレイン駆動	107	693	79	483	41	304	
$t_{fA}$ 入力立ち下がり時間	A ポートの立ち下がり時間	プッシュプル駆動	1.5	5.7	1.2	4.7	1.3	3.8	ns
		オープンドレイン駆動	1.5	5.6	1.2	4.7	1.1	4	
$t_{fB}$ 入力立ち下がり時間	B ポートの立ち下がり時間	プッシュプル駆動	1.4	5.4	0.9	4.1	0.7	3	
		オープンドレイン駆動	0.4	14.2	0.5	19.4	0.4	3	
$t_{SK(O)}$ スキュー (時間)、出力	チャンネル間スキュー	プッシュプル駆動		1		1.2		1	ns
最大データレート	A または B	プッシュプル駆動	60		60		60		Mbps
		オープンドレイン駆動	0.8		0.8		1		

### 5.13 スイッチング特性 : $V_{CCA} = 3.3V \pm 0.3V$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 3.3V \pm 0.3V$  (特に記述のない限り)

パラメータ	テスト条件	$V_{CCB} = 3.3V \pm 0.3V$		$V_{CCB} = 5V \pm 0.5V$		単位	
		最小値	最大値	最小値	最大値		
$t_{PHL}$ 伝搬遅延時間 (High から Low 出力)	A から B	ブッシュブル駆動	3.8	3.1	ns		
		オープンドレイン駆動	2	5.3		1.9	4.8
$t_{PLH}$ 伝搬遅延時間 (Low から High 出力)	A から B	ブッシュブル駆動	3.9	3.5	ns		
		オープンドレイン駆動	111	439		87	352
$t_{PHL}$ 伝搬遅延時間 (High から Low 出力)	B から A	ブッシュブル駆動	4.2	3.8	ns		
		オープンドレイン駆動	2.1	5.5		1.7	4.5
$t_{PLH}$ 伝搬遅延時間 (Low から High 出力)	A から B	ブッシュブル駆動	3.8	4.3	ns		
		オープンドレイン駆動	112	449		86	339
$t_{en}$ イネーブル時間	OE から A または B	ブッシュブル駆動	200	200	ns		
$t_{dis}$ ディセーブル時間	OE から A または B	ブッシュブル駆動	400	400	ns		
$t_{rA}$ 入力立ち上がり時間	A ポートの立ち上がり時間	ブッシュブル駆動	1.8	5.7	1.9	5	ns
		オープンドレイン駆動	75	446	57	337	
$t_{rB}$ 入力立ち上がり時間	B ポートの立ち上がり時間	ブッシュブル駆動	1.5	5	1	3.6	ns
		オープンドレイン駆動	72	427	40	290	
$t_{fA}$ 入力立ち下がり時間	A ポートの立ち下がり時間	ブッシュブル駆動	1.2	4.5	1.1	3.5	ns
		オープンドレイン駆動	1.1	4.4	1	3.7	
$t_{fB}$ 入力立ち下がり時間	B ポートの立ち下がり時間	ブッシュブル駆動	1.1	4.2	0.8	3.1	ns
		オープンドレイン駆動	1	4.2	0.8	3.1	
$t_{sk(O)}$ スキュー (時間)、出力	チャネル間スキュー	ブッシュブル駆動	1	1	ns		
最大データレート	A または B	ブッシュブル駆動	60	60	Mbps		
		オープンドレイン駆動	0.8	1.2			

### 5.14 動作特性 : $V_{CCA} = 1.5V \sim 3.3V$ 、 $V_{CCB} = 1.5V \sim 3.3V$



$T_A = 25^\circ C$

パラメータ	テスト条件	$V_{CCA} = 1.5V$ 、 $V_{CCB} = 1.5V$			$V_{CCA} = 1.8V$ 、 $V_{CCB} = 1.8V$			$V_{CCA} = 2.5V$ 、 $V_{CCB} = 2.5V$			$V_{CCA} = 2.5V$ 、 $V_{CCB} = 2.5V$			$V_{CCA} = 3.3V$ 、 $V_{CCB} = 3.3V$			単位
		最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	
$C_{pdA}$ 電力散逸容量	CL = 0 f = 10MHz tr = tf = 1ns	A ポート入力、B ポート出力	5.9		5.9		6.7		6.9		8		pF				
		B ポート入力、A ポート出力	9.9		9.7		9.7		9.4		9.8						
$C_{pdB}$ 電力散逸容量	OE = $V_{CCA}$ (出力はイネーブル)	A ポート入力、B ポート出力	21.5		20.8		21		23.4		23		pF				
		B ポート入力、A ポート出力	16.7		16.8		17.8		20.8		20.9						

$T_A = 25^\circ\text{C}$ 

パラメータ	テスト条件		$V_{CCA} = 1.5\text{V}$ 、 $V_{CCB} = 1.5\text{V}$			$V_{CCA} = 1.8\text{V}$ 、 $V_{CCB} = 1.8\text{V}$			$V_{CCA} = 2.5\text{V}$ 、 $V_{CCB} = 2.5\text{V}$			$V_{CCA} = 2.5\text{V}$ 、 $V_{CCB} = 2.5\text{V}$			$V_{CCA} = 3.3\text{V}$ 、 $V_{CCB} = 3.3\text{V}$			単位
			最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	
$C_{pdA}$ 電力 散逸 容量	CL = 0 f = 10MHz tr = tf = 1ns	A ポート入 力、 B ポート出力	0.01			0.01			0.01			0.01			0.01			pF
		B ポート入 力、 A ポート出力	0.01			0.01			0.01			0.01			0.01			
$C_{pdB}$ 電力 散逸 容量	OE = $V_{CCA}$ (出力はイ ネーブル)	A ポート入 力、 B ポート出力	0.01			0.01			0.01			0.03			0.02			
		B ポート入 力、 A ポート出力	0.01			0.01			0.01			0.03			0.02			


5.15 代表的特性



## 6 パラメータ測定情報


### 6.1 負荷回路

図 6-1 に、データレート、パルス幅、伝搬遅延、出力の立ち上がり時間と立ち下がり時間の測定に使用するプッシュプルドライバ回路を示します。図 6-2 に、データレート、パルス幅、伝搬遅延、出力の立ち上がり時間と立ち下がり時間の測定に使用するオープンドレインドライバ回路を示します。




- A.  $V_{CCI}$  は入力ポートに関連付けられた  $V_{CC}$  です。
- B.  $V_{CCO}$  は出力ポートに関連付けられた  $V_{CC}$  です。

図 6-1. プッシュプルドライバを使用したデータレート、パルス幅、伝搬遅延、出力の立ち上がり時間と立ち下がり時間の測定



- A.  $V_{CCI}$  は入力ポートに関連付けられた  $V_{CC}$  です。
- B.  $V_{CCO}$  は出力ポートに関連付けられた  $V_{CC}$  です。

図 6-2. オープンドレインドライバを使用したデータレート (10pF)、パルス幅 (10pF)、伝搬遅延、出力の立ち上がり時間と立ち下がり時間の測定



テスト	S1
$t_{PZL}$ , $t_{PLZ}$ ( $t_{dis}$ )	$2 \times V_{CCO}$
$t_{PHZ}$ , $t_{PZH}$ ( $t_{en}$ )	オープン

- A.  $t_{PLZ}$  と  $t_{PHZ}$  は  $t_{dis}$  と同じです。
- B.  $t_{PZL}$  と  $t_{PZH}$  は  $t_{en}$  と同じです。

図 6-3. イネーブル時間およびディセーブル時間測定用の負荷回路

## 6.2 電圧波形




図 6-4. パルス幅 (プッシュプル)




図 6-5. 伝搬遅延時間




## 7 詳細説明

### 7.1 概要

TXS0108E デバイスは、ロジック電圧レベル変換専用設計された双方向電圧レベルトランスレータです。A ポートは 1.4V~3.6V の I/O 電圧を受け入れます。B ポートは、1.65V~5.5V の I/O 電圧を受け入れます。このデバイスは、パスゲートアーキテクチャとエッジレートアクセラレータ (ワンショット) を使用して、全体のデータレートを改善しています。オープンドレイン アプリケーションで一般的に使用されるプルアップ抵抗が内蔵されているため、外付け抵抗は不要です。このデバイスはオープンドレイン アプリケーション用に設計されていますが、プッシュプル CMOS ロジック出力の変換も可能です。

### 7.2 機能ブロック図



各 A ポート I/O には V<sub>CCA</sub> へのプルアップ抵抗 (R<sub>PUA</sub>) があり、各 B ポート I/O には V<sub>CCB</sub> へのプルアップ抵抗 (R<sub>PUB</sub>) があります。出力を Low に駆動すると、R<sub>PUA</sub> と R<sub>PUB</sub> の値は 40kΩ になります。出力を High に駆動すると、R<sub>PUA</sub> と R<sub>PUB</sub> の値は 4kΩ になります。OE = Low のときは、R<sub>PUA</sub> と R<sub>PUB</sub> はディセーブルになります。

## 7.3 機能説明

### 7.3.1 アーキテクチャ

図 7-1 に、このアプリケーションでプッシュプル モードとオープンドレイン モードの両方に必要なセミバッファ付きアーキテクチャ設計を示します。このアプリケーションは、エッジレート アクセラレータ回路 (High から Low と Low から High の両方)、オン抵抗の大きい N チャネル パスゲートトランジスタ (約  $300\Omega \sim 500\Omega$ )、プルアップ抵抗 (DC バイアスと駆動能力を提供) を使用して、これらの要件を満たします。この設計では、A から B、または B から A へのデータ フローの方向を制御するための方向制御信号は必要ありません。結果として実装することで、低速のオープンドレイン動作と高速のプッシュプル動作の両方をサポートできます。




図 7-1. TXS0108E セルのアーキテクチャ

A ポートから B ポートにデータを送信しているとき、立ち上がりエッジ中にワンショット回路 (OS3) が PMOS トランジスタ (P2) を短時間オンにし、Low から High への遷移時間を短縮します。同様に A から B にデータを送信しているとき、立ち下がりエッジ中にワンショット回路 (OS4) が N チャネル MOSFET トランジスタ (N2) を短時間オンにし、High から Low への遷移を高速化します。B ポートのエッジレート アクセラレータは、ワンショット回路 OS3 と OS4 で構成されます。トランジスタ P2 と N2 は、A ポートで対応する遷移が検出されると、B ポートを急速に High または Low に強制します。

B ポートから A ポートにデータを送信しているとき、立ち上がりエッジ中にワンショット回路 (OS1) が PMOS トランジスタ (P1) を短時間オンにし、Low から High への遷移時間を短縮します。同様に B から A にデータを送信しているとき、立ち下がりエッジ中にワンショット回路 (OS2) が NMOS トランジスタ (N1) を短時間オンにし、High から Low への遷移を高速化します。A ポートのエッジレート アクセラレータは、ワンショット OS1 および OS2、トランジスタ P1 および N1 コンポーネントで構成されます。これらのコンポーネントがエッジレート アクセラレータを形成し、B ポートで対応する遷移が検出されると、A ポートを急速に High または Low に強制します。

### 7.3.2 入カドライバの要件

連続 DC 電流シンク能力は、TXS0108E の I/O ピンと接続する外部システム レベルのオープンドレイン (またはプッシュプル) ドライバによって決定されます。これらの双方向 I/O 回路は帯域幅が広いことから、入力から出力、出力から入力への高速な変化を容易にするために使用され、内部プルアップ抵抗で決定される数百  $\mu\text{A}$  の DC 電流をソースする能力があります。

信号の立ち下がり時間 ( $t_{fA}$ ,  $t_{fB}$ ) は、TXS0108E のデータ I/O を駆動する外部デバイスのエッジレートと出力インピーダンス、およびデータラインの容量性負荷に依存します。

同様に、 $t_{PHL}$  と最大データレートも外部ドライバの出力インピーダンスに依存します。データシートに記載されている  $t_{fA}$ 、 $t_{fB}$ 、 $t_{PHL}$ 、最大データレートの値は、外部ドライバの出力インピーダンスが  $50\Omega$  未満であると想定しています。

### 7.3.3 出力負荷に関する検討事項

テキサス・インスツルメンツでは、過度の容量性負荷を防止し、適切なワンショットトリガを実行するため、PCB 配線長を短くして慎重に PCB レイアウトを行うことをお勧めします。PCB 信号の配線長は、反射の往復遅延がワンショット持続時間よりも短くなるように、十分に短くする必要があります。これにより、すべての反射でドライバのインピーダンスを低くし、シグナル インテグリティを向上させます。これらのワンショット回路は、約  $30\text{ns}$  にわたってオンを維持するように設計されています。駆動可能な集中負荷の最大容量も、ワンショット持続時間に直接依存します。非常に大きな容量性負荷では、信号が正のレールまで完全に駆動される前にワンショットがタイムアウトする可能性があります。ワンショット持続時間は、動的  $I_{CC}$ 、負荷駆動能力、最大ビットレートに関する検討事項間のトレードオフを最適化するように設定されています。PCB の配線長とコネクタの両方が、TXS0108E 出力の容量に寄与します。そのため、テキサス・インスツルメンツでは、ワンショットの再トリガ、バスの競合、出力信号の発振、その他のシステム レベルの悪影響を回避するため、この集中負荷容量を考慮することをお勧めします。

### 7.3.4 イネーブルおよびディセーブル

TXS0108E には OE 入力があります。OE を Low に設定すると、デバイスがディセーブルされ、すべての I/O が高インピーダンス状態になります。ディセーブル時間 ( $t_{dis}$ ) は、OE が Low になってから出力が実際にディセーブル (高インピーダンス) になるまでの遅延を示します。イネーブル時間 ( $t_{en}$ ) は、OE が High になった後、ワンショット回路が動作するまでに許容する必要がある時間を示します。

### 7.3.5 I/O ラインのプルアップ抵抗またはプルダウン抵抗

TXS0108E にはスマートプルアップ抵抗が搭載されています。この抵抗の値は、I/O ラインを通過するのが Low と High のどちらであるかに基づいて動的に変化します。各 A ポート I/O には  $V_{CCA}$  へのプルアップ抵抗 ( $R_{PUA}$ ) があり、各 B ポート I/O には  $V_{CCB}$  へのプルアップ抵抗 ( $R_{PUB}$ ) があります。出力を Low に駆動すると、 $R_{PUA}$  と  $R_{PUB}$  の値は  $40\text{k}\Omega$  になります。出力を High に駆動すると、 $R_{PUA}$  と  $R_{PUB}$  の値は  $4\text{k}\Omega$  になります。OE = Low のときは、 $R_{PUA}$  と  $R_{PUB}$  はディセーブルになります。この機能により、(I/O が Low を渡すときに) 静的消費電力が低くなり、同じサイズのパスゲートトランジスタでより低い  $V_{OL}$  値をサポートし、同時スイッチング性能を向上できます。

## 7.4 デバイスの機能モード

TXS0108E デバイスには、イネーブルとディセーブルの 2 つの機能モードがあります。デバイスをディセーブルするには、OE ピンを Low に設定します。これにより、すべての I/O が高インピーダンス状態になります。OE ピンを High に設定すると、デバイスがイネーブルになります。

## 8 アプリケーションと実装

### 注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 8.1 アプリケーション情報

TXS0108E は、デバイスのインターフェイス用レベル変換アプリケーションや相互に異なるインターフェイス電圧で動作するシステム間で使用することができます。オープンドレインドライバがデータ I/O に接続されているアプリケーションで使用するのに優れた選択肢です。このデバイスは、プッシュプルドライバがデータ I/O に接続されているアプリケーションにも適していますが、このようなプッシュプル アプリケーションには **4 ビット双方向電圧レベルトランスレータ** の TXB0104 デバイスがより適している場合があります。このデバイスは、セミバッファ付き自動方向検出電圧トランスレータの設計で、システムを低速のオープンドレイン モードで開始してから、高速のプッシュプル モードに切り替える必要のある変換アプリケーション (MMC カード インターフェイスなど) 用に最適化されています。

### 8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーション回路

#### 8.2.1 設計要件

この設計例では、表 8-1 に記載されているパラメータを使用します。  $V_{CCA} \leq V_{CCB}$  であることを確認します。

表 8-1. 設計パラメータ

設計パラメータ	数値の例
入力電圧範囲	1.4V ~ 3.6V
出力電圧範囲	1.65V ~ 5.5V

#### 8.2.2 詳細な設計手順

設計プロセスを開始するには、以下を決定する必要があります。

- 入力電圧範囲
  - TXS0108E デバイスを駆動している電源電圧を使用して、入力電圧範囲を決定します。有効なロジック High の場合、値は入力ポートの  $V_{IH}$  を超えている必要があります。有効なロジック Low の場合、値は入力ポートの  $V_{IL}$  未満である必要があります。
- 出力電圧範囲
  - TXS0108E デバイスを駆動している電源電圧を使用して、出力電圧範囲を決定します。
  - この TXS0108E デバイスは、スマートプルアップ抵抗を内蔵しています。信号トレースの総 RC を削減するため、必要に応じて外付けプルアップ抵抗を追加することもできます。
- 外付けプルダウン抵抗により、出力  $V_{OH}$  と  $V_{OL}$  が低下します。外付けプルダウン抵抗を追加した場合の  $V_{OH}$  を計算するには、式 1 を使用します。

$$V_{OH} = V_{CCX} \times R_{PD} / (R_{PD} + 4k\Omega) \quad (1)$$

### 8.2.3 アプリケーション曲線




図 8-2. 2.5MHz 信号のレベル変換

## 8.3 電源に関する推奨事項

動作中は、常に  $V_{CCA} \leq V_{CCB}$  となるようにしてください。電源投入時の各電源のシーケンスによってデバイスが損傷することはないため、どの電源でも先にランプアップできます。出力イネーブル (OE) 入力回路は、 $V_{CCA}$  から電力が供給されるように設計されており、OE 入力が高レベルのときはすべての出力が高インピーダンス状態になります。電源オンまたは電源オフ時に出力を高インピーダンス状態にするには、OE 入力ピンをプルダウン抵抗経由で GND に接続し、 $V_{CCA}$  と  $V_{CCB}$  が完全に立ち上がり安定するまで OE 入力をイネーブルにしないでください。ドライバの電流ソース能力によって、グラウンドに接続するプルダウン抵抗の最小値が決まります。

## 8.4 レイアウト

### 8.4.1 レイアウトのガイドライン

デバイスの信頼性を確保するため、一般的なプリント基板レイアウトのガイドラインに従うことを推奨します。

- 電源にはバイパスコンデンサを使用する必要があります。コンデンサを  $V_{CCA}$ 、 $V_{CCB}$ 、GND ピンのできるだけ近くに配置します。
- 過度の負荷を避けるため、配線長を短くする必要があります。
- PCB 信号の配線長は、反射の往復遅延がワンショット持続時間 (約 30ns) 未満になるように十分に短くし、反射がソースドライバからの低インピーダンスに遭遇するようにします。

### 8.4.2 レイアウト例




図 8-3. レイアウト例

## 9 デバイスおよびドキュメントのサポート

### 9.1 ドキュメントのサポート

#### 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[TXS デバイスを使用した電圧レベル変換のガイド](#)』
- テキサス・インスツルメンツ、『[TXS 自動双方向デバイスの電圧に影響する要因](#)』
- テキサス・インスツルメンツ、『[プルアップおよびプルダウン抵抗が TXS デバイスに及ぼす影響](#)』

### 9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

### 9.3 サポート・リソース

[テキサス・インスツルメンツ E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

## 10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision K (April 2024) to Revision L (November 2024)	Page
• DGS パッケージを追加.....	1
• 熱に関する情報を更新.....	6
• 「タイミング要件」のパルス幅とオープンドレインを更新.....	8

Changes from Revision J (December 2023) to Revision K (April 2024)	Page
• スイッチング特性の EN/DIS 時間を更新 .....	9

---

**Changes from Revision I (July 2023) to Revision J (December 2023)** **Page**

- 「タイミング パラメータ」と「スイッチング特性」を更新 ..... **9**
- 

**Changes from Revision H (May 2020) to Revision I (July 2023)** **Page**

- ドキュメント全体にわたって表、図、相互参照の採番方法を更新..... **1**
- 

**Changes from Revision G (April 2020) to Revision H (May 2020)** **Page**

- 「絶対最大定格」表で、 $V_{CCB}$  の最大値を 5.5V から 6.5V に変更 ..... **5**
- 

**Changes from Revision F (January 2019) to Revision G (April 2020)** **Page**

- NME パッケージ (NFBGA) を追加..... **1**
  - 「推奨動作条件」表で  $V_{CCA}$  の最小値を 1.2V から変更 ..... **6**
- 

## 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは、予告なしに、またドキュメントの改訂なしに変更される場合があります。本データシートのブラウザ版を使用している場合は、画面左側のナビゲーションをご覧ください。



## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024, Texas Instruments Incorporated

**PACKAGING INFORMATION**

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
TXS0108EDGSR	ACTIVE	VSSOP	DGS	20	5000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	XS0108	Samples
TXS0108ENMER	ACTIVE	NFBGA	NME	20	2500	RoHS & Green	SNAGCU	Level-2-260C-1 YEAR	-40 to 85	2APW	Samples
TXS0108EPWR	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YF08E	Samples
TXS0108EPWRG4	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YF08E	Samples
TXS0108ERGYR	ACTIVE	VQFN	RGY	20	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	YF08E	Samples
TXS0108ERKSR	ACTIVE	VQFN	RKS	20	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TXS0108	Samples

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSELETE:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF TXS0108E :**

- Automotive : [TXS0108E-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TXS0108EDGSR	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
TXS0108ENMER	NFBGA	NME	20	2500	330.0	12.4	2.85	3.4	1.34	4.0	12.0	Q2
TXS0108EPWR	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
TXS0108ERGYR	VQFN	RGY	20	3000	330.0	12.4	3.8	4.8	1.6	8.0	12.0	Q1
TXS0108ERKSR	VQFN	RKS	20	3000	180.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TXS0108EDGSR	VSSOP	DGS	20	5000	353.0	353.0	32.0
TXS0108ENMER	NFBGA	NME	20	2500	336.6	336.6	31.8
TXS0108EPWR	TSSOP	PW	20	2000	356.0	356.0	35.0
TXS0108ERGYR	VQFN	RGY	20	3000	356.0	356.0	35.0
TXS0108ERKSR	VQFN	RKS	20	3000	210.0	185.0	35.0

# PW0020A



# PACKAGE OUTLINE

## TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220206/A 02/2017

**NOTES:**

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220206/A 02/2017

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220206/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.




# DGS0020A



# PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226367/A 10/2020

**NOTES:**

PowerPAD is a trademark of Texas Instruments.



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

# EXAMPLE BOARD LAYOUT

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226367/A 10/2020

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 ([www.ti.com/lit/slma002](http://www.ti.com/lit/slma002)) and SLMA004 ([www.ti.com/lit/slma004](http://www.ti.com/lit/slma004)).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

## GENERIC PACKAGE VIEW


**RKS 20**

**VQFN - 1 mm max height**


2.5 x 4.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4226872/A



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

# EXAMPLE BOARD LAYOUT


RKS0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE  
SCALE:20X



SOLDER MASK DETAILS

4222490/B 02/2021

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
5. Vias are optional depending on application, refer to device data sheet. If some or all are implemented, recommended via locations are shown.

# EXAMPLE STENCIL DESIGN

RKS0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



**SOLDER PASTE EXAMPLE**  
 BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD  
 83% PRINTED SOLDER COVERAGE BY AREA  
 SCALE:25X

4222490/B 02/2021

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

## GENERIC PACKAGE VIEW

**RGY 20**

**VQFN - 1 mm max height**

3.5 x 4.5, 0.5 mm pitch


PLASTIC QUAD FGLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4225264/A





4225320/A 09/2019

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

# EXAMPLE BOARD LAYOUT

RGY0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



**LAND PATTERN EXAMPLE**  
EXPOSED METAL SHOWN  
SCALE:18X



**SOLDER MASK DETAILS**

4225320/A 09/2019

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

RGY0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




**SOLDER PASTE EXAMPLE**  
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 21  
78% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE  
SCALE:20X

4225320/A 09/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.




# NME0020A

# PACKAGE OUTLINE

## NFBGA - 1 mm max height

PLASTIC BALL GRID ARRAY



4224888/C 05/2023

### NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

# EXAMPLE BOARD LAYOUT


NME0020A

NFBGA - 1 mm max height

PLASTIC BALL GRID ARRAY



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:25X



SOLDER MASK DETAILS  
NOT TO SCALE

4224888/C 05/2023

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For information, see Texas Instruments literature number SPRAA99 ([www.ti.com/lit/spraa99](http://www.ti.com/lit/spraa99)).

# EXAMPLE STENCIL DESIGN

NME0020A

NFBGA - 1 mm max height

PLASTIC BALL GRID ARRAY



SOLDER PASTE EXAMPLE  
BASED ON 0.1 mm THICK STENCIL  
SCALE: 25X

4224888/C 05/2023

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024, Texas Instruments Incorporated