

XTR11x 4~20mA 電流ループトランスマッタ

1 特長

- 低い静止電流: $200\mu\text{A}$
 - 外部回路用の 5V レギュレータ
 - センサ起動用の V_{REF} :
 - XTR115: 2.5V
 - XTR116: 4.096V
 - 低いスパン誤差: 0.05%
 - 低い非直線性誤差: 0.003%
 - 広いループ電源電圧範囲: $7.5\text{V} \sim 36\text{V}$
 - SOIC-8 パッケージ

2 アプリケーション

- フィールドトランスマッタとセンサ
 - 流量トランスマッタ
 - 温度トランスマッタ
 - PLC、DCS、PAC
 - 2線式、4～20mA 電流ループトランスマッタ
 - 電圧電流アンプ
 - HART モデムと互換

3 説明

XTR115 および XTR116 (XTR11x) は、業界標準の電流ループを介してアナログ 4mA ~ 20mA 信号を送信するように設計された高精度電流送出力コンバータです。これらのデバイスは、正確な電流スケーリングと出力電流制限機能を提供します。

オンチップ電圧レギュレータ (5V) を使用して、外部回路に電力を供給できます。高精度のオンチップ V_{REF} (XTR115 では 2.5V、XTR116 では 4.096V) を使用して、オフセットやトランシスデューサの起動を行うことができます。電流帰還ピン (I_{RET}) は、外部回路で使用される電流を検出し、出力電流を正確に制御します。

XTR11x は、4mA ~ 20mA の電流伝送を使用するスマートセンサの基本的なビルディング ブロックです。


XTR11x は、拡張産業用温度範囲の -40°C～+85°Cで動作が規定されています。

パッケージ情報

製品名	パッケージ ⁽¹⁾	パッケージサイズ ⁽²⁾
XTR115	D (SOIC、8)	4.90mm × 3.90mm
XTR116	D (SOIC、8)	4.90mm × 3.90mm

(1) 詳細については、セクション 13 を参照してください。

(2) 評価に基づいて、パッケージ寸法を参照してください。



代表的なアプリケーション

目次

1 特長	1	8 アプリケーションと実装	11
2 アプリケーション	1	8.1 使用上の注意	11
3 説明	1	9 電源に関する推奨事項	15
4 デバイスの比較	3	10 レイアウト	15
5 ピン構成および機能	4	10.1 レイアウトのガイドライン	15
6 仕様	5	11 デバイスおよびドキュメントのサポート	16
6.1 絶対最大定格	5	11.1 デバイス サポート	16
6.2 推奨動作条件	5	11.2 ドキュメントのサポート	16
6.3 熱に関する情報	5	11.3 ドキュメントの更新通知を受け取る方法	16
6.4 電気的特性	6	11.4 サポート・リソース	16
6.5 代表的特性	8	11.5 商標	16
7 詳細説明	9	11.6 静電気放電に関する注意事項	16
7.1 概要	9	11.7 用語集	16
7.2 機能ブロック図	9	12 改訂履歴	17
7.3 機能説明	10	13 メカニカル、パッケージ、および注文情報	17
7.4 デバイスの機能モード	10		

4 デバイスの比較

関連する 4 ~ 20mA デバイス

デバイス	説明 ⁽¹⁾
XTR115	5V レギュレータ出力および 2.5V リファレンス出力
XTR116	5V レギュレータ出力および 4.096V リファレンス出力
XTR117	5V レギュレータ出力

(1) 4 ~ 20mA ブリッジおよび RTO コンディショナーの包括的なオプションについては、www.ti.com の XTR 製品ファミリをご覧ください。

5 ピン構成および機能




図 5-1. D パッケージ、SOIC-8 (上面図)

表 5-1. ピンの機能

ピン		タイプ	説明
番号	名称		
1	V _{REF}	出力	リファレンス電圧出力 (XTR115 では 2.5V、XTR116 では 4.096V)
2	I _{IN}	入力	入力ピンの電流
3	I _{RET}	入力	V _{REG} および V _{REF} のローカル グランド リターン ピン
4	I _o	出力	4mA ~ 20mA への電流ループ出力を安定化します
5	E (エミッタ)	入力	外部トランジスタのエミッタ接続
6	B (ベース)	出力	外部トランジスタのベース接続
7	V ₊	電源	ループ電源
8	V _{REG}	出力	5V レギュレータ電圧出力

6 仕様

注

TI では、このデバイスの複数の製造フローを認定済みです。性能の違いは、チップの原産拠点 (CSO) によってラベル付けされています。システムの堅牢性を確保するために、すべてのフローを考慮した設計を強く推奨します。詳細情報については、[セクション 11.1](#) をご覧ください。

6.1 絶対最大定格

自由空気での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
V ₊	電源 (I _O ピンを基準とする)		40	V
	入力電圧 (I _{RET} ピンを基準とする)	0	V ₊	V
	出力電流制限	連続		
	V _{REG} 短絡	連続		
	V _{REF} 短絡	連続		
T _A	動作温度	-40	125	°C
T _{stg}	保存温度	-55	125	°C
	リード温度 (半田付け、10 秒)		300	°C
T _J	接合部温度		165	°C

- (1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

6.2 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V ₊	電源電圧	7.5	24	36	V
T _A	規定温度	-40		85	°C

6.3 热に関する情報

熱評価基準 ⁽¹⁾		XTR115/6	単位
		8 ピン	
		D (SOIC)	
R _{θJA}	接合部から周囲への熱抵抗	128.2	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	68.2	°C/W
R _{θJB}	接合部から基板への熱抵抗	75.7	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	15.5	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	74.9	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	該当なし	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体およびIC パッケージの熱評価基準』アプリケーション ノートを参照してください。
[SPRA953](#)

6.4 電気的特性

$T_A = 25^\circ\text{C}$ 、 $V+ = 24\text{V}$ 、 $R_{IN} = 20\text{k}\Omega$ および TIP29C 外部トランジスタ、すべてのチップ原産拠点 (CSO)、特に記述のない限り。

パラメータ		テスト条件		最小値	標準値	最大値	単位
出力							
I_O	出力電流の式			$I_O = I_{IN} * 100$			
	出力電流、リニア動作範囲			0.25		25	mA
I_{LIM}	オーバースケール制限				32		mA
I_{MIN}	アンダースケール制限	$I_{REG} = 0$ 、 $I_{REF} = 0$			0.2	0.25	mA
スパン							
S	スパン (電流ゲイン)				100		A/A
エラー (1)		$I_{OUT} = 250\text{ }\mu\text{A} \sim 25\text{ mA}$	U型		± 0.05	± 0.2	%
			UA バリエント		± 0.05	± 0.4	
			$T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$		± 3	± 20	ppm/ $^\circ\text{C}$
非直線性		$I_{OUT} = 250\text{ }\mu\text{A} \sim 25\text{ mA}$	U型		± 0.003	± 0.01	%
			UA バリエント		± 0.003	± 0.02	
入力							
V_{OS}	オフセット電圧 (オペアンプ)	$I_{IN} = 40\mu\text{A}$	U型		± 100	± 250	μV
			UA バリエント		± 100	± 500	
			$T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$	U型	± 0.7	± 3	$\mu\text{V}/^\circ\text{C}$
				UA バリエント	± 0.7	± 6	
		$V+ = 7.5\text{V} \sim 36\text{V}$			± 0.1	± 2	$\mu\text{V}/\text{V}$
I_B	バイアス電流	CSO: SHE				-35	nA
		CSO: TID				-60	
	バイアス電流と温度との関係	$T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$	CSO: SHE			150	$\text{pA}/^\circ\text{C}$
			CSO: TID			300	
e_n	ノイズ	$0.1\text{Hz} \sim 10\text{Hz}$				0.6	μVpp
動的応答							
	小信号帯域幅	$C_{LOOP} = 0$ 、 $R_L = 0$			380		kHz
	スルーレート	CSO: SHE			3.2		$\text{mA}/\mu\text{s}$
		CSO: TID			5		
電圧リファレンス (V_{REF})							
V_{REF}	リファレンス電圧 (2)	XTR115			2.5		V
		XTR116			4.096		
電圧精度	$I_{REF} = 0$	CSO: SHE	U型		± 0.05	± 0.25	%
			UA バリエント		± 0.05	± 0.5	
		CSO: TID	U型		± 0.1	± 0.25	
			UA バリエント		± 0.1	± 0.5	
電圧精度と温度との関係	$T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$	U型			± 20	± 35	$\text{ppm}/^\circ\text{C}$
		UA バリエント			± 20	± 75	
電圧精度	$V+ = 7.5\text{V} \sim 36\text{V}$				± 1	± 10	ppm/V
電圧精度と負荷との関係	$I_{REF} = 0\text{mA} \sim 2.5\text{mA}$	CSO: SHE			± 100		ppm/mA
		CSO: TID			± 200		
ノイズ	$0.1\text{Hz} \sim 10\text{Hz}$				10		μVpp
短絡電流					16		mA
電圧レギュレータ (V_{REG})							
V_{REG}	レギュレータ電圧 (2)				5		V
電圧精度	$I_{REG} = 0$	CSO: SHE			± 0.05	± 0.1	V
		CSO: TID			± 0.003	± 0.02	
電圧精度と温度との関係	$T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$				± 0.1		$\text{mV}/^\circ\text{C}$

$T_A = 25^\circ\text{C}$, $V+ = 24\text{V}$, $R_{IN} = 20\text{k}\Omega$ および TIP29C 外部トランジスタ、すべてのチップ原産拠点 (CSO)、特に記述のない限り。

パラメータ	テスト条件		最小値	標準値	最大値	単位
電圧精度と電源電圧との関係、 $V+$	$V+ = 7.5\text{V} \sim 36\text{V}$	CSO: SHE	1			mV/V
		CSO: TID		0.5		mV/V
電圧精度と出力電流との関係				セクション 6.5 を参照		
短絡電流				12		mA
電源						
I_Q	静止時電流	$I_O = 0$	CSO: SHE	200	250	μA
				$T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$	240	
			CSO: TID		165	
				$T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$	190	

- (1) 初期誤差または R_{IN} の TCR は含まれていません。
- (2) I_{RET} ピンに関して測定された電圧。

6.5 代表的特性

$T_A = 25^\circ\text{C}$ 、 $V+ = 24\text{V}$ 、 $R_{IN} = 20\text{k}\Omega$ 、TIP29C 外部トランジスタ、すべてのチップ原産拠点 (CSO) (特に記述のない限り)




図 6-1. 電流ゲインと周波数との関係




図 6-2. 静止電流と温度との関係




図 6-3. 静止電流と温度との関係





図 6-4. 基準電圧と温度との関係



外部トランジスタ付き

図 6-5. オーバースケール電流と温度との関係




図 6-6. V_{REG} 電圧と I_{REG} 電流との関係

7 詳細説明

7.1 概要

XTR115 および XTR116 は、業界標準の電流ループを介してアナログ 4mA ~ 20mA 信号を送信するように設計された高精度電流出力コンバータです。レギュレータとリファレンス電圧は、図 7-1 に示すブリッジなどのセンサに電力を供給します。センサ出力は電流信号 I_{IN} として増幅され、ループ経由で送信され、レシーバによって読み取られます。





図 7-1. 代表的な回路図


7.2 機能プロック図



7.3 機能説明

7.3.1 逆電圧保護

XTR11x のコンプライアンス電圧定格が低い (7.5V) ため、動作範囲を損なうことなく、さまざまな電圧保護方式を使用できます。図 7-2 に、電圧接続ラインが逆になってしまっても通常動作が可能なダイオード ブリッジ回路を示します。このブリッジは、ループ電源電圧で 2 つのダイオードの電圧降下 (約 1.4V) を発生させます。この損失により、コンプライアンス電圧は、ほとんどのアプリケーションに十分な約 9V になります。ループ電源電圧と V+ ピンと直列にダイオードを挿入することで、ループ電源電圧の損失がわずか 0.7V で逆出力接続ラインから保護できます。



(1) ツェナー ダイオード 36V: 1N4753A または Motorola P6KE39A。保護を強化するには、ループ電源電圧が 30V 未満の低電圧ツェナー ダイオードを使用します。セクション 7.3.2 を参照してください。

図 7-2. 逆電圧動作と過電圧サージ保護

7.3.2 過電圧サージ保護

電流トランジスタへのリモート接続が電圧サージにさらされる場合があります。ベスト プラクティスは、XTR11x に印加される最大サージ電圧を、現実的に可能な限り低く制限することです。各種ツェナー ダイオードとサージ クランプ ダイオードが、この目的のために特別に設計されています。最適な保護を実現するため、可能な限り低い電圧定格のクランプ ダイオードを選択してください。たとえば、36V の保護ダイオードは、通常のループ電圧で適切なトランジスタ動作を実現しながら、電圧サージに対して適切なレベルの保護も実現します。いくつかの製造ロットの特性テストでは、最大 65V のループ電源電圧で損傷は見られませんでした。

ほとんどのサージ保護ツェナー ダイオードは、順方向において過剰な電流を導通するダイオード特性を持つため、ループ接続が逆になった場合は受信側回路に損傷を与える可能性があります。サージ保護ダイオードを使用する場合は、直列ダイオードまたはダイオード ブリッジも使用して、逆接続から保護してください。

7.4 デバイスの機能モード

このデバイスには、推奨動作条件内で動作した場合に適用される 1 つの動作モードがあります。

8 アプリケーションと実装


注

以下のアプリケーションのセクションにある情報は、TI の製品仕様に含まれるものではなく、TI はその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 使用上の注意

XTR115 と XTR116 は、リファレンス電圧出力のピン 1 以外は同一のデバイスです。この電圧は外部回路に使用でき、内部では使用されません。両方のデバイスに適用される詳細な説明は、XTR11x を参照してください。

図 8-1 に、代表的な簡略入力回路を使用した基本的な回路接続を示します。XTR11x は、2 線式電流トランジスタです。デバイスの入力信号 (ピン 2) は出力電流を制御します。この電流の一部は V+ 電源のピン 7 に流れます。残りの電流は Q₁ に流れます。XTR11x に接続された外部入力回路は、V_{REG} または V_{REF} から電力を供給できます。これらの端子から引き込まれた電流は、I_{RET} のピン 3 に戻す必要があります。この I_{RET} ピンは、XTR11x を駆動する入力回路用の「ローカル グラウンド」です。



- (1) 図 8-4 も参照してください。
(2) セクション 8.1.1 を参照してください。

図 8-1. 基本的な回路接続

XTR11x は、ゲインが 100 の電流入力デバイスです。ピン 2 に電流が流れると $I_O = 100 \cdot I_{IN}$ が発生します。 I_{IN} ピンの入力電圧はゼロです (I_{RET} ピンを基準とします)。図に示すように、外部入力抵抗によって電圧入力が生成されます。一般的なフルスケール入力電圧範囲は、1V 以上です。A1 のオフセット電圧とドリフトの影響を最小限に抑えるため、0.5V を超えるフルスケール入力を推奨します。

8.1.1 外部トランジスタ

外部トランジスタ Q_1 は、フルスケール出力電流の大部分を導通します。このトランジスタの消費電力は、高いループ電圧 (40V) と出力電流 20mA で、0.8W に近づくことができます。XTR11x は、オンチップの熱に起因する誤差を回避するために外部トランジスタを使用するように設計されています。 Q_1 によって発生する熱は依然として周囲温度の変化を引き起こし、XTR11x に影響を及ぼす可能性があります。これらの影響を最小限に抑えるため、 Q_1 を XTR11x などの敏感なアナログ回路から離して配置します。熱がトランジスタハウジングの外側に伝導され、XTR11x から離れるように Q_1 を取り付けます。

XTR11x は、十分な電圧、電流、電力定格を備えたほぼすべての NPN トランジスタを使用できるように設計されています。ケースのスタイルと熱実装に関する検討事項は、多くの場合、特定のアプリケーションの選択に影響を与えます。図 8-1 に、いくつかの選択肢を示します。MOSFET トランジスタは XTR11x の精度を向上させないため、推奨しません。XTR11x は外部トランジスタを追加しなくても使用できますが、自己発熱の懸念があるため、ループ電圧および電流が高い場合には、この構成は常に実用的ではありません。

8.1.2 最小スケール電流

XTR11x の静止電流 (標準値 200 μ A) は、デバイスの出力電流の下限です。入力電流がゼロの場合 ($I_{IN} = 0A$)、静止電流と等しい I_O が生成されます。出力電流は、 $I_{IN} > I_Q/100$ になるまで増加し始めません。 V_{REF} または V_{REG} から引き込まれた電流が、この最小出力電流に加算されます。これは、出力電流を 4mA 未満に抑えながら、外部回路に 3.7mA 以上を供給できることを意味します。

8.1.3 入力のオフセット

40 μ A の入力電流を生成することにより、4mA の低スケールが生成されます。この低スケールのオフセットは、 V_{REF} からの適切な値の抵抗を使用して作成するか (図 8-2 に示すように)、入力駆動回路でオフセットを生成することで作成できます。




図 8-2. 低スケール オフセットの作成

8.1.4 最大出力電流

XTR11x は、25mA までの高精度リニア出力を提供します。内部回路は、出力電流を約 32mA に制限して、トランジスタおよびループ電力または測定回路を保護します。

電流制限値を変更するには、ピン 3 からピン 5 に外付け抵抗を接続して XTR11x の出力電流範囲を拡張できます。

注意

すべての出力電流は内部抵抗を流れる必要があるため、過剰な電流によって損傷が発生する可能性があります。出力電流が 45mA を超えると、永続的な損傷が発生する可能性があります。




図 8-3. デジタル制御方式

8.1.5 無線周波数干渉

電流ループの配線が長いと、無線周波数干渉 (RF) を招きます。RF は、XTR11x の入力回路またはその前の回路によって整流されます。この RF は一般に、ループ電源や入力配線の位置によって変化する不安定な出力電流として現れます。干渉は入力ピンでも発生する可能性があります。センサへの接続が短い内蔵トランジスタアセンブリの場合、干渉は電流ループ接続によって発生する可能性が高くなります。


8.1.6 回路の安定性

すべての XTR11x 設計について、4 ~ 20mA 制御ループの安定性を評価する必要があります。ほとんどのアプリケーションでは、V+ と I_O の間に $10nF$ のデカッピングコンデンサを接続することを推奨します。この容量は安定性の観点から負荷抵抗 R_{LOAD} と並列に現れるため、コンデンサと抵抗はシステムの帯域幅を制限する可能性のあるフィルタコーナーを形成します。したがって、HART アプリケーションでは、代わりに $2nF$ ~ $3nF$ のバイパスキャパシタンスを使用します。

EMI および EMC が懸念されるアプリケーションでは、ESR が十分に低いバイパスコンデンサを使用して、 V_{LOOP} 電源からのリップル電圧をデカッピングします。そうしないと、リップル電圧が $4mA$ ~ $20mA$ の電流源に結合し、電流から電圧への変換後に R_{LOAD} の両端でノイズとして現れます。

また、容量性負荷を駆動するときは V_{REF} リファレンスバッファに安定性に関する懸念事項が適用されます。図 8-4 は、 $10pF$ ~ $0.5\mu F$ の C_{HF} と $2.2\mu F$ ~ $22\mu F$ の C_{LF} の 2 つのフィルタリングコンデンサが必要であることを示しています。アプリケーションの要件に応じて、直列絶縁抵抗 R_{ISO} またはスナバ R_{COMP} のいずれかを使用します。

If capacitive loading must be placed on the V_{REF} pin, use one of the following compensation schemes to maintain stable operation.
Values of capacitance must remain within the given ranges.



(1) 必要な補償部品。

図 8-4. V_{REF} に容量性負荷が印加された状態の安定した動作

9 電源に関する推奨事項

XTR11x は、7.5V ~ 36V の電源電圧範囲、規定の温度 $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ で動作します。

注意

電源電圧が 40V を超えると、デバイスに恒久的な損傷を与える可能性があります。[セクション 6.1](#) を参照してください。

10 レイアウト

10.1 レイアウトのガイドライン

電源ピンとグランドとの間に、低 ESR の $0.1\mu\text{F}$ セラミック バイパス コンデンサを接続し、可能な限りデバイスの近くに配置します。ループ電源に電気的にノイズが多い場合は、デカップリング コンデンサと、V+ と直列に接続した小型抵抗またはダンピング インダクタを用いてフィルタリングを行ってください。

11 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

11.1 デバイス サポート

11.1.1 デバイスの命名規則

表 11-1. デバイスの命名規則

部品番号	定義
XTR115U/2K5	
XTR115UA/2K5	ダイは CSO:SHE または CSO:TID.
XTR116U/2K5	
XTR116UA/2K5	
XTR115U	
XTR116U	ダイは CSO:SHE でのみ製造されています。
XTR116UA	

11.2 ドキュメントのサポート

11.2.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『スペシャル ファンクション アンプ: TI プレシジョン ラボ 電流ループ トランスマッタの概要ビデオ』
- テキサス・インスツルメンツ、『TIPD190 2 線式、4 ~ 20mA トランスマッタ、EMC/EMI テスト済み、XTR116 搭載リファレンス デザイン』

11.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

11.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

11.5 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

11.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

11.7 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

12 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision B (March 2022) to Revision C (January 2026)	Page
ドキュメント全体にわたって採番方法を更新.....	1
標準パッケージ情報を追加し、比較表を「デバイス比較」セクションに移動.....	1
デバイス フロー情報の説明を「仕様」に追加.....	5
「電気的特性」の標準的なテスト条件に、すべてのチップの原産拠点 (CSO) を追加.....	5
「電気的特性」の表に、バイアス電流およびバイアス電流と温度との関係について、製造プロセスの仕様を追加.....	6
「電気的特性」の表に、スルーレートに関する製造プロセス仕様を追加.....	6
「電気的特性」の表に、 V_{REF} 電圧精度および電圧精度と負荷との関係に関する製造プロセス仕様を追加.....	6
「電気的特性」の表に、 V_{REG} 電圧精度に関する製造プロセス仕様を追加.....	6
「電気的特性」の表に、 V_{REG} 電圧精度と電源との関係に関する製造プロセス仕様を追加.....	6
「電気的特性」の表に、静止電流に関する製造プロセス仕様を追加.....	6
「代表的特性」の標準的なテスト条件にすべてのチップの原産拠点 (CSO) を追加.....	8
「代表的特性」の絶対最大定格温度に合わせて、静止電流と温度との関係、リファレンス電圧と温度との関係、オーバースケール電流と温度との関係、および V_{REG} 電圧と V_{REF} 電流との関係を更新.....	8
「代表的特性」セクションに、静止電流と温度との関係に関する製造プロセス曲線を追加.....	8
デバイスの機能モードセクションを追加.....	10
「電源に関する推奨事項」および「レイアウト」セクションを追加.....	15
「デバイス サポート」に型番製造プロセス情報の表を追加.....	16

Changes from Revision A (November 2003) to Revision B (March 2022)	Page
ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
「ピンの機能」、「ESD 定格」、「熱に関する情報」、「推奨動作条件」、「電気的特性」の各表、および「詳細説明」、「概要」、「機能ブロック図」、「機能説明」、「アプリケーションと実装」、「デバイスおよびドキュメントのサポート」、「メカニカル、パッケージ、および注文情報」セクションを追加.....	1
「ピンの機能」の表を追加.....	4
「動作温度」の絶対最小値を「-55°C」から「-40°C」に変更し、温度仕様を「絶対最大定格」表に移動.....	5
「電気的特性」における「スパン誤差」仕様のテスト条件を「 $I_{IN} = 250\mu A \sim 25mA$ 」から「 $I_{OUT} = 250\mu A \sim 25mA$ 」に変更.....	6
「電気的特性」の V_{REF} 「電圧精度と負荷との関係」の標準仕様を $\pm 100ppm/mA$ から $\pm 200ppm/mA$ に変更.....	6
「基本的な回路接続」のアプリケーション図を変更.....	11
トランジスタの消費電力と熱に関する懸念事項についての追加ガイダンスを組み込むために、「外部トランジスタ」のアプリケーション情報セクションを変更.....	12
「回路の安定性」アプリケーション情報セクションを追加.....	14

13 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
XTR115U	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 85	XTR 115U
XTR115U/2K5	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI Nipdau	Level-3-260C-168 HR	-40 to 85	XTR 115U
XTR115U/2K5.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-3-260C-168 HR	-40 to 85	XTR 115U
XTR115UA/2K5	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 85	XTR 115U A
XTR115UA/2K5.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 85	XTR 115U A
XTR116U	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 85	XTR 116U
XTR116U/2K5	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI Nipdau	Level-3-260C-168 HR	-40 to 85	XTR 116U
XTR116U/2K5.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-3-260C-168 HR	-40 to 85	XTR 116U
XTR116UA	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 85	XTR 116U A
XTR116UA/2K5	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 85	XTR 116U A
XTR116UA/2K5.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 85	XTR 116U A

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
XTR115U/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
XTR115UA/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
XTR116U/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
XTR116UA/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
XTR115U/2K5	SOIC	D	8	2500	353.0	353.0	32.0
XTR115UA/2K5	SOIC	D	8	2500	353.0	353.0	32.0
XTR116U/2K5	SOIC	D	8	2500	353.0	353.0	32.0
XTR116UA/2K5	SOIC	D	8	2500	353.0	353.0	32.0



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:


1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月