

# 車載用バッテリー直接接続 アプリケーションでの LDO を使用した設計の基本



## はじめに

車載環境における低ドロップアウト・リニア・レギュレータ (LDO) は、特に DC/DC コンバータと比較して優れた電圧リップル抑制および電磁両立性 (EMC) 性能を発揮するデバイスです。

LDO にはシステム・バッテリーや前段の電力レギュレータから給電できますが、バッテリー直接接続 LDO の要件はさらに厳密で、ISO (International Organization for Standardization: 国際標準化機構) 7637 規格に合格し、かつ負荷ダンプ条件に耐えられなければなりません。動作時の LDO は、オンボード・システムではプリント基板 (PCB) 配線、オフボード・システムではケーブルを介して、対象とする負荷に電力を供給します。オフボード・システムの場合、LDO はさまざまな種類のケーブル障害の可能性から LDO 自体を保護しなければなりません。

このドキュメントでは、車載アプリケーションに関連する各種 LDO 仕様について、バッテリー直接接続とオフボード負荷システムの駆動に重点を置いて説明します。

## リニア電圧レギュレータ


LDO は電子設計の分野において重要な役割を担っており、自動車のような過酷な環境で動作するシステムには欠かすことのできないデバイスです。現在の自動車設計では、通常は 12V バッテリーからシステムに電力を供給しています。



システムの動作には安定した低電圧の電源が必要ですが、常に変化する負荷状況やその他の環境要因により、12V 電源の電圧値には変動が生じます。そのような変動の激しい高電圧電源を安定した低電圧出力に変換するのが、車載用バッテリー直接接続 LDO です。

構造にもよりますが、ほとんどの LDO の出力は 3.3V または 5V に設定されているか、あるいは設定可能となっています。

DC/DC コンバータと比較すると、リニア電圧レギュレータは扱いやすく、1 個の出力コンデンサでデバイスの安定性を保証できます。一方で、リニア電圧レギュレータのトポロジではスイッチング・ノイズが発生しないため、EMC テストに合格することも難しくありません。このようなことから、LDO は車載アプリケーションにおいて最も一般的な電源となっています。






図1：LDOの内部トポロジ。

### 内部トポロジ

LDOは負帰還型の制御システムであり、信号サンプリング回路、信号処理回路、電力制御回路で構成されています。抵抗分圧回路により出力電圧がサンプリングされ、高精度の内部基準電圧と比較されます。これら2つの信号の差異が、目標値からの出力電圧のシフトを表しています。システムでは、この差異を利用してパス素子（通常は低 $R_{DS(on)}$ の電界効果トランジスタ（FET）を制御することにより、出力値を調節します。

LDOの実装には、システムの安定性を確保するために補償回路が必要です（図1）。

### 可変出力電圧

帰還（FB）ピンが存在する場合、リニア電圧レギュレータの出力電圧は、外付けの抵抗分圧回路を使って調整できます（図2）。次の式1では、出力電圧を計算しています。

$$V_{(OUT)} = \frac{V_{(FB)} \times (R1 + R2)}{R2} \quad (1)$$

ここで、 $V_{(FB)}$ は内部基準電圧、 $R1$ はOUTとFBの間に接続された抵抗、 $R2$ はFBとGNDの間に接続された抵抗を表しています。

ここでは、例としてTPS7B6701-Q1向けに選択した外付け抵抗を使用します。このデバイスの内部基準電圧は1.233Vです。出力電圧を5Vに設定するため、まずは式2を基にして帰還抵抗分圧比を計算します。

$$V_{(OUT)} = \frac{V_{(FB)} \times (R1 + R2)}{R2} \rightarrow 5V = \frac{1.233 \times (R1 + R2)}{R2} \rightarrow \frac{R1}{R2} = 3.055 \quad (2)$$




図2：LDOの可変出力アプリケーション回路。

静止電流と妨害に対する耐性が釣り合うようにするため、抵抗値を10～100kΩとして検討します。このような場合は、 $R1 = 55k\Omega$ および $R2 = 18k\Omega$ という2個の抵抗を選択することで、5Vの出力電圧が得られます。図3を参照してください。




図3：代表的なアプリケーション図における高電圧、超低電圧レギュレータ。

### 車載用バッテリーの電圧特性

最近の自動車には12Vバッテリーが使用されていますが、一方でトラックや大型車には24Vバッテリーが使用されています。実際のアプリケーションでは、エンジンによって駆動されるオルタネータがバッテリーを充電します。エンジンが動作している状態でケーブルの腐食、接続不良、または意図的な切断によりバッテリーの接続が切れた場合は、負荷ダンピングが発生することがあります。ISO 7637-2規格のテスト・パルス5aに準拠した場合、バッテリーの最大過渡電圧は、12Vシステムでは99Vまで、24Vシステムでは198Vまでとなり、継続時間は数百ミリ秒程度です。詳細については、図4と表1を参照してください（ISO 7637-2:2004規格より）。




図4：ISO 7637-2 負荷ダンピング・テスト・パルスA0。

Parameters	12-V System		24-V System	
	MIN	MAX	MIN	MAX
$U_s$	65 V	87 V	123 V	174 V
$R_i$	0.5 $\Omega$	4 $\Omega$	1 $\Omega$	8 $\Omega$
$T_d$	40 mS	400 mS	100 mS	350 mS
$T_r$	5 ~ 10 mS			

表 1：ISO 7637-2 負荷ダンブ・テスト・パルス A。

ほとんどの新しいオルタネータでは、制限ダイオードを追加することで負荷ダンブの振幅を抑制します。通常は、PCB上のLDOの入力前に抑制回路が配置されます(図5)。




図 5：車載用バッテリー電圧抑制回路。

図 6 は、この例における LDO 入力での実際の負荷ダンブ電圧を示しています。抑制される電圧はユーザーが指定します ( $U_a + 0.1U_s + U_s^*$ )。12V システムでは、通常はバッテリー電圧が 40V 未満にクランプされます。




図 6：ISO 7637-2 抑制済みバッテリー電圧。

## DC パラメータ

### 静止電流

静止電流とは、入力電流と出力電流の電流差です。つまり、LDO 自体に消費される電流が静止電流となります。静止電流は、イモビライザーなどの常時オン状態のアプリケーションでは重要な要素です。イモビライザーは、キーをオフにした状態でもスタンバイ・モードで動作を続け、バッテリーのエネルギーを消費します。そのため、静止電流が低ければ、バッテリーの持続時間が長くなります。

LDO トポロジとして一般的なのが、バイポーラ・テクノロジーと BCD (バイポーラ / 相補型金属酸化膜半導体 [CMOS] / 二重拡散金属酸化膜半導体 [DMOS] を意味する略語) テクノロジーの 2 つです。バイポーラ・トポロジで静止電流を低く抑えるのは困難です。図 7 は、PNP トランジスタ LDO トポロジの例です。一部の電流がトランジスタのベースに流れ込むことで、エネルギー損失が生じます。NPN トランジスタ LDO にはチャージ・ポンプが必要なため、静止電流がさらに増大します。




図 7：PNP トランジスタ LDO。

BCD トポロジを使用した LDO の場合は、MOSFET が電圧制御デバイスであることから、ベースのリーク電流は存在しません。パス素子のゲートに流れ込む電流がないため、静止電流を大幅に低下させることができます。図 8 は、PMOS 構造を使用した LDO の例です。




図 8：P チャンネル MOSFET LDO。

### ドロップアウト電圧

通常の LDO 動作条件時には、出力電圧に対して必要な入力電圧の増大分を最小限に抑える必要があります。このデルタ値は、ドロップアウト電圧と定義されています。ドロップアウト・モードでは、LDO のパワー FET が線形領域で動作します。次の式 3 では、出力電圧を計算しています。

$$V_{(OUT)} = V_{(IN)} - I_{(OUT)} \times R_{DS(on)} \quad (3)$$

ここで、 $R_{DS(on)}$  はパワー FET のオン抵抗を表しています。

車載アプリケーションでは、バッテリー電圧が6Vまで低下するクランキング状態時にドロップアウト電圧を低く抑えることが重要です。図9に示すように、マイクロコントローラ(MCU)への5V出力を維持するには、LDOのドロップアウト電圧と逆止ダイオードの順方向電圧の合計を1V未満にする必要があります。TIの高電圧LDOポートフォリオには、数多くの低ドロップアウト電圧デバイスが用意されています。たとえば、TPS7B6750-Q1のドロップアウト電圧は、450mA負荷時に室温で280mVしかありません(図10)。450mA負荷で5Vの安定した出力を確保するには、入力電圧を5.28Vより大きくする必要があります。このように低いドロップアウト電圧なら、デバイスはさらに広範囲の入力電圧で動作できます。




図9：車載用バッテリー直接接続LDOのアプリケーション概略図。

### ドロップアウト電圧と出力電流の比較




図10：低ドロップアウト・リニア・レギュレータのドロップアウト電圧。

### 温度範囲

LDOを内蔵する車載デバイスのデータシートには、通常は動作時の周囲温度範囲が指定されています。Automotive Electronics Council (AEC)のQ-100規格に従い、4つのグレード(0、1、2、3)が適用されます(表2)。

- グレード0は最上位グレードです。このグレードで設計されているデバイスは、150°Cの周囲温度で動作できます。グレード0デバイスは、パワートレイン・システムなどの極めて過酷な車載環境で使用されることの多いデバイスです。
- グレード1デバイスは、車載システムにおいて最も多く使用されるデバイス・グレードです。
- グレード2デバイスは、エンタテインメントなどの通常はセーフティ・クリティカルではない一部のシステム要件を満たすように設計されています。
- 乗車時以外の自動車内の環境温度は85°Cを超えることが多いため、グレード3は車載アプリケーションではあまり使用されません。

Grade	Ambient Operation Temperature RangeZ
0	-40oC to +150oC
1	-40oC to +125oC
2	-40oC to +105oC
3	-40oC to +85oC

表2：AEC Q-100 温度グレード0、1、2、3。

### 機能説明

#### パワー・グッド

システムを正しく動作させるには、何らかの動作が開始される前に、MCUの電源電圧を正常動作可能な状態にしておかなければなりません。この要件を満たすには、MCUを駆動するLDO用にパワー・グッド機能が必要となります(図11)。




図11：LDOのパワー・グッド・アプリケーション回路。

#### 出力電圧の低電圧リセット

出力電圧の低電圧リセット(OVUVR)は、LDOのセルフチェック機能です。論理を正しい状態に保つため、システムでは、MCUが正しく給電されていることを確認する必要があります。LDOでは、OVUVR機能を使ってこのような電源チェックが行われます。

図12に示すように、LDOでは出力が継続的に監視されます。出力電圧が内部スレッショルドを下回ると、その主要原因のチェックをLDOが自動的に開始します。デグリッチ時間フィルタでの確認によりシステム・ノイズの可能性が排除された後、LDOがMCUに対するリセットをアサートします。




図12：LDOの低電圧リセット。

## パワーオン・リセット遅延

マイクロコントローラの論理動作は、適切な電源電圧と正確なタイミング基準によって成り立っています。LDO はパワーオン・リセット機能でタイミング面を保証します。

ほとんどのケースで、MCU のタイミング基準は水晶発振器から供給されます。MCU は、電力が供給されてから 1 ~ 10ms 後に安定状態となり、正確なタイミング・クロックを生成します。発振器の安定化プロセス中には、MCU はリセット状態に維持されていなければなりません。

最新の LDO はパワーオン・リセット遅延機能を備えています。図 13 は、この機能の論理フローの詳細を示しています。LDO は、まず安定した出力電圧をシステムに供給し、所定の遅延時間の経過後にパワー・グッド信号をオフに切り替えます。この機能を利用すると、MCU を完全に動作可能な状態にする前に、まず MCU の内部発振器に電源を投入することができます。




図 13 : LDO のパワーオン・リセット動作。

## パワーオン・リセット遅延時間

パワーオン・リセット遅延時間を調整するには、追加の遅延ピンが必要です。遅延ピンの外付けコンデンサにより、パワー・グッド・ピンが High にアサートされるまでのタイマ遅延時間が決まります。一定の出力電流 ICHG により外付けコンデンサ CDELAY が充電されます。充電は、遅延ピンの電圧がスレッシュホールド VTH を超えて内部コンパレータがトリガされるまで続きます。

パワーオン・リセット遅延時間 tPOR は、遅延ピンでの CDELAY の充電時間によって決まり、次の式 4 で表されます。

$$t_{POR} = \frac{C_{DELAY} \times V_{TH}}{I_{CHG}} + t_{POR-fixed} \quad (4)$$

パワーオン・リセット遅延時間の設定方法について見ていきましょう。LDO のパワーオン・リセット・パラメータが表 3 に示す値であると仮定します。

Parameter	MIN	NOR	MAX	Unit
ICHG (Delay Capacitor Charging Current)	6	9.5	14	μA
VTH (Threshold to Release RESET High)	—	1	—	V
tPOR-fixed (Power On Reset Dealy)	100	325	550	μs

表 3 : パワーオン・リセット・パラメータの例。

100nF のコンデンサが遅延ピンに接続されている場合、式 5 では、次のようにパワーオン・リセット遅延時間を計算します。

$$t_{POR} = \frac{0.1\mu F \times 1V}{9.5\mu A} + 325\mu s = 10.85ms \quad (5)$$

## ウォッチドッグ・タイマ

ウォッチドッグ・タイマは、人間が常に監視していることのできないシステムにおける重要な機能であり、セキュリティと安全性を優先して設計されています。ウォッチドッグ・タイマ機能では、MCU の動作が監視され、適切に動作しているかどうかを検証されます。図 14 では、LDO が MCU に対するウォッチドッグ・サービスを提供しています。通常条件下では、MCU からウォッチドッグ・タイマが定期的供給されます。想定されているサービスが存在しない場合、MCU は異常条件下にあります。このような場合は、ウォッチドッグ・タイマによって MCU が既知の状態にリセットされ、新しい論理シーケンスが強制的に適用されます。




図 14 : LDO のウォッチドッグ・タイマ・アプリケーション図。

## 外部ウォッチドッグと内部ウォッチドッグの比較

内部ウォッチドッグを使用した MCU には、十分な信頼性はありません。ソフトウェアが暴走すると、内部ウォッチドッグ・タイマのコントローラが再プログラミングされる可能性があります。優れたウォッチドッグとは、保護の対象とするマイクロコントローラから独立しているウォッチドッグです。

## 種類

LDO の内蔵ウォッチドッグ・タイマとして利用できるのは、標準型とウィンドウ型の 2 種類です。図 15 および 16 は、これら 2 つの種類間の差異を示しています。

MCU は、通常状態よりも高い周波数のパルスを繰り返し出力する状態に陥る可能性があります。標準ウォッチドッグは、このような潜在的エラーを検出することができず、有効な信号と解釈してしまいます。

この問題に対処するため、ウィンドウ・ウォッチドッグ・タイマと呼ばれる、より高度なウォッチドッグでは、最小パルス周期と最大パルス周期の両方を監視します。特定の時間枠内にウォッチドッグ・パルスが発生しない場合は、ウィンドウ・ウォッチドッグにより MCU がリセットされます。




図 15：ウィンドウ・ウォッチドッグ・タイムのシーケンス図。

### 実装

図 16 は、LDO を使用した代表的なウィンドウ・ウォッチドッグのフローチャートです。ウォッチドッグ・タイマからフォルト信号が出されないようにするには、開ウィンドウ状態またはウォッチドッグ初期化状態のときに WD ピンに正エッジが必要です。ウォッチドッグ・タイマは対応するピンの抵抗を介してプログラム可能なので、閉ウィンドウ時にはサービス信号を受信しない必要があります。




図 16：ウィンドウ・ウォッチドッグ・タイムのフローチャート。

### イネーブル機能

車載用バッテリー直接接続 LDO など内蔵したバッテリー駆動アプリケーションでは、効率性が重要な課題となります。システム・モジュールでは、通常は動作時以外のモードでの消費電力を極めて低いレベルまで低下させます。消費電力は、あらゆる側面から削減できます。図 17 に示すように、イネーブル (EN) ピンに Low を印加すると、LDO を省電力化することができます。システムに電力が必要なときは、EN ピンに High を印加することで LDO をウェイクアップできます。




図 17：LDO のイネーブル・アプリケーション図。

### 早期警告

電源をオフにする前に、システムでは重要な情報を EEPROM に保存する処理を行わなければなりません。通常、パワーオフ・シーケンスは MCU で制御され、MCU には正しいシーケンスに従って制御を行うための時間が十分にあります。しかし、場合によっては、外的要因により電源がオフになることもあります。そうしたシナリオでは、迫り来る電力低下について LDO から MCU に早期警告を送信することにより、MCU にデータを保存するための時間を与えなければなりません。図 18 は、早期警告機能を備えた標準的な LDO アプリケーションの例を示しています。




図 18：LDO の早期警告アプリケーション図。

早期警告機能では、分圧された入力電圧を内部基準電圧と比較することにより、入力電圧を監視します。図 19 は、SI ピンの電圧がセンス Low スレッシュホールド未満まで低下した場合の早期警告機能を示しています。センス出力ピンからはアクティブ Low 信号が生成されます。SI ピンの電圧がセンス High スレッシュホールドを上回るまで上昇すると、センス出力ピンからはアクティブ High 信号が生成されます。




図 19：早期警告の動作。

早期警告をトリガするためのスレッショルド電圧を設定するには、次の式 6 を使って外部抵抗分圧比を計算します。

$$V_{(EW\_TH)} = \frac{V_{(SI-LOW)} \times (R1 + R2)}{R2} \quad (6)$$

## 保護

### 電流制限とサーマル・シャットダウン

車載アプリケーションでは、安全性と信頼性が常に最優先事項となります。障害状況下では、LDO 自体で LDO を保護することが重要になります。最も発生しやすいシステム障害は出力と GND の短絡で、コネクタの短絡やハンダ付けの問題によって引き起こされる可能性があります。出力と GND の短絡により LDO が損傷するのを防ぐには、電流制限とサーマル・シャットダウンによる保護が必要です。

図 20 は、電流制限およびサーマル・シャットダウン保護を備えた LDO の代表的なブロック図を示しています。閉ループには電流制限が実装され、レギュレータの出力電流は内部基準電流と比較されます。出力電流が電流制限を上回ると、PMOS のゲート・ソース間の電圧差  $V_{gs}$  が一定のレベルにクランプされ、それによりパス素子を流れる電流が制限されます。




図 20 : LDO の電流制限およびサーマル・シャットダウン内部回路。

グラウンドとの短絡が発生すると電流制限がトリガされます。大きな電圧降下と大電流によりレギュレータでの発熱が大きくなるため、接合部温度が上昇してデバイスの損傷につながる可能性があります。サーマル・シャットダウン保護が不可欠なのはこのためです。接合部温度がサーマル・シャットダウン・スレッショルドを上回るとデバイスはオフに切り替わります。このスレッショルドは、通常は車載グレード 1 デバイス向けの 175°C です。この温度は代表値ですが、デバイスによってはトリップ点が異なる場合もあります。デバイスは冷却後に自動的に再始動しますが、このトリップ点には 15°C の標準ヒステリシス幅が設けられています (図 21)。




図 21 : サーマル・シャットダウンの動作。

### 逆極性

以下に示すいくつかのシナリオは、逆極性の状況につながる可能性があります。

- 出力電圧が入力電圧を上回っている場合。
- 入力オープン状態で正の出力電圧を印加している場合。
- 入力電圧が負で、出力に GND へのパスがある場合。

図 22 は逆極性の例であり、レギュレータの GND ピンまたは出力ピンに電流が流れ込む可能性があります。パス素子とデバイスのアーキテクチャに応じて、異なる種類の保護が必要となります。




図 22 : LDO の逆バッテリー接続。

### MOSFET 電圧レギュレータ

単一の MOSFET トランジスタ・パス素子 (N チャネル MOS と P チャネル MOS の両方) を使用した LDO は、図 23 ~ 24 に示すように、逆極性保護を備えていません。逆極性条件下では、パス素子のボディ・ダイオードを介して逆電流が流れる可能性があります。逆電流は制限されず、デバイスの損傷につながる可能性もあります。このため、デバイスの入力には直列ダイオードが必要となります。通常動作時は、直列ダイオード、順方向電圧の低いショットキー・ダイオードが望まれるドロップアウト電圧を考慮します。




図 23：逆極性時の LDO 内部電流 (NMOS パス素子)。




図 24：逆極性時の LDO 内部電流 (PMOS パス素子)。




図 25：バイポーラ LDO 内部ブロック図 (PNP パス素子)。

## PNP バイポーラ電圧レギュレータ

PNP パス・トランジスタを使用したレギュレータには、負の電源電圧を印加できます。逆極性条件下では、PNP トランジスタにより逆電流が制限されるため、入力に逆極性保護ダイオードは必要ありません。図 25 は、PNP バイポーラ・アーキテクチャを使用してパス素子が設計された、TLE4275-Q1 の内部ブロック図を示しています。

## バック・ツー・バック MOSFET 電圧レギュレータ

オフボード負荷電源向けに使用されるリニア電圧レギュレータ (トラッキング LDO、アンテナ LDO) では、逆極性保護は必須の機能です。レギュレータの出力とオフボード負荷は長いケーブルで接続されます。過酷な車載環境では、ケーブルが破断したりバッテリーと短絡したりする可能性が十分にあります。そのような場合、レギュレータの入力がバッテリー電圧より低い電圧レール (降圧コンバータの出力など) に接続されていると、逆極性が発生します。

バック・ツー・バック MOSFET トポロジを使用した電圧レギュレータは、逆極性条件時に出力電圧を検出します。出力電圧が入力電圧を上回っている場合、両方の MOSFET が直ちにオフに切り替わります。その結果、レギュレータの入力に近い PMOS のボディ・ダイオードにより、逆電流がブロックされます。図 26 は、この種類の LDO の内部ブロック図を示しています。




図 26：バック・ツー・バック MOSFET LDO の内部ブロック図。

## 誘導性負荷クランプ

誘導性負荷クランプ保護は、誘導性負荷への給電には欠かせない機能です。たとえば、インダクタ・コンデンサ (LC) フィルタを備えたアンテナ LDO を出力に接続する場合や、または長いケーブルで LDO を接続する場合、寄生インダクタンスが出力に接続されます。

リニア電圧レギュレータをパワーダウンすると、負荷が誘導性の場合にはインダクタが電流の変化を妨げるため、出力に負電圧が発生します。図 27 は、パワーダウン時の LC 発振の代表的な例を示しています。負電圧がレギュレータの出力ピンの絶対最大定格の下限電圧 (例：-0.3V) を超えた場合は、損傷が発生する可能性があります。






図 27：誘導性負荷のパワーダウン時の動作。

リニア電圧レギュレータの出力と GND の間にダイオードを追加すると、負電圧が特定の電圧（例：-0.3V）にクランプされます。

図 28 に示すように、一部の LDO には、システム設計の手間を省くため、その構造内にブロッキング・ダイオードが実装されています。




図 28：LDO OUT の内部誘導性クランプ・ダイオード。

## アプリケーション向けの選択肢

### コンデンサ

車載システムでは、通常は以下の 3 種類のコンデンサを使用します。

1. セラミック - パッケージが小型で等価直列抵抗 (ESR) が小さい (数十 mΩ 程度) コンデンサですが、大きな容量値を提供したり高い動作電圧に耐えたりすることはできません。
2. アルミ電解 - 容量値が大きく、高い動作電圧に耐えられますが、ESR 性能の低さが問題です。温度が低下すると、ESR は 10 Ω を上回る値まで上昇する可能性があります。
3. タンタル - 部品寿命以内なら ESR 特性は安定的かつ正確ですが、3 つのコンデンサの中で最も高コストです。

### 入力コンデンサ

12V 車載システムでは、電源レールの電圧レベルが大幅に急上昇することがあります。使用されている過渡電圧抑制 (TVS) ダイオードにもよりますが、車載用バッテリーの電圧特性に関するセクションで説明しているように、異常電圧は通常は 40V 未満にクランプされます。

一部の車載システムは、一定期間にわたって低入力電圧ストレスに耐えることができるように、コールド・クランク条件テストの要件を満たす必要があります。このような場合は、エネルギーを吸収および蓄積するために大型の入力コンデンサが役立ちます。アルミ電解コンデンサには、高電圧範囲と大容量という特徴があります。入力コンデンサが LDO のループ応答に影響することはないので、等価直列抵抗 (ESR) 性能の低さは問題にはなりません。

### 出力コンデンサ

前述したように、LDO は負帰還システムです。安定したシステムを構築するには、ポールとゼロを正しく処理する必要があります。出力コンデンサでは、図 29 に示すように、その容量と ESR によってゼロが形成されます。




図 29：出力コンデンサと ESR。

図 30 は、LDO システムの代表的なボード・プロットです。出力コンデンサの ESR 値が適切であれば、2 つのポールと 1 つのゼロが帯域幅内に存在するため、安定したシステムになります。

出力コンデンサの ESR が大きすぎると、図 31 に示すように、ゼロが低周波数側に移動して 3 つのポールが LDO の帯域幅内に現れるため、発振につながる可能性があります。




図 30：LDO が安定状態のボード・プロット。




図 31：LDO が不安定状態のボード・プロット（高 ESR 出力コンデンサを使用）。

出力コンデンサの ESR が小さすぎると、図 32 に示すように、ゼロが高周波数側に移動して LDO 帯域幅を越えます。この場合も、ループは発振します。




図 32：LDO が不安定状態のボード・プロット（低 ESR 出力コンデンサを使用）。

車載システム内の一部のアプリケーションは、特定のコンデンサを必要とします。広範囲の ESR に対応できることが、LDO を設計および選択するうえで重要な課題となります。図 33 は、ESR が  $1\text{m}\Omega \sim 20\Omega$  以内かつ容量が  $10\mu\text{F} \sim 500\mu\text{F}$  以内である適切な出力コンデンサを選択した場合の、1つの LDO の安定領域を示しています。




図 33：出力コンデンサと ESR の安定領域（青）。

### 負荷過渡応答

負荷過渡応答は、車載システムで頻繁に発生する負荷電流の大きな変動の際に、LDO の出力がどのような振る舞いをするかを表しています。たとえば、レギュレータの出力で大きなオーバーシュートが発生すると MCU が損傷する場合がありますが、一方で大きなアンダーシュートは論理の誤りにつながる可能性があります。負荷過渡応答は制御精度に影響する可能性があり、特にアナログ/デジタル・コンバータ (ADC) で LDO の出力を基準として使用している場合には著しい影響があります。

優れた負荷過渡性能を実現するための一般的な手法として、リニア・レギュレータ・ループの帯域幅を拡大するという方法があります。電流ステップが発生すると、ループが一定期間 ( $\Delta t$ ) 後に応答します。この  $\Delta t$  は、ループの帯域幅である  $f$  に比例します。次の式 7 は、この相互関係を表しています。

$$\Delta t = \frac{1}{f} \quad (7)$$

前のセクションで触れたように、LDO の出力コンデンサの ESR 安定範囲が広いと、コンデンサが選択しやすくなります。一方で、範囲が広いとゼロ位置の差異が大きくなる可能性があることから、高帯域ループを安定化させることが難しくなります。

これを解決する方法の 1 つが、図 34 に示すように、レギュレータ・システム内に高速のループを実装するというものです。出力電圧の変化は MOSFET のゲートに直接反映されます。この方法では、優れた過渡性能を実現しつつ、コンデンサの ESR 値の許容範囲を広く確保することができます。




図 34：LDO の高速ループの内部ブロック図。

図 35 は、従来の高速ループ実装 LDO の、 $47\mu\text{F}$  低 ESR セラミック・コンデンサによる過渡性能を示しています。レギュレータに印加されている負荷電流のステップ変化（赤色の線）により、LDO の出力（明るい青色の線）が  $180\text{mV}$  まで低下しています。LDO は  $60\mu\text{s}$  後に回復を始め、最終的にはオーバーシュートのない安定した出力になります。




図 35：シングル・チャンネル LDO の負荷過渡応答。




図 36：シングル・チャンネル LDO のボード・プロット (200mA 負荷で 47  $\mu$ F 出力コンデンサを使用)。

図 36 は、上記の高速ループ内蔵デバイスの 200mA 負荷でのボード・プロットを示しています。TR1 はゲイン (デシベル)、TR2 は位相 (度) です。TR1 では帯域幅が 1.627kHz として示されています。高速ループがない場合、ループ応答時間は約 615  $\mu$ s になります。高速ループからの寄与があると、応答時間はわずか 60  $\mu$ s にまで短縮します。

高速ループ LDO では、優れた過渡性能を実現しながら、出力コンデンサの ESR 安定範囲を広く (0.001  $\Omega$  ~ 20  $\Omega$ ) 確保することができます。

### 接合部温度と熱に関する考慮事項

ほとんどの LDO では、通常の動作条件を保証するために最大接合部温度が指定されています。この制限を超過すると、レギュレータの信頼性に影響する可能性があります。この制限は、レギュレータの消費電力に対する制約にもなっています。接合部温度が許容範囲内に収まるようにするには、消費電力を次の式 8 を使って算出される最大許容値より低くする必要があります。

$$P_{\max} = \frac{T_{J\_max} - T_A}{\theta_{JA}} \quad (8)$$

ここで、 $T_{J\_MAX}$  は最大許容接合部温度、 $T_A$  は周囲温度、 $\theta_{JA}$  は周囲 - 接合部間の熱抵抗としてデータシートに指定されている値です。

TI の標準データシートでの  $\theta_{JA}$  値は、通常は JEDEC Solid State Technology Organization JESD51 2s2p PCB を使用してシミュレーションされています。図 37 は、JESD51 2s2p PCB の層を示しています。



図 37：JEDEC JESD51 2s2p 基板の断面図。

表 4 が LDO チップの熱抵抗を表しているとしします。

アプリケーション条件が  $T_A = 85^\circ\text{C}$  である場合は、SOT-223 パッケージを例に取り、次の式 9 を使って最大消費電力を計算することができます。

$$P_{\max} = \frac{T_{J\_max} - T_A}{\theta_{JA}} = \frac{150 - 85}{64.2} = 1.01\text{W} \quad (9)$$

JESD51 2s2p 基板を使用する場合は、接合部温度が  $150^\circ\text{C}$  を下回るように、この LDO の消費電力を 1.01W 未満にする必要があります。

図 38 は、イネーブル、パワー・グッド、可変出力電圧、早期警告、ウォッチドッグ・タイマなどの汎用機能をすべて備えた LDO を示しています。

Thermal Resitance	DCY (4P)	DBV (5P)	Unit
R <sub>JA</sub> Junction to Ambient	64.2	210.4	°C/W
R <sub>JB</sub> Junction to Board	13.3	38.4	
R <sub>JC</sub> Junction to Case(top)	46.8	126.1	

表 4：LDO の熱抵抗の例。




図 38 : 汎用の LDO アプリケーションの回路図。

### パッケージ別の熱特性ランキング

図 39 は、現在提供されているバッテリー直接接続 LDO の各パッケージに関する熱特性ランキングを示しています。

SOT23 ★	SOIC ★★	DDPAK ★★★★★
QFN ★★★★	MSOP ★★★★	DDPAK ★★★★★
SOT223 ★★★★	HTSSOP ★	

図 39: TI 車載パッケージの熱特性ランキング。

TI の車載用バッテリー直接接続 LDO には、特定のアプリケーション向けに設計されているものもあります。たとえば、トラッキング LDO の TPS7B425x-Q1 は、車載オフボード・センサ電源に使用されています。アンテナ LDO の TPS7B770x-Q1 は、車載アンテナ電源に使用されています。ウォッチドッグ・タイマ LDO の TPS7A63xx-Q1 と TPS7B68xx-Q1 は、高い信頼性を必要とするシステムに使用されています。表 5 は、このような特定の LDO のターゲット・アプリケーションを示しています。

SENSOR	SAFETY FUNC	ANTENNA
TPS7B4250-Q1	TPS7B68xx-Q1	TPS7B7701-Q1
TPS7B4253-Q1	TPS7A63xx-Q1	TPS7B7702-Q1
TPS7B4254-Q1	TPS7B63xx-Q1	

表 5 : 特定用途向け LDO の選択ガイド。

S-0107

ご注意：

本資料に記載された製品・サービスにつきましては予告なしにご提供の中止または仕様の変更をする場合がありますので、本資料に記載された情報が最新のものであることをご確認の上ご注文下さいようお願い致します。  
TI は製品の使用用途に関する援助、お客様の製品もしくはその設計、ソフトウェアの性能、または特許侵害に対して責任を負うものではありません。また、他社の製品・サービスに関する情報を記載していても、TI がその他社製品を承認あるいは保証することにはなりません。

### まとめ

バッテリー直接接続 LDO を使った設計を成功に導くためには、その基本機能と高度な機能について十分に把握することが不可欠です。詳細仕様の技術的背景や意味を理解することにより、システムに適した LDO 部品を選択できるようになります。

テキサス・インスツルメンツでは、車載システム向けバッテリー直接接続 LDO の包括的なポートフォリオを用意しています。このポートフォリオにアクセスすると、独自の設計向けの機能や優先するパラメータを基に、LDO をすばやく選択できます。

### 参考資料

- 『LDO Parallel Solution Reference Design with TPS7B4253-Q1』、TI Design (TIDUB16A)、2016 年 1 月。
- Anda Zhang, 『How to choose TPS7B67xx-Q1 output capacitor』、TI アプリケーション・レポート (SLVA759)、2015 年 12 月。
- Jason Liu, 『Various Applications for Voltage-Tracking LDO』、TI アプリケーション・レポート (SLVA789)、2016 年 8 月。
- TI の LDO についての詳細情報。

### 製品

- TPS7B6701-Q1
- TPS7B6750-Q1
- TLE4275-Q1



## TIの設計情報およびリソースに関する重要な注意事項

Texas Instruments Incorporated ("TI")の技術、アプリケーションその他設計に関する助言、サービスまたは情報は、TI製品を組み込んだアプリケーションを開発する設計者に役立つことを目的として提供するものです。これにはリファレンス設計や、評価モジュールに関する資料が含まれますが、これらに限られません。以下、これらを総称して「TIリソース」と呼びます。いかなる方法であっても、TIリソースのいずれかをダウンロード、アクセス、または使用した場合、お客様(個人、または会社を代表している場合にはお客様の会社)は、これらのリソースをここに記載された目的にのみ使用し、この注意事項の条項に従うことに合意したものとします。

TIによるTIリソースの提供は、TI製品に対する該当の発行済み保証事項または免責事項を拡張またはいかなる形でも変更するものではなく、これらのTIリソースを提供することによって、TIにはいかなる追加義務も責任も発生しないものとします。TIは、自社のTIリソースに訂正、拡張、改良、およびその他の変更を加える権利を留保します。

お客様は、自らのアプリケーションの設計において、ご自身が独自に分析、評価、判断を行う責任がお客様にあり、お客様のアプリケーション(および、お客様のアプリケーションに使用されるすべてのTI製品)の安全性、および該当するすべての規制、法、その他適用される要件への遵守を保証するすべての責任をお客様のみが負うことを理解し、合意するものとします。お客様は、自身のアプリケーションに関して、(1) 故障による危険な結果を予測し、(2) 障害とその結果を監視し、および、(3) 損害を引き起こす障害の可能性を減らし、適切な対策を行う目的で、安全策を開発し実装するために必要な、すべての技術を保持していることを表明するものとします。お客様は、TI製品を含むアプリケーションを使用または配布する前に、それらのアプリケーション、およびアプリケーションに使用されているTI製品の機能性を完全にテストすることに合意するものとします。TIは、特定のTIリソース用に発行されたドキュメントで明示的に記載されているもの以外のテストを実行していません。

お客様は、個別のTIリソースにつき、当該TIリソースに記載されているTI製品を含むアプリケーションの開発に関連する目的でのみ、使用、コピー、変更することが許可されています。明示的または黙示的を問わず、禁反言の法理その他どのような理由でも、他のTIの知的所有権に対するその他のライセンスは付与されません。また、TIまたは他のいかなる第三者のテクノロジーまたは知的所有権についても、いかなるライセンスも付与されるものではありません。付与されないものには、TI製品またはサービスが使用される組み合わせ、機械、プロセスに関連する特許権、著作権、回路配置利用権、その他の知的所有権が含まれますが、これらに限られません。第三者の製品やサービスに関する、またはそれらを参照する情報は、そのような製品またはサービスを利用するライセンスを構成するものではなく、それらに対する保証または推奨を意味するものでもありません。TIリソースを使用するため、第三者の特許または他の知的所有権に基づく第三者からのライセンス、あるいはTIの特許または他の知的所有権に基づくTIからのライセンスが必要な場合があります。

TIのリソースは、それに含まれるあらゆる欠陥も含めて、「現状のまま」提供されます。TIは、TIリソースまたはその仕様に関して、明示的か暗黙的にかかわらず、他のいかなる保証または表明も行いません。これには、正確性または完全性、権原、続発性の障害に関する保証、および商品性、特定目的への適合性、第三者の知的所有権の非侵害に対する黙示的保証が含まれますが、これらに限られません。

TIは、いかなる苦情に対しても、お客様への弁済または補償を行う義務はなく、行わないものとします。これには、任意の製品の組み合わせに関連する、またはそれらに基づく侵害の請求も含まれますが、これらに限られず、またその事実についてTIリソースまたは他の場所に記載されているか否かを問わないものとします。いかなる場合も、TIリソースまたはその使用に関連して、またはそれらにより発生した、実際の、直接的、特別、付随的、間接的、懲罰的、偶発的、または、結果的な損害について、そのような損害の可能性についてTIが知らされていたかどうかにかかわらず、TIは責任を負わないものとします。

お客様は、この注意事項の条件および条項に従わなかったために発生した、いかなる損害、コスト、損失、責任からも、TIおよびその代表者を完全に免責するものとします。

この注意事項はTIリソースに適用されます。特定の種類の資料、TI製品、およびサービスの使用および購入については、追加条項が適用されます。これには、半導体製品(<http://www.ti.com/sc/docs/stdterms.htm>)、評価モジュール、およびサンプル(<http://www.ti.com/sc/docs/sampterm.htm>)についてのTIの標準条項が含まれますが、これらに限られません。