

## TI Designs: TIDA-01349

# シングル・パッケージの 6 チャンネル・デジタル・アイソレータを使用するインバータ向け IPM インターフェイスのリファレンス・デザイン



### 概要

このリファレンス・デザインは、インテリジェント・パワー・モジュール (IPM) を使用する AC インバータ・ドライブおよびサーボ・ドライブ用の 3 相インバータ・サブシステムを実現するものです。マイコン (MCU) と IPM ベースの出力段の間で強化絶縁機能を実現します。シングル・パッケージ、6 チャンネルのデジタル・アイソレータ ISO7760 を使用して PWM 信号を絶縁します。絶縁型デルタ・シグマ変調器 AMC1303M0520 を使用して、2 つのモーター位相で位相電流のセンシングを実行します。また、絶縁型デルタ・シグマ変調器 AMC1303M2520 を通じて、DC バス電圧帰還とモジュール温度帰還をマイコンに提供します。このリファレンス・デザインは C2000™ マイコンを使用して制御します。

### リソース

<a href="#">TIDA-01349</a>	デザイン・フォルダ
<a href="#">ISO7760</a>	プロダクト・フォルダ
<a href="#">AMC1303M0520</a>	プロダクト・フォルダ
<a href="#">AMC1303M2520</a>	プロダクト・フォルダ
<a href="#">TLV760</a>	プロダクト・フォルダ
<a href="#">TPS7A4201</a>	プロダクト・フォルダ
<a href="#">TPS706</a>	プロダクト・フォルダ
<a href="#">TMDSCNCD28379D</a>	ツール・フォルダ

### 特長



- 1200V、15A の IPM を使用する、定格連続電流最大 5A<sub>RMS</sub>、定格ピーク電流 10A<sub>PK</sub> の 200V~480V AC ドライブに最適な出力段
- コントローラと出力段の間で強化絶縁機能を実現
- 6 つの PWM 信号に対応するシングル・パッケージの強化アイソレータ ISO7760 を採用すると、複数の光アイソレータを使用する場合に比べ、部品数と PCB 占有面積の削減が可能
- アイソレータ・チャンネル間の伝搬遅延マッチング特性が優れているので、デッドタイムを短縮でき、インバータ出力歪みの低減と効率の向上に貢献
- 消費電流と自己発熱が非常に小さい PWM アイソレータにより、フットプリントの小さい LDO を使用して 15V の IPM 電源から電力を供給可能
- IEC 61800-3 EMC EFT 耐性は、モーターの電源ケーブルを流れる最大 4kV の EFT に対応

### アプリケーション

- サーボ CNC とロボット
- AC インバータと VF ドライブ



E2E™ エキスパートに質問





使用許可、知的財産、その他免責事項は、最終ページにあるIMPORTANT NOTICE (重要な注意事項)をご参照くださいますようお願いいたします。

## 1 システム概要

3相インバータ出力段は、ポンプ、コンプレッサ、ロボット、工作機械、CNC工作機械などの産業用モーター駆動機器の基礎となるビルディング・ブロックです。インバータは、DC電圧を、可変周波数の電力用途可変AC出力に変換する方法で、ACモーターを駆動します。スペースの制約があるインバータ・アプリケーションでは、インバータ出力段を小型化する必要があります。小型インバータの場合、IPMを使用すると占有面積を大幅に削減できます。

IPMは高度に集積されたインバータ出力段です。ゲート・ドライバを内蔵しているため、IPMの制御に必要なのは外部デジタルPWM信号の入力のみです。IPMは、ゲート駆動電源の低電圧保護、位相ハーフ・ブリッジの貫通電流検出、過熱検出などの診断機能も搭載しています。インバータのPCB部品点数やゲート・ドライブ・サブシステム設計、PCB配線の複雑さを最小限に抑えることができます。図 1 に示すように、一般にPWM入力観点で主に3つのタイプのIPMがあります。




図 1. IPMのタイプ—PWM入力の観点

タイプ1のIPMでは、すべての入力PWM信号が単一の基準を使用します。1次側PWM信号はモジュール内でレベルシフトされます。タイプ2のIPMでは、2次側PWM入力は単一の基準を使用しますが、1次側PWM信号は異なる電圧レベルを使用し、互いに電氣的に絶縁します。タイプ3のIPMでは、6つの入力信号のすべてを互いに絶縁します。タイプ3のIPMは通常、大電力インバータ向けです。

IPMの入力PWM信号すべてが単一の基準を使用する場合(タイプ1のIPM)、**図2**の左側に示すように、6チャンネル・アイソレータを1個使用することができます。**図2**の右側で6個のフォトアイソレータ・デバイスを使用しているのと異なり、6チャンネル・デジタル・アイソレータの場合は使用するデバイスが1個のみです。6チャンネル・デジタル・アイソレータは占有面積を大幅に削減できます。また、デジタル・アイソレータの入力段はCMOSベースなので、フォトカプラのLED入力段に比べて、駆動電流はかなり小さくなります。このため外部バッファなしで、マイコンからデジタル・アイソレータを直接駆動できます。伝搬遅延時間が短く、複数チャンネル間の遅延時間マッチングに優れたデジタル・アイソレータにより、デッドタイム歪みを低減できます。静電容量テクノロジーをベースとするデジタル・アイソレータの同相過渡電圧耐性(CMTI)の代表値は100kV/μsと高い値であり、インバータ内でPWM信号を絶縁する堅牢性の高い手法として実装することができます。




図 2. 6チャンネル・デジタル・アイソレータの使用

このリファレンス・デザインは、IPMを使用して実装した3相インバータの機能を示します。静電容量テクノロジーをベースとする6チャンネル・デジタル・アイソレータを使用してPWM信号を絶縁し、絶縁型デルタ・シグマ変調器を使用して相電流、DCバス電圧、モジュール温度の各センシングを実行します。このデザインに付属するガイドは、以下のテスト結果を示しています。

- 絶縁バリアを通過するPWM信号の伝搬遅延時間
- 最大PWM周波数時のアイソレータ熱画像
- さまざまなスイッチング条件でのスイッチ・ノード電圧
- PWMアイソレータの堅牢性を示す電源インターフェイスのEFT


## 1.1 主なシステム仕様

表 1. 主なシステム仕様

項目	パラメータ	仕様	備考
インバータ	DCバス入力電圧	200~800V <sub>DC</sub>	
	定格連続出力電流	5A <sub>RMS</sub>	
	出力周波数	0~100Hz	
	PWMスイッチング周波数	4~20kHz	スイッチング周波数が高くなると、出力電力をディレーティングする必要があります。
	使用したIPM	ゲート・ドライバを内蔵し、アナログ温度出力に対応した1200V、15A、6パック・インバータDIPIPMモジュール	型番: PSS15SA2FT
モーター相電流のセンシング	リニア測定範囲	±10A <sub>PK</sub> (代表値)	使用したシャント抵抗は5mΩです。分解能はSINCフィルタの次数とソフトウェアで構成するOSRに依存します。
	フルスケール・レンジ	±12.8A <sub>PK</sub> (代表値)	
DCバス電圧のセンシング	リニア測定範囲	0~800V <sub>PK</sub> (代表値)	分解能はSINCフィルタの次数とソフトウェアで構成するOSRに依存します。
	フルスケール・レンジ	0~1027V <sub>PK</sub> (代表値)	
IPM温度のセンシング	リニア測定範囲	100°C(代表値)	分解能はSINCフィルタの次数とソフトウェアで構成するOSRに依存します。
	フルスケール・レンジ	131°C(代表値)	
保護	DCバス電圧	過電圧検出と低電圧検出	ユーザー・ソフトウェア実装
	モジュールの温度	過熱シャットダウンと、供給する出力電力のディレーティング	ユーザー・ソフトウェア実装
	絶縁	UL1577に準拠した5000V <sub>RMS</sub> の絶縁耐圧	デジタル・アイソレータを使用してPWM信号を絶縁し、絶縁型ΔΣ変調器を使用して電流、電圧、温度のセンシングを実行します。
インターフェイス・コネクタ	マイコン・インターフェイス	C2000制御カード用180ピン・デュアル・インライン・エッジ・コネクタ・ソケット	コネクタのピン配置については、表 2 を参照してください。
	電源	15V	IPM制御電源とLDOへの電力供給が目的で、この電源から、DCを基準としてアイソレータの2次側電源を生成します。
		5V	C2000制御カードとLDOへの電力供給が目的で、この電源から、アイソレータの1次側電源を生成します。
位置フィードバック	デジタル・エンコーダ	10ピン・ヘッダ。コネクタJ2のピン配置については、回路図を参照してください。TIDA-00172、TIDA-00179のリファレンス・デザインを使用可。	
PCB情報	PCBレイヤ構成	4層	2オンス外層、1オンス内層
	ラミネート	FR4、高Tg(高耐熱)	
	PCB厚さ	1.6mm	
	PCBサイズ	110mm×110mm	

## 2 システム概要

### 2.1 ブロック図



Copyright © 2018, Texas Instruments Incorporated

図 3. TIDA-01349のブロック図

インバータ・セクションは、IPMを使用して実装しています。IPMは3個のIGBTハーフ・ブリッジを内蔵しています。IPM内部にある1個の低電圧IC (LVIC) が3個の2次側IGBTゲートを駆動し、3個の個別高電圧IC (HVIC) が3個の1次側IGBTを駆動します。LVICとHVICが回路を制御し、単一の15Vレールが2次側IGBTゲートに電力を供給します。個別の絶縁電源が各1次側IGBTゲートを駆動します。2次側15Vレールをブートストラップする方法で、これらの絶縁電源を生成します。IPMは、高電圧ブートストラップ・ダイオードとブートストラップ・コンデンサへの突入電流制限抵抗を内蔵しています。外部で追加する必要があるのは、ブートストラップ・コンデンサのみです。基板への高電圧DCバス入力、外部から供給する必要があります。

このリファレンス・デザインで使用するIPMの場合、6つのPWM信号はいずれもDCリンクの負電圧側を基準にしています。1次側PWM信号はIPM内でレベルシフトされます。シングル・パッケージ、6チャンネルのデジタル・アイソレータISO7760Fを使用してPWM信号を強化絶縁します。アイソレータ入力が3.3V I/O マイコンとの互換性を維持できるように、3.3V電源から1次側に電力を供給します。アイソレータ出力がIPMの5V入力との互換性を維持できるように、5V電源から2次側に電力を供給します。

複数のシャント抵抗を使用して、モーター相のうち2つの相で相電流のセンシングを実行します。シャント抵抗の両端間での電圧降下をセンシングするために、20MHz、 $\pm 50\text{mV}$ の入力電圧範囲に対応するAMC1303を使用します。3.3V電源から1次側に電力を供給します。5V絶縁電源から、電流センシング用の各AMC1303の2次側に電力を供給します。TLV76050 LDOを使用して、対応するブートストラップ・コンデンサからこの5V絶縁電源を生成します。

ハイ・インピーダンスの電圧デバイダ・ネットワークと、20MHz、 $\pm 250\text{mV}$ のAMC1303変調器を使用して、インバータのDCバス電圧のセンシングを実行します。IPMは、アナログ温度センサを内部に統合しています。電圧デバイダ・ネットワークを使用して温度センサの出力をスケール・ダウンし、AMC1303変調器の入力段に供給します。GNDを基準とする3.3V電源から1次側に電力を供給し、DCを基準とする5V電源から2次側に電力を供給します。

1次側のグラウンドを基準とする3.3V電源は、TPS70633 LDOを使用して、基板に5Vを入力する外部5V電源から生成します。DCを基準とする5V電源は、TPS7A4201 LDOを使用して、強化絶縁形式で基板に15Vを入力する外部15V電源から生成します。


IPMは診断機能を搭載しており、2次側IGBTの短絡や、IPMの制御電源の低電圧を検出することができます。短絡現象が発生した場合は常に、この機能は2次側IGBTをオフにし、設定可能な期間にわたってFault (異常検知) ピンをLowにプルダウンします。UVLO保護機能は、IGBTの1次側と2次側両方のゲート・ドライブ電源に適用されます。UVLOを検出した場合、PWM信号が印加されていても、IGBTはスイッチングを実行しません。低電圧を検出した場合、Fault (異常検知) ピンは継続的にLowになります。つまり、Fault (異常検知) ピンが応答するのは、2次側のUVLOを検出した場合のみです。Fault (異常検知) 信号は、温度信号とともに多重化され、絶縁バリア経由で伝送されます。

## 2.2 主な使用製品

### 2.2.1 ISO7760

ISO776xデバイスは高性能の6チャンネル・デジタル・アイソレータであり、CMOSレベルまたはLVCMOSレベルのデジタルI/Oを電氣的に絶縁して信号を伝送します。各絶縁チャンネルはロジック入力と出力のバッファを搭載しており、それらのバッファは二酸化ケイ素 (SiO<sub>2</sub>) の絶縁バリアによって電氣的に分離されています。このリファレンス・デザインで使用しているDWパッケージは、UL 1577に準拠した5000V<sub>RMS</sub>の定格絶縁電圧を満たしています。末尾にFが付くデバイスは、アイソレータへのPWM入力フローティングになった場合、PWM出力を確実にLowに保持することができます。ISO776xファミリのデバイスは、革新的なチップ設計とレイアウトを通じてEMC (電磁環境適合性) を大幅に強化しているので、ESD、EFT、サージ、電磁波に関して規格への準拠をシステム・レベルで容易に実現することができます。

これらのアイソレータ・デバイスは伝搬遅延時間が短く(11ns)、チャンネル間の遅延時間マッチングが優れているので、3相インバータの場合、デッドタイムを短縮できます。デッドタイムが短いと、歪みを低減し、モーターを円滑に動作させ、効率を向上させることができます。低消費電力なので、デバイスの自己発熱を低減できます。±100kV/μsという高いCMTIにより、スイッチ・ノードに大きな電圧変化(dv/dt)が発生した場合でも信頼性の高い動作を実現できます。ノイズの多いインバータ・スイッチング環境では、EMC耐性の優れたアイソレータが不可欠です。容量性絶縁テクノロジーの耐用年数は40年以上の長さには達しています。



Copyright © 2016, Texas Instruments Incorporated

図 4. ISO7760の1チャンネルの機能ブロック図


## 2.2.2 AMC1303M2520, AMC1303M0520

AMC1303は高精度のデルタ・シグマ ( $\Delta\Sigma$ ) 変調器ファミリで、磁気干渉に対して高い耐性のある二重の静電容量性絶縁バリアを採用して、入力回路と出力回路を電氣的に分離しています。この絶縁バリアはDIN V VDE V 0884-11とUL 1577の各規格に準拠し、最高7000V<sub>pk</sub>の強化絶縁を実現することが認定されています。

AMC1303の入力は、シャント抵抗や他の低電圧信号源への直接接続を想定して最適化されています。このリファレンス・デザインは、シャント・ベースで同相モーターの電流のセンシングを実行するために、入力電圧範囲が $\pm 50\text{mV}$ である派生バージョンを使用しています。シャント抵抗の両端間での電圧降下が小さいので、抵抗の消費電力を大幅に削減できます。この結果、抵抗の自己発熱を低減し、抵抗の温度係数に起因する測定時の温度ドリフトを最小限に抑えることができます。

電圧のセンシングを実行するために、入力電圧範囲が $\pm 250\text{mV}$ である派生バージョンを使用しています。この結果、ハイ・インピーダンスの電圧デバイダ・ネットワークを使用して測定電圧信号をAMC1303の入力電圧範囲にダウン・コンバートする際に、温度ドリフトやノイズが入力信号に与える影響を低減し、測定精度を向上させることができます。

$\pm 100\text{kV}/\mu\text{s}$ (代表値)という高い過渡耐性により、高速スイッチング過渡が発生する環境でシャント抵抗を使用して電圧のセンシングを実行する際に、高精度の測定が可能になります。このデバイスはシステム・レベルの診断機能を搭載しており、インバータの安全性の向上につながります。AMC1303は内部で生成するクロックとの同期形式で動作するので、変調器とコントローラの間での配線を簡素化し、サンプル・ホールド時間に関する問題を解消することもできます。



Copyright © 2017, Texas Instruments Incorporated


図 5. AMC1303xの機能ブロック図



### 2.2.3 TLV760

TLV760は、最大30Vの入力に対応する統合型のリニア電圧レギュレータです。その動作温度範囲全体で、100mA全負荷時の最大電圧降下を1.2Vに抑えています。TLV760には3.3V、5V、12V、15V版があり、SOT-23パッケージを採用しているため、TLV760シリーズはスペースの制約があるアプリケーションに適しています。TLV760は、最大30Vの電圧過渡やスパイクにさらされるアプリケーションで、デジタル回路やアナログ回路にバイアス電圧を印加する目的で設計した製品です。強力な過熱保護機能を内蔵しており、グラウンドへの短絡や周囲温度の上昇、高負荷、電圧降下の上昇などの現象が発生した場合でも、自らの損傷を防ぐことができます。

このリファレンス・デザインは、TLV760の5V版を使用して、電流センシング $\Delta\Sigma$ 変調器の高電圧側に電力を供給します。5Vは、1次側ゲート・ドライバの15Vブートストラップ電源から生成します。小型フォーム・ファクタの製品はシステムの小型化に貢献しますが、LDOはスイッチ・ノードでリファレンス電圧の役割を果たすので、LDOの電圧過渡耐性が重要になります。



Copyright © 2017, Texas Instruments Incorporated

図 6. TLV760の機能ブロック図

### 2.2.4 TPS7A4201

TPS7A4201デバイス、熱特性強化パッケージ(MSOP-8)の利点を活用した、高電圧耐性のあるリニアレギュレータであり、最大28Vの連続DCまたは過渡入力電圧に耐えることができます。このデバイスはサーマル・シャットダウン機能と電流制限機能を内蔵しており、異常状態が発生した場合でもシステムを保護します。MSOP-8パッケージの動作温度範囲は、 $T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ です。高速な電圧過渡現象が発生した場合でも適切なレギュレーションが実施された電圧レールを供給できるので、産業用アプリケーションの中間電圧レールから低電圧電源を生成する状況に最適です。このような特性を活用して、よりシンプルでコスト効果の優れたサージ保護回路を製作できます。

このリファレンス・デザインは、TPS7A4201を使用して15Vレールから5Vレールを生成し、DCを基準とするアインレタの2次側に電力を供給します。




図 7. TPS7A4201の機能ブロック図

## 2.2.5 TPS706

TPS706シリーズのリニア電圧レギュレータは1.2V～5Vという固定出力電圧の仕様で供給されています。サーマル・シャットダウン、電流制限、逆電流保護などの機能を搭載しているので、安全性が向上します。これらのデバイスは、WSON-6とSOT-23-5の各パッケージで供給されています。このリファレンス・デザインは、TPS706を使用して5Vレールから3.3Vレールを生成し、アイソレータ・デバイスの1次側に電力を供給します。





図 8. TPS706の機能ブロック図

## 2.3 システム設計の理論

### 2.3.1 3相インバータ

このリファレンス・デザインは、IPMを1個使用して3相インバータを実装します(図9を参照)。インバータの公称出力電流定格は $5A_{RMS}$ 、最大電流定格は $10A_{PK}$ です。このリファレンス・デザインは、1200V、15AのIPMであるPSS15SA2FTを使用しています。



Copyright © 2018, Texas Instruments Incorporated

図 9. IPMを使用した3相インバータの回路図

IPMの内部制御回路にバイアス電圧を印加し、2次側IGBTゲートを駆動するために単一の15V IPM制御電源が必要です。コネクタJ8を介してこの電源を供給し、IPMのVN1ピンとVNCピンを通して接続します。C37はバルク・コンデンサであり、IPM内の2次側IGBTを駆動する状況で、15Vレベルに大きなリップルを発生させずに最大電流を供給する動作に貢献します。C38はノイズ・デカップリング・コンデンサであり、D3はサージ保護の目的で使用しています。VP1はHVICの制御電源であり、3相のそれぞれに1本のVP1ピンがあります。C30、C33、C34はVP1ピンのノイズ・デカップリング・コンデンサです。1次側ゲート・ドライブ用電源は、15V制御電源をブートストラップする方法で生成します。IPMは、高電圧ブートストラップ・ダイオードとブートストラップ・コンデンサへの突入電流制限抵抗を内蔵しています。C31、C35、C39はブートストラップ・コンデンサです。D1、D2、D4はサージ保護の目的で使用しています。C40、C36、C32はノイズ・デカップリング・コンデンサです。

IPMは2次側IGBTの短絡保護機能を搭載しています。この機能は、2次側IGBTで相電流から分流した小さなセンス電流を検出する方法で動作します。この電流がセンス抵抗R29の両端間を流れます。次に、センス抵抗の両端間での電圧降下を、R28とC44で構成されたRCフィルタ経由でIPMのCINピンに供給します。短絡を検出した時点で、IPMは2次側IGBTを停止し、Fault (異常検知) 信号を出力します。このリファレンス・デザインではR29を100Ωとしています。この結果、短絡の検出遮断レベルを25.5A(最小値)に設定することになります。このRCフィルタは時定数1.8μsでスパイク・ノイズを除去します。Fault (異常検知) はアクティブ"Low"信号です。CFOピンのコンデンサC43により、Fault (異常検知) 信号がLowに遷移するタイミングが決まります。Fault (異常検知) 出力パルス幅 $t_{FO}$ とコンデンサC43との関係は式 1 で求めることができます。このリファレンス・デザインでは、0.022μFのコンデンサを選定した結果、時間を2.4msに設定しています。

$$C43 = t_{FO} \times 9.1 \times 10^{-6} \tag{1}$$

IPMの15V制御電源でUVLOを検出した場合も、Fault (異常検知) 信号がトリガされます。また、IPMにはアナログ温度出力信号 (MOD\_TEMP) もあり、これを使用してモジュールを過熱から保護することができます。

### 2.3.2 PWM信号の絶縁

このリファレンス・デザインで使用するIPMは、自らのすべてのPWM信号の基準としてDC-を使用しています。1次側PWM信号はIPM内でレベル・シフトされるので、単一の6チャンネルPWMアイソレータISO7760Fを使用する設計が可能になります。Fバージョンは入力側にプルダウン抵抗を内蔵しており、各入力フローティングになった場合は各出力を確実にLowにすることができます。3.3V I/Oコントローラとの互換性を確保するために、3.3Vレールから1次側に電力を供給します。C1はノイズ・デカップリング・コンデンサです。5Vレールから2次側に電力を供給します。このリファレンス・デザインで選定したIPMは5V I/Oを必要とします。C2は5Vレールのノイズ・デカップリング・コンデンサです。1次側、2次側の両方が、最短8mmの沿面距離で互いに電氣的に強化絶縁されています。定格絶縁耐圧は5000V<sub>RMS</sub> (UL 1577準拠)、最大絶縁動作電圧は1414V DC (DIN V VDE V 0884-11:2017-01準拠) となっています。





図 10. ISO7760Fを使用したPWM信号絶縁の回路図

オプションのアドオン・カードを取り付けることができる7ピン×2列のJ7ヘッダを搭載しています。このアドオン・カードにより、PWM入力のインターロック機能を利用できます。このアドオン・カードを使用しない場合、ヘッダピンからジャンパ線を延ばして、PWM信号をマイコンからISO7760Fに直接接続する必要があります。図 11にアドオン・インターロック・カードの回路を示します。XORゲートの各入力にプルダウン抵抗を取り付ける必要があります。これらの抵抗を取り付けると、マイコンのPWM出力がハイ・インピーダンス状態(Z、フローティング)になった場合でも、インターロック・カードの出力が安定し、発振を防止できます。PWMインターロックには式 2に示すロジックを採用しているので、1次側と2次側の両方のPWM入力信号がHighになった場合は両方の出力信号が確実にLowになります。ソフトウェアのエラーが原因で、この状況が発生する可能性があります。



Copyright © 2018, Texas Instruments Incorporated

図 11. PWM入力インターロック回路の回路図

$$Y_T = (X_T \oplus X_B) X_T \quad Y_B = (X_T \oplus X_B) X_B$$


ここで

- $Y_T$  = 1次側スイッチ用インターロック・カードのPWM出力
- $Y_B$  = 2次側スイッチ用インターロック・カードのPWM出力
- $X_T$  = 1次側スイッチ用インターロック・カードのPWM入力
- $X_B$  = 2次側スイッチ用インターロック・カードのPWM入力

(2)

### 2.3.3 DCバス電圧のセンシング

このリファレンス・デザインは、DCバス電圧からの電力供給で動作します。IPMは、このバスの電圧を最大800V DCに制限します。大半の低電圧ドライブは、グリッド電圧の入力が最大480V ACです。上記の制限で、この範囲に対応できます。DCバス電圧はコネクタJ4に印加されます。グリッドACからバス電圧を生成する整流段とバルク・コンデンサはPCB上に配置されていないので、外部に配置してPCBに接続する必要があります。または、電流を制限した高電圧DC電源を使用することもできます。2μF、1.1kVのフィルム・コンデンサをIPM DCバス入力に近接した位置に配置します。このコンデンサにより、高周波スイッチング電流のループ面積を最小化できます。このため、スイッチ・ノードのオーバーシュートや高周波リングングを最小限に抑え、ひいてはEMIを低減できます。



Copyright © 2018, Texas Instruments Incorporated

図 12. DCバス電圧スケール用電圧デバイダ・ネットワークの回路図


DCバスの電圧帰還は、過電圧保護と低電圧保護、およびPWMのデューティ・サイクルを制御してモーターに供給するRMS電圧を一定の値に維持するうえで必要です。DCバス電圧をデルタ・シグマ変調器の入力電圧範囲にダウン・コンバートするために、電圧デバイダを使用しています。このリファレンス・デザインは、AMC1303M2520を使用しています。そのリア入力電圧測定範囲は±250mVです。電圧デバイダのスケール係数は式3で計算できます。

$$\text{Scaling\_factor} = \frac{R_{26}}{R_{26} + R_{13} + R_{14} + R_{16} + R_{20} + R_{22} + R_{24}} = \frac{187}{187 + 600} \text{ k} = 0.000312$$

$$V_{\text{DC\_bus}} = (\text{DC} +) \times \text{Scaling\_factor} \quad (3)$$

デルタ・シグマ変調器の±250mVという入力電圧範囲のうち、0mV～250mVの部分は、スケール係数0.000312で0～800Vを測定可能です。抵抗R13、R14、R16、R20、R22、R24はそれぞれ定格200Vで、最大DCバス電圧が800Vの場合に33%のディレーティングとなります。最大DCバス電圧800V時の各抵抗での最大消費電力は0.18Wです。各抵抗の定格は0.25Wです。


図 13 にスケーリング電圧のセンシングに使用するAMC1303の回路を示します。R46、R47、C52は差動入力フィルタを構成しています。R11を使用して、R26を流れる入力バイアス電流によるオフセット電圧を補正します。C55は2次側の電源ノイズ・デカップリング・コンデンサです。1次側は、C17がノイズ・デカップリング・コンデンサです。R9とR10は、それぞれデータ・ラインとクロック・ラインの終端抵抗です。データ・ラインとクロック・ラインはC2000 マイコンのSDFMペリフェラルに接続されています。必要な分解能が得られるように、SDFMでOSRとSINCの各フィルタの次数を構成します。



Copyright © 2018, Texas Instruments Incorporated

図 13. AMC1303M2520を使用したDCバス電圧センシングの回路図

### 2.3.4 モーター相電流のセンシング



Copyright © 2018, Texas Instruments Incorporated

図 14. 同相モーター電流測定用シャント抵抗の回路図


モーターの2つの相 (U相とV相) でモーターの電流をセンスします。3番目の相電流 (W相) は、平衡負荷条件を前提として、他の2つの相電流から導き出すことができます。同相シャント抵抗を使用して、電流のセンシングを実行します。抵抗の両端間での電圧降下は、デルタ・シグマ変調器を使用して測定します。このリファレンス・デザインは、AMC1303M0520の±50mVという入力電圧範囲を使用します。このように入力電圧範囲が小さい場合は小型のシャント抵抗を使用できるので、抵抗における消費電力を削減できます。このリファレンス・デザインのインバータ出力電流のピーク定格は±10A<sub>PK</sub>です。シャント抵抗の値は式 4 で計算できます。R18の抵抗値として5mΩを選定し、1%、1W定格の抵抗を選定します。±50mVという入力電圧範囲は、デルタ・シグマ変調器で差動フルスケールの測定を行うときに規定の直線性を確保できる測定範囲です。出力のクリッピングを行う前の差動入力電圧のピーク範囲は±64mVです。この範囲を設定した結果、測定範囲を±12.8A<sub>PK</sub>まで拡大できますが、精度は規定を下回ります。

シャント抵抗の値、 $R18 = U3$  の入力電圧範囲 / 測定対象の最大電流値 = 50 mV / 10 A = 5mΩ

R18のピーク消費電力 =  $10 \times 10 \times 5\text{m}\Omega = 0.5\text{W}$  (4)



図 15 に AMC1303M0520 を使用した電流測定回路の構成を示します。R2、R4、C8 は入力差動フィルタを構成しています。このフィルタは、入力側の高周波ノイズが測定周波数範囲内のエイリアスとなって混入する事態を防止します。R1 と R3 は、データ出力ラインとクロック出力ラインの終端抵抗です。AMC1303x 製品シリーズの場合、デバイス内部でクロックを生成します。このリファレンス・デザインでは 20MHz クロック版を使用しています。データ・ラインとクロック・ラインは C2000 マイコンの SDFM ペリフェラルに接続されています。必要な分解能が得られるように、SDFM で OSR と SINC の各フィルタの次数を構成します。



Copyright © 2018, Texas Instruments Incorporated

図 15. 電流測定用デルタ・シグマ変調回路の回路図

3.3V 電源から 1 次側 DVDD に電力を供給します。C4 は電源ノイズ・デカップリング・コンデンサです。5V 電源から 2 次側 AVDD に電力を供給します。この 5V 電源は、電流測定対象である相のスイッチ・ノードを基準にしています。U 相の場合、基準は GND\_UT です。これは、ブートストラップ・コンデンサ C39 の基準ピンです (図 9 を参照)。LDO U2 は、ブートストラップ・コンデンサの両端間に印加されている 15V 電源を 5V に変換します。C7 は LDO の入力電源ノイズ・デカップリング・コンデンサ、C6 は LDO の出力コンデンサです。C5 はデルタ・シグマ変調器の電源ノイズ・デカップリング・コンデンサです。

### 2.3.5 IPM温度のセンシング

このリファレンス・デザインで使用するIPMは、アナログ温度帰還信号を使用します。この信号は、IPMの内蔵LVICの温度に比例します。IGBTとフリーホイール・ダイオードで発生した熱は、モールド・パッケージや、内側と外側のヒートシンクを経由してLVICに移動します。温度帰還信号を使用すると、モジュールを過熱から保護し、デレーティングを実施してインバータの出力電流を定格より小さくすることができます。図 16に温度と帰還信号の振幅との関係をプロットします。





図 16. LVICの温度とV<sub>OT</sub>出力特性

AMC1303M2520を使用して、温度センシングを実施します。IPMのV<sub>OT</sub>(温度センス)出力は250mVにスケール変換されます。これは、R35とR31で構成された電圧デバイダ・ネットワークを使用する変調器にとって、フルスケールで規定の直線性を確保できる正の範囲です。スケーリング係数を0.0834に設定すると、変調器への250mVの入力は出力電圧V<sub>OT</sub>の3Vに相当します。図 16によれば、これは計測温度100°Cに相当します。

5V電源から変調器の2次側に電力を供給します。C42は電源ノイズ・デカップリング・コンデンサです。3.3Vレールから1次側に電力を供給します。C41はデカップリング・コンデンサです。R38とR39は変調器のデータ出力とクロック出力の終端抵抗です。変調器は周波数20MHzのクロック信号を生成します。



Copyright © 2018, Texas Instruments Incorporated

図 17. 温度測定回路の回路図


### 2.3.6 IPM Fault (異常検知) 信号のフィードバック

このリファレンス・デザインで使用するIPMは、2次側IGBTの短絡や制御電源の低電圧を検出する診断機能を内蔵しています。IPMのFo (Fault、異常検知)ピンはオープン・ドレイン形式です。短絡現象が発生した場合、Foピンは式1で指定した時間にわたってプルダウンされ、Lowになります。UVLO現象が発生した場合、Foピンは継続的にLowのままになります。この信号をマイコンに伝達するには、独立したシングル・チャンネルのアイソレータが必要です。このリファレンス・デザインは、Fault (異常検知) 信号を温度センス信号と組み合わせる方法で多重化し、デジタル・アイソレータのチャンネル数を節約しています。

図17に示すように、MOSFET Q1は温度センス変調器のAINNピンをDC-に接続します。Fault (異常検知) 信号はオープン・ドレイン形式でアクティブLowです。デフォルト状態では、Q1のゲートはR36経由で5Vにプルアップされます。その結果、Q1がオンになり、AINNをDC-に接続することになります。変調器は通常、温度信号を測定できます。Fault (異常検知) 信号がトリガされた時点で、Q1のゲートがプルダウンされてLowになります。その結果、Q1がオフになり、AINNピンがR27経由で5Vに接続されます。その結果、差動入力電圧 (AINP - AINN) が変調器の負のフルスケール測定範囲を上回り、強制的に出力が連続したゼロになりますが、128ビットごとのビット・トルグが適用されます (AMC1303xデータシートの「フルスケール入力の場合の出力動作」を参照)。コントローラは、このビットストリームをデコードし、Fault (異常) が発生したことを検出できます。

### 2.3.7 電源レール


このリファレンス・デザインは、4つの主電源レールを使用します。5Vレールは、J9経由で1次低電圧制御側への入力です。このレールはC2000 マイコン制御カードに電力を供給します。TPS70633 LDOは、5Vレールから3.3Vレールを生成します。3.3Vレールは、デジタル・アイソレータの1次側電源、デルタ・シグマ変調器、アドオン・インターロック・カードに電力を供給します。C50は入力バルク・コンデンサ、C53はLDO U10のノイズ・デカップリング・コンデンサです。イネーブル・ピンはR44経由で5Vにプルアップしています。このリファレンス・デザインは、このLDOを常時オンに維持します。C51はLDOの出力コンデンサです。



Copyright © 2018, Texas Instruments Incorporated

図 18. TPS70633を使用した5Vから3.3Vへの変換

2次高電圧側の15Vレールは、コネクタJ8経由で電力供給を受け入れます。このレールはIPMの制御回路に電力を供給します。このレールは1次側電源から強化絶縁する必要があります。TPS7A4201 LDOは15Vから5Vを生成します。C47は入力バルク・コンデンサ、C49は電源ノイズ・デカップリング・コンデンサです。イネーブル・ピンはR43経由で15Vにプルアップしています。このリファレンス・デザインは、このLDOを常時オンに維持します。C19とC18は出力コンデンサです。R41とR45は帰還回路を構成し、出力電圧を5Vに設定します。デバイス・パッケージのパッドをDC-プレーンに接続した結果、パッケージの放熱性能がさらに向上しています。



Copyright © 2018, Texas Instruments Incorporated

図 19. TPS7A4201を使用した15Vから5Vへの変換

### 3 ハードウェア、ソフトウェア、テスト要件、テスト結果

#### 3.1 必要なハードウェアとソフトウェア

##### 3.1.1 ハードウェア

図 20 にPCBの上面図を示します。J4はDCバス電圧の接続先、J5とJ6は合計3本のモーター相端子の接続先です。5V電源はJ9に接続します。この電源は制御カードと制御側回路に電力を供給します。強化絶縁15V電源はJ8に接続します。この電源はIPMの制御回路に電力を供給します。J3は、モーター・シャフトの位置帰還が必要な場合に、外付けデジタル・エンコーダの接続先となる端子です。J7はオプションのPWMインターロック・アドオン・カードの接続先です。このカードを使用しない場合は、図 20に示すように、短絡用ジャンパを使用してヘッダピンどうしを接続します。デュアル・インライン・エッジ・コネクタ・ソケットは、180ピンのC2000マイコン制御カードの接続に使用します。デュアルコア Delfino™F28379D制御カードは、このリファレンス・デザインをテストする際に使用します。




図 20. TIDA-01349 PCBの上面図

図 21 に、高電圧インバータ側と低電圧コントローラ側、およびその間に位置する強化絶縁バリアを示します。絶縁バリアの両端間にある沿面距離と空間距離は少なくとも8mmを確保しています。PWM信号用の幅の広いデジタル・アイソレータと、電流、電圧、および温度の帰還信号用の絶縁型 $\Delta\Sigma$ 変調器は、絶縁バリアをまたぐ形で配置します。




図 21. 高電圧インバータ側、制御側、強化絶縁バリア

図 22 にPCBの底面図を示します。IPMの金属パッドはヒートシンクに接続する必要があります。IPMの金属パッドとヒートシンク表面の間に放熱用ヒートシンク・コンパウンドを塗布し、接触面の隙間を埋めます。次に図 23に示すように、モジュールをヒートシンクに確実にネジ留めます。最大連続消費電力に基づいて、適切なヒートシンクを選定します。




図 22. TIDA-01349の底面図



図 23. IPMとヒートシンクの接触面



### 3.1.2 コントローラ・インターフェイス・ソケット

図 24に示すように、180ピン制御カードをJ1とJ3の各デュアル・インライン・ソケットに装着します。表 2に、このPCBで使用するピン機能を記載します。




図 24. TIDA-01349への制御カードの接続

表 2. TIDA-01349と制御カードのインターフェイス

TIDA-01349のピン配置	C2000制御カードのピン配置	ピン番号	C2000制御カードのピン配置	TIDA-01349のピン配置
	JTAG-EMU1	1	2	JTAG-EMU0
	JTAG_TMS	3	4	JTAG-TRSTN
	JTAG_TCK	5	6	JTAG-TDO
GND	GND	7	8	JTAG-TDI
	ADC1 (やDACA)	9	10	GND
	ADC1 (やDACB)	11	12	ADC2
GND	GND	13	14	ADC2
	ADC1 (やCMPIN+)	15	16	GND
	ADC1	17	18	ADC2
GND	GND	19	20	ADC2
	ADC1 (やCMPIN+)	21	22	GND
	ADC1	23	24	ADC2

**表 2. TIDA-01349と制御カードのインターフェイス (continued)**

TIDA-01349のピン配置	C2000制御カードのピン配置	ピン番号		C2000制御カードのピン配置	TIDA-01349のピン配置
	ADC (やCMPIN+)	25	26	ADC2	
	ADC	27	28	ADC	
GND	GND	29	30	ADC	
	ADC	31	32	予約	
	ADC	33	34	ADC	
GND	GND	35	36	ADC	
	ADC	37	38	GND	GND
	ADC	39	40	ADC	
	予約	41	42	ADC	
	特定のマイコンに対するVREFLO	43	44	予約	
	特定のマイコンに対するVREFHI	45	46	GND	GND
	GND	47	48	5V0	5V
PWM_W_T	PWM1A	49	50	PWM3A	PWM_U_T
PWM_W_B	PWM1B	51	52	PWM3B	PWM_U_B
PWM_V_T	PWM2A	53	54	PWM4A	EN-CLK
PWM_V_B	PWM2B	55	56	PWM4B	
	PWM5A	57	58	PWM7AまたはTZ1	
	PWM5B	59	60	PWM7BまたはTZ2	
	PWM6A	61	62	PWM8AまたはTZ3	
	PWM6B	63	64	PWM8BまたはTZ4	
GND	GND	65	66	予約	
	SPISIMOA	67	68	QEP1A (McBSP-MDXA)	
	SPISOMIA	69	70	QEP1B (McBSP-MDRA)	
	SPICLKA	71	72	QEP1S (McBSP-MFSXA)	
	SPISTEA	73	74	QEP1I (McBSP-MCLKXA)	
EN-DO	CAP1またはSPISIMOB	75	76	SCIRXA/UARTRXA	
EN-DI	CAP2またはSPISOMIB	77	78	SCITXA/UARTTXA	
	CAP3またはSPICLKB	79	80	CANRXA	
	CAP4またはSPISTEB	81	82	CANTXA	
GND	GND	83	84	5V0	5V
	I2CSDAA	85	86	GPIO	EN-TXEN
	I2CSCLA	87	88	GPIO	
	GPIO	89	90	GPIO	EN-TXCLKEN
	GPIO	91	92	GPIO	
	GPIO	93	94	GPIO	
	GPIO	95	96	GPIO	
GND	GND	97	98	5V0	5V
DAT_I_V	SD-D1	99	100	QEP2AまたはGPIO	DAT_V_TEMP
CLK_I_V	SD-C1	101	102	QEP2BまたはGPIO	CLK_V_TEMP
DAT_I_U	SD-D2	103	104	QEP2SまたはGPIO	
CLK_I_U	SD-C2	105	106	QEP2IまたはGPIO	
DAT_V_DC_bus	SD-D3	107	108	GPIO (McBSP-MCLKRA)	
CLK_V_DC_bus	SD-C3	109	110	GPIO (McBSP-MFSRA)	
GND	GND	111	112	5V0	5V
	予約	113	114	予約	
	予約	115	116	予約	
	予約	117	118	予約	

表 2. TIDA-01349と制御カードのインターフェイス (continued)

TIDA-01349のピン配置	C2000制御カードのピン配置	ピン番号		C2000制御カードのピン配置	TIDA-01349のピン配置
	予約	119	120	デバイス・リセット(アクティブLow)	
	GPIO	121	122	GPIO	
	GPIO	123	124	GPIO	
	GPIO	125	126	GPIO	
	GPIO	127	128	GPIO	
	GPIO	129	130	GPIO	
	GPIO	131	132	GPIO	
	GPIO	133	134	GPIO	
GND	GND	135	136	予約	
	GPIO	137	138	予約	
	GPIO	139	140	予約	
	GPIO	141	142	予約	
	GPIO	143	144	予約	
	GPIO	145	146	予約	
	GPIO	147	148	予約	
	GPIO	149	150	予約	
	GPIO	151	152	予約	
	GPIO	153	154	予約	
	GPIO	155	156	予約	
GND	GND	157	158	5V0	5V
	GPIO	159	160	GPIO	
	GPIO	161	162	GPIO	
	GPIO	163	164	GPIO	
	GPIO	165	166	GPIO	
	GPIO	167	168	GPIO	
	GPIO	169	170	GPIO	
	予約	171	172	予約	
	予約	173	174	予約	
	予約	175	176	予約	
	予約	177	178	予約	
GND	GND	179	180	5V0	5V

### 3.1.3 ソフトウェア


このリファレンス・デザインをテストするには、アプリケーション・レポート『[Sensored Field Oriented Control of 3-Phase Permanent Magnet Synchronous Motors Using TMS320F2837x](#)』(英語)で説明したソフトウェアの修正版を使用します。インクリメンタル・ビルド・レベル2をベースラインとして使用します。このソフトウェアの格納場所は、controlSUITE™です。controlSUITEに関してご不明の点があれば、<https://e2e.ti.com/support/microcontrollers/c2000/>のE2Eフォーラムをご利用ください。

### 3.2 テストと結果

このテストの目的は、ISO7760アイソレータを使用したIPMベースの3相インバータを想定した、PWM絶縁サブシステムの機能と性能を評価することです。

#### 3.2.1 テスト構成

図 25 に、このリファレンス・デザインの評価に使用したテスト構成を示します。リファレンス・デザイン基板のソケットにF28379D 180ピン制御カードを装着してあります。外部DC電源は、1次側の5Vレールと2次側の15Vレールに電力を供給します。この2つの電源は、互いに強化絶縁する必要があります。外部高電圧DC電源をインバータのDCバスに接続してあります。このリファレンス・デザインの電源投入シーケンスは5V、15V、DCバス電圧という順です。電源切断シーケンスはその逆です。USB経由でコントローラをノートPCに接続します。このノートPC上の Code Composer Studio™ (CCS) でモーター制御ソフトウェアを実行します。



Copyright © 2018, Texas Instruments Incorporated

図 25. テスト構成

### 3.2.2 テスト結果

#### 3.2.2.1 PWM伝搬遅延時間とチャンネル相互間伝搬遅延時間のマッチング

ISO7760Fの伝搬遅延時間は11ns(代表値)、チャンネル相互間の出力スキューは4ns未満です。図 26に示す手法で伝搬遅延時間を測定します。PWM伝搬遅延時間が短いと、デッドタイムの短縮や相電圧歪みの低減が可能になります。




図 26. 伝搬遅延時間の測定法

リファレンス・デザインで伝搬遅延時間の波形をキャプチャします。図 27～図 31にU相の1次側チャンネルの入力/出力PWM信号を示します。このテストでは、デューティ・サイクル50%で8kHzのPWMスイッチング周波数を使用します。このセクションに示す波形はいずれも、IPMのPWM入力負荷の側でキャプチャしたものです。




図 27. ISO7760Fの入力/出力PWM波形




図 28. PWM信号の立ち上がりエッジ—  
伝搬遅延時間




図 29. PWM信号の立ち上がりエッジの拡大図(測定値11ns)




図 30. PWM信号の立ち下がりエッジ—  
伝搬遅延時間




図 31. PWM信号の立ち下がりエッジの拡大図(測定値12.7ns)

図 32～図 35に、リファレンス・デザインにおけるISO7760Fのチャンネル相互間伝搬遅延時間のスキューを示します。このテストでは、50%のデューティ・サイクルで8kHzのPWM信号を使用します。1次側、2次側のすべてのスイッチに同じPWM信号を伝達します。インバータのDCバスに電力を供給しません。




図 32. 1次側PWM伝搬遅延時間のスキュー—立ち上がりエッジ (測定値1ns)




図 33. 1次側PWM伝搬遅延時間のスキュー—立ち下がりエッジ (測定値1.55ns)




図 34. 2次側PWM伝搬遅延時間のスキュー—立ち上がりエッジ (測定値1.3ns)




図 35. 2次側PWM伝搬遅延時間のスキュー—立ち下がりエッジ (測定値1.2ns)

### 3.2.2.2 PWMアイソレータの温度プロット

図 36と図 37に、PWMスイッチング周波数が2kHzおよび20kHz時の2次側アイソレータ電源の電流波形を示します。このテストでは、1次側と2次側のすべてのPWM信号のデューティ・サイクルを50%に設定します。




図 36. 2kHz PWM時のIcc2




図 37. 20kHz PWM時のIcc2

温度プロットをキャプチャする場合、このリファレンス・デザインが使用するIPMの制限に従って、PWM信号を最大20kHzのスイッチング周波数に設定します。このテストでは、50%のデューティ・サイクルを採用します。図 38に30分後のISO7760Fデバイスの温度を示します。このテストは、自己発熱によるISO7760Fの温度上昇のみをキャプチャすることを目的としており、DCバス電圧から電力を供給しません。




図 38. 30分後のISO7760Fの温度上昇



### 3.2.2.3 IPMの入力PWMとスイッチ・ノードの波形

このセクションでは、インバータの機能を示します。DCバス電圧は最大565V DCの電力を供給します。この電圧は、400V ACのグリッド電圧に相当します。U相のインバータ・スイッチ・ノードの電圧と、それに対応するPWM信号を、さまざまなスイッチング条件でキャプチャします。インバータを8kHzのスイッチング周波数で動作させ、デッドタイムを3.2μsに設定します。

モーター電流は、スイッチ・ノードから流れ出る方向を正、スイッチ・ノードに流れ込む方向を負とします。




図 39. ハード・スイッチ・オンモーター電流5A時にキャプチャした1次側IGBT




図 40. ソフト・スイッチ・オンモーター電流-5A時にキャプチャした1次側IGBT




図 41. ハード・スイッチ・オンモーター電流 5A時にキャプチャした2次側IGBT




図 42. ソフト・スイッチ・オンモーター電流5A時にキャプチャした2次側IGBT

### 3.2.2.4 オプションのアドオン・カードを使用したPWMインターロック

このセクションでは、アドオン・インターロック・カードの機能を示します。このカードのテストでは、8kHzのPWM信号と3.2μsのデッドタイムを使用します。1次側と2次側のPWM信号を重複させてインターロック機能を示すために、意図的に負のデッドタイムを使用します。




図 43. 1次側と2次側のPWM信号の通常動作(U相)




図 44. インターロック機能を確認するために意図的に設定した負のデッドタイムに起因する障害(U相)




図 45. PWM信号インターロックの立ち上がりエッジ(U相)




図 46. PWM信号インターロックの立ち下がりエッジ(U相)




図 47. インターロック(V相)




図 48. インターロック(W相)

### 3.2.2.5 モーターの電源インターフェイスにおけるEFT

このセクションでは、外部EFT(電気的高速過渡)現象に対するISO7760Fの堅牢性を示します。図 49に示すように、3相インバータとモーターの間の電源インターフェイス・ケーブルに、さまざまな振幅と極性のEFTパルスを印加します。61000-4-4のEFT試験を参照するIEC 61800-3に従って、テストを実施します。

図 49～図 52にEFTテスト構成を示します。電源ケーブルを1mの容量結合クランプに通し、この経路でEFTをケーブルに印加します。容量クランプからインバータまでは1mのケーブル長を確保します。基準の机面(電位のリファレンスとして使用するテーブルの表面)から10cmの高さにある木製の台に、インバータとモーターを配置します。銅製ストラップを使用して、ケーブルのシールドを基準の机面に接続します。この接続には、ドライブ・システムのケーブル・グラウンドまたは継ぎ環を接地するのと同じ効果があります。ヒートシンクと1次側グラウンドも基準の机面に接続します。




図 49. EFTテスト構成






図 50. 基準の机面から10cmの高さにある木製の台に配置したインバータとモーター

Tight capacitive coupling to power cable



BNC connector to apply EFT burst from generator to capacitive clamp. Should be on inverter side

図 51. 容量クランプに通した電源ケーブル



Copper strap connection from cable shield to table reference

図 52. 電源ケーブルのシールドを基準の机面に接続

### 3.2.2.5.1 テスト条件

60秒間にわたって5kHzのEFTパルスをバーストさせます。バースト持続時間は15ms、バースト周期は300msです。立ち上がり時間が5ns、持続時間が50nsの代表的なEFTパルスを採用します。このテストでは、10mの4芯シールド・ケーブルを使用します(型番: V16016 BK005、製造元: Alpha wire)。UVWの各相で合計3個の導体を使用し、4番目の導体はフローティングのままにします。インバータのDCバスに565V DCを印加します。インバータを8kHzの周波数でスイッチし、モーター周波数を10Hzに設定して、モーターに印加するRMS電圧を相間で約120V<sub>RMS</sub>にします。

### 3.2.2.5.2 合格/不合格条件

異常音がなく、出力段に異常が確認されない状態で、モーターが継続的に動作する必要があります。表 3に性能基準を定義します。

表 3. EFTテストの性能基準

性能 (合格) 基準	概要
A	モジュールは意図した動作を継続すること。テスト実施中も機能や性能の損失がないこと。
B	テスト実施中の一時的な性能低下は許容される。テスト後、モジュールはオペレータの介入なしに、意図した動作を継続すること。
C	テスト実施中、機能の損失は許容されるが、ハードウェアやソフトウェアの破損はないこと。テスト後、モジュールはオペレータによる再起動、電源切断、または電源投入を経て、意図した動作を継続すること。自動回復不可能。
D	ハードウェアの損傷。

表 4. EFTの結果

EFTパルス (kV)	性能基準
0.5	A
-0.5	A
1	A
-1	A
2	A
-2	A
4	A
-4	A

注: EFTテストは、開ループ制御でインバータが動作中のPWM絶縁サブシステムのみを対象として行います。電流/電圧センス機能については評価しません。



### 3.2.2.6 Fault (異常検知) 信号と温度測定 の多重化

このリファレンス・デザインでは、IPMのFault (異常検知) 信号をアナログ温度信号と組み合わせる方法で多重化し、絶縁チャンネル数を節約しています。IPM制御電源でUVLO現象が発生した場合、またはIPMの2次側IGBTスイッチのいずれかで短絡を検出した場合に、IPMのFault (異常検知) をトリガすることができます。このテストでは、IPM制御電源を15Vから8Vに下げて、IPMのFault (異常検知) 信号をアクティブにします。また、この新しい電圧を印加した結果、IPMのUVLO診断機能をトリガすることになります。

図 53～図 55にFault (異常検知) 信号と温度測定データを多重化した波形を示します。Fault (異常検知) 信号はアクティブLow信号です。この信号がHighになっている間は、デルタ・シグマ変調器がデータをコントローラに出力します。Fault (異常検知) 信号がLowになると、デルタ・シグマ変調器の入力段は範囲外となります。図 56に示すように、デルタ・シグマ変調器の診断機能により、強制的に出力がゼロになりますが、128ビットごとのビット・トグルが適用されます。




図 53. Fault (異常検知) 信号検出




図 54. Fault (異常検知) 信号検出の拡大図




図 55. アインレータ両端間でのFault (異常検知) の遅延




図 56. 128ビットごとのビット・トグル

## 4 デザイン・ファイル

### 4.1 回路図

回路図をダウンロードするには、[TIDA-01349](#)のデザイン・ファイルを参照してください。

### 4.2 部品表 (BOM)

部品表 (BOM) をダウンロードするには、[TIDA-01349](#)のデザイン・ファイルを参照してください。

### 4.3 PCBレイアウトに関する推奨事項

#### 4.3.1 強化絶縁バリア

図 57 に絶縁バリアと、グラウンドを分離した状況を示します。高電圧インバータ側と低電圧コントローラ側それぞれの銅パターンは、強化絶縁バリアで互いに分離してあることがわかります。幅の広いパッケージのデジタル・アイソレータとデルタ・シグマ変調器を、絶縁バリアをまたぐ形で配置します。絶縁バリアの沿面距離は少なくとも8mmを確保しています。




図 57. 強化絶縁バリアと沿面距離

### 4.3.2 電流センシング

高精度の電流センシングを実現するために、図 58 に示すようにシャント抵抗でケルビン接続を採用します。次に、差動ペアと同様の形式で、複数の電流センス信号を、デルタ・シグマ変調器の複数の入力段に配線します。差動配線により、両方の電流センス・ラインに同じ影響を及ぼすノイズを、デルタ・シグマ変調器の同相除去機能で除去することができます。




図 58. シャント抵抗へのケルビン接続

デルタ・シグマ変調器に関して、R2、R4、C8 で構成した差動RCフィルタをデバイスU3の入力段の近くに配置します。電源のデカップリング・コンデンサ(C5)をこのデバイスの電源ピンの近くに配置して、ビアを使用せずに直接接続します。PCBの底面に配置したTLV76050 LDO(U2) (図 60) は、15Vブートストラップ電源からデルタ・シグマ変調器用の5V電源を生成するものであり、変調器の近くに配置してあります。小型のSOT-23パッケージを採用したLDOにより、隣接する高電圧回路から十分な沿面距離を確保すると同時に、このような近接配置を実現できます。入力/出力デカップリング・コンデンサをLDOの近くに配置します。




図 59. AMC1303M0520のレイアウト




図 60. LDOの配置

### 4.3.3 LDOのレイアウト

入力デカップリング・コンデンサC50とC53をLDO U10の入力の近くに、また出力デカップリング・コンデンサC51を出力段の近くに配置して、PSRR、出力ノイズ、過渡応答の各特性を向上させます。




図 61. TPS70633のレイアウト

LDO U6のPSRR、出力ノイズ、過渡応答などのAC特性を向上させるには、デカップリング・コンデンサC47、C49、C19、C18をこのデバイスの近くに配置します。すべてのデカップリング・コンデンサは、PCB上でデバイスと同じ面に配置してください。複数のビアを使用して、デバイス底面の金属パッドをDC-グランド・プレーンに接続し、パッケージの放熱性能をさらに高めます。




図 62. TPS7A4201のレイアウト

#### 4.3.4 レイアウトの画像

レイアウトをダウンロードするには、[TIDA-01349](#)のデザイン・ファイルを参照してください。

#### 4.4 Altiumプロジェクト

Altiumプロジェクト・ファイルをダウンロードするには、[TIDA-01349](#)のデザイン・ファイルを参照してください。

#### 4.5 ガーバー・ファイル

ガーバー・ファイルをダウンロードするには、[TIDA-01349](#)のデザイン・ファイルを参照してください。

#### 4.6 アセンブリの図面

組立図面をダウンロードするには、[TIDA-01349](#)のデザイン・ファイルを参照してください。

### 5 関連資料

1. テキサス・インスツルメンツ、『[Sensored Field Oriented Control of 3-Phase Permanent Magnet Synchronous Motors Using TMS320F2837x](#)』アプリケーション・レポート(英語)
2. テキサス・インスツルメンツ、『[ISO72xデジタルアイソレータ磁界耐性](#)』アプリケーション・レポート
3. Mitsubishi Electric、『[1200V LARGE DIIPM Ver.6 Series APPLICATION NOTE PSS\\*\\*SA2FT](#)』(英語)

#### 5.1 商標

C2000, E2E, Delfino, controlSUITE, Code Composer Studio are trademarks of Texas Instruments.  
すべての商標および登録商標はそれぞれの所有者に帰属します。

### 6 用語

**IGBT**— 絶縁型ゲート・バイポーラ・トランジスタ (Isolated gate bipolar transistor)

**IPM**— インテリジェント・パワー・モジュール (Intelligent power module)

**HVIC**— 高電圧IC (High-voltage IC)

**LVIC**— 低電圧IC (Low-voltage IC)

**PWM**— パルス幅変調 (Pulse width modulation)

**UVLO**— 低電圧ロックアウト (誤動作防止) (Undervoltage lockout)

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](http://ti.com) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022, Texas Instruments Incorporated