

Design Guide: TIDA-010954

600W GaN ベース単相サイクロコンバータのリファレンス デザイン



概要

このリファレンス デザインは、サイクロコンバータ (AC-DAB) トポロジと TI の GaN パワーステージをベースとする、600W 双方向単一ステージ DC/AC インバータを実装しています。この設計は、DC 側と単相 230V_{AC} および 2.6A で最大 60V、±16A に対応します。このインバータは双方向の電力フローに対応しており、ソーラーマイクロインバータやバッテリー エネルギー ストレージ システム (BESS) などさまざまなアプリケーションに使用できます。

リソース


TIDA-010954	デザインフォルダ
LMG2100R026, LMG3650R035	プロダクトフォルダ
TMS320F28P550SJ	プロダクトフォルダ
TMCS1123, TMCS1133, INA185	プロダクトフォルダ
ISO6762, UCC33421-Q1	プロダクトフォルダ

特長


- 太陽光発電 (PV) または BESS アプリケーション向けの単一段 DC/AC および AC/DC コンバータ
- 双方向電力フローと無効電力補償に対応
- 単一コントローラで実装されたデジタル制御: TMS320F28P55x
- 工業用温度範囲: -40°C ~ +85°C

アプリケーション

- マイクロ インバータ
- 電力変換システム (PCS)



テキサス・インスツルメンツの E2E™ サポート エキスパートにお問い合わせください。



1 システムの説明

エネルギーの持続可能性とセキュリティは、太陽光発電およびエネルギー貯蔵システムなどの再生可能エネルギーの需要を加速させています。住宅向けの使用事例において、マイクロ インバータは、エンド ユーザーが簡単に設置できることと共に、コストと効率の観点から好ましいトレードオフとなります。反対に、エネルギー貯蔵システムは、双方向コンバータを持たない既存のマイクロ インバータ製品では困難です。

このリファレンス デザインは、シングル ステージ双方向マイクロインバータの実装を示すことを目的としています。この設計はヒートシンクを使用しておらず、部品は主に上面に取り付けられます。基板の寸法は 290mm×100mm×32mm であるため、電力密度の計算値は 640W/L になります。

1.1 用語

CCV	サイクロコンバータ
DAB	デュアル アクティブ ブリッジ
ZVS	ゼロ電圧スイッチング
PV	太陽光発電
MPPT	最大電力点 (追従)
THD	全高調波歪み
PR	比例共振
PLL	位相ロック ループ
PWM	パルス幅変調
PS	位相シフト
DT	デッド タイム

1.2 主なシステム仕様

パラメータ	値
入力 DC 電圧範囲	27V ~ 60V
最大入力 DC 電流	16A
スイッチング周波数	ARM: 300 kHz ~ 600 kHz
公称出力 AC 電圧	230V _{AC}
公称出力 AC 電流	2.6A
公称出力電力	600W
ピーク効率	96.1%
基板寸法	290mm × 100mm × 32mm

2 システム概要

2.1 ブロック図




図 2-1. TIDA-010954 のブロック図

2.2 設計上の考慮事項

設計は、DC 側と AC 側の 2 つの部分で構成されます。

DC 側には、入力電圧および電流測定回路があり、その後、電力リップルとフルブリッジ低電圧 1 次側スイッチを処理するための電解コンデンサ バンクが続きます。AC 側には、ハーフブリッジ 2 次側サイクロコンバータがあり、フィルタリング回路、グリッド電圧、電流測定機能があります。

2.2.1 入力コンデンサの選択




図 2-2. DC 入力と電流の測定

セクション 3.4 で説明したように、電力リップルと入力電圧の変動を小さくするために、設計では大きな入力コンデンサが必要です。

この設計では、MPP 偏差が 1% と定義されています。これは、可能な最大電力の 99% を超える値がインバータ入力に供給されることを意味します。いくつかの主要メーカーの PV パネルは、電圧が V_{MPP} から $\pm 4\%$ 変化すると、出力電力を MPP から 1% 変化します。したがって、複数の入力コンデンサの入力電圧リップルは 8% です。

主要な 600W パネルの MPP 電圧は 40V 以上です。これは、入力コンデンサが 8% の電圧リップルで 600W、100Hz の電力リップルに対処する必要があることを意味します。

必要な静電容量を計算するには、式 16 を使用します。

約 15mF の静電容量が必要なので、3300µF、63V、直径 18mm のコンデンサを 5 つ選択します。これらのコンデンサは、基板の高さを減らすために水平に取り付けられています。総静電容量は 16.5mF、電流リップルは約 2A で、このタイプのコンデンサの最大許容電流リップルである 2.6A よりも低くなります。

2.2.2 DC 側

図 2-2 に、DC 入力側の回路図を示します。この画像に、INA185 をベースとするシャント電流センシング ネットワークを示します。INA185 は、1mΩ 電流センス抵抗の両端での電圧降下を検出する双方向電流センスアンプ (電流シャントモニタとも呼びます) です。INA185A3 バージョンのゲインは 100V/V、基準電圧は 1.65V です。このパラメータから、±16.5A の入力電流範囲が得られます。電圧センシングは、低コストの TLV9002 オペアンプをベースにしています。




図 2-3. フルブリッジコンバータ

図 2-3 に、2 つの LMG2100R026 パワー ステージで構成されるフルブリッジコンバータを示します。LMG2100R026 は、ゲートドライバとエンハンスメント モード窒化ガリウム (GaN) FET を統合したハーフブリッジパワー ステージです。GaN FET は逆回復がゼロで出力容量 C_{oss} が非常に小さいため、電力変換に大きな利点をもたらします。

2.2.3 AC 側

AC 側には、2 つの AC スイッチで開発されたハーフブリッジ サイクロコンバータがあります。図 2-4 に、AC スイッチの回路図を示します。このスイッチは、共通ソース構成で接続された 2 つの双方向 LMG3650R035 デバイスで構成されています。この構成により、2 つの出力段で共通のバイアス電源とデジタル アイソレータを共有することができます。




図 2-4. 高電圧 AC スイッチの回路図

絶縁型電源は、絶縁型 UCC33421-Q1 モジュールから 5V の出力を生成します。この 5V 電圧を使用してデジタル アイソレータに電源を供給するほか、昇圧コンバータ、特に TLV61046 デバイスへの入力としても機能します。

その後、TLV61046 昇圧コンバータは、LMG3650R035 スイッチング電力段のゲートドライバステージに電力を供給するための 10V を生成します

AC 側には、2 つの AC スイッチをベースとするハーフブリッジ サイクロコンバータが組み込まれています。図 2-5 に、共通ソース構成で双方向接続された 2 つの LMG3650R035 デバイスで構成される AC スwitch の回路図を示します。




図 2-5. AC フィルタリングと測定

この具体的な構成により、2 つの電力段で共通のバイアス電源とデジタル アイソレータを共有することができるため、回路の配置が簡素化され、全体の効率が向上します。

2.3 主な使用製品

2.3.1 TMDSCNCD28P55X - controlCARD 評価基板

TMDSCNCD28P55X は、テキサス・インスツルメンツの C2000™ マイクロコントローラシリーズの F28P55x デバイスに適した、低コストの評価 / 開発ボードです。このデバイスには HSEC180 (180 ピンの高速エッジコネクタ) が付属しており、controlCARD として、初期評価とプロトタイプ製作に最適です。TMDSCNCD28P55X の評価には 180 ピンのドッキングステーションである TMDSHSECDOCK が必須になります。別売またはバンドルキットとして購入できます。

2.3.1.1 ハードウェアの特長

TMDSCNCD28P55X ハードウェアの特長は次のとおりです。

- USB から JTAG への絶縁型オンボード XDS110 デバッグプローブにより、リアルタイムのインシステムプログラミングとデバッグが可能
- 標準 180 ピン controlCARD HSEC インターフェイス
- アナログ I/O、デジタル I/O や、カード上にある JTAG 信号とのインターフェイス
- ハードウェアファイルは C2000Ware にあります。boards\controlCARDs\TMDSCNCD28P55X

2.3.1.2 ソフトウェアの特長

TMDSCNCD28P55X ソフトウェアの機能は次のとおりです。

- TI Code Composer Studio IDE - TI のマイコンと組み込みプロセッサ向けの統合開発環境 (IDE)
- ソフトウェア開発キット (SDK)
- C2000Ware - 下位レベルのデバイスドライバとサンプル。
- モーター制御 SDK - 各種 3 相モーター制御アプリケーション向け、モーター制御システムの開発
- デジタル電源 SDK - AC/DC、DC/DC、DC/AC の各種電源アプリケーション向け、デジタル電源システムの開発

2.3.2 LMG2100R026 - 100V、53A GaN ハーフブリッジ電力ステージ

LMG2100R026 デバイスは、93V 連続、100V パルス、35A53A ハーフブリッジ電力段で、ゲートドライバとエンハンスメントモードの窒化ガリウム (GaN) FET が内蔵されています。このデバイスは 2 つの GaN FET で構成され、1 つの高周波数 GaN FET ドライバによりハーフブリッジ構成で駆動されます。GaN FET は逆方向回復時間がゼロで、入力容量 C_{iss} および出力容量 C_{oss} が非常に小さいため、電力変換において大きな利点があります。ドライバと 2 つの GaN FET はボンドワイヤを一切使用しないパッケージプラットフォームに取り付けられ、パッケージの寄生要素は最小限に抑えられます。LMG2100R026 デバイスは、7.0mm × 4.5mm × 0.89mm の鉛フリーパッケージで供給され、簡単に PCB へ取り付けできます。TTL ロジック互換の入力は、VCC 電圧にかかわらず 3.3V および 5V のロジックレベルをサポートできます。独自のブートストラップ電圧クランピング技法により、エンハンスメントモード GaN FET のゲート電圧を安全な動作範囲内に維持できます。このデバイスは、ディスクリート GaN FET に対してより使いやすいインターフェイスを提供し、その利点を拡大します。小さな外形で高周波数、高効率の動作が必要なアプリケーションに最適な選択肢です。

2.3.3 LMG365xR035 - ドライバと保護機能を内蔵した 650V、35mΩ GaN FET

統合型ドライバと保護機能を搭載した **LMG365xR035** GaN FET は、スイッチモードパワーコンバータを対象としています。このデバイスを使うと、設計者は新しいレベルの電力密度と効率を実現できます。調整可能なゲートドライブ強度により、独立な有効化と最大限無効化スルーレートの制御が可能で、EMI のアクティブ制御とスイッチング性能の最適化に使用できます。有効化スルーレートは 10V/ns から 100V/ns まで変動する可能性があります。負荷電流の大きさに基づいて 10V/ns の範囲で無効化スルーレートの最大値に制限することができます。保護機能として、低電圧誤動作防止 (UVLO)、サイクル単位の電流制限、短絡保護、および過熱保護が搭載されています。LMG3651R035 は、外部デジタルアイソレータへの電力供給に使用できる LDO5V ピンで 5V LDO 出力を供給します。LMG3656R035 は、ゼロ電圧検出 (ZVD) 機能を備えており、ゼロ電圧スイッチングが発生したとき ZVD ピンからパルスを出力します。LMG3657R035 は、ドレイン-ソース間電流が負であり、ゼロクロスポイント検出時に Low に遷移すると ZCD ピンを High に設定するゼロ電流検出 (ZCD) 機能を備えています。

2.3.4 TMCS1123 - 強化絶縁を備えた高精度 250kHz ホール エフェクト電流センサ

TMCS1123 は、業界をリードする絶縁性と精度を備えたガルバニック絶縁ホール効果電流センサです。入力電流に比例する出力電圧により、優れた直線性と、あらゆる感度オプションで低ドリフトを実現しています。ドリフト補償を内蔵した高精

度のシグナル コンディショニング回路は、システム レベルのキャリブレーションなしで、温度範囲と寿命全体にわたり 1.4% 未満の最大感度誤差を達成しており、室温キャリブレーションを 1 回のみ実行した場合には、寿命および温度ドリフトを考慮しても 0.9% 未満の最大感度誤差を達成します。AC または DC 入力電流は内部導体流れ、そこで発生する磁界を、内蔵のオンチップ ホール効果センサで測定します。コアレス構造のため、磁気コンセントレータは不要です。差動ホール センサは、外部の浮遊磁界による干渉を排除します。導体抵抗が小さいので、測定可能な電流範囲が最大 $\pm 96\text{A}$ まで拡大すると同時に、電力損失を最小化し、放熱要件を緩和できます。5kV_{RMS} に耐える絶縁と、最小 8mm の沿面距離および空間距離により、高いレベルの、信頼できる寿命をもった強化動作電圧を実現します。内蔵シールドにより、優れた同相除去と過渡耐性を実現しています。固定感度とすることで、デバイスは 3V~5.5V の単一電源で動作でき、レシオメトリック誤差をなくし、電源ノイズ除去を向上させています。

2.3.5 TMCS1133 - 強化絶縁を備えた高精度 1Mhz ホール エフェクト電流センサ

TMCS1133 は、業界をリードする絶縁性と精度を備えたガルバニック絶縁ホール効果電流センサです。入力電流に比例する出力電圧により、優れた直線性と、あらゆる感度オプションで低ドリフトを実現しています。ドリフト補償を内蔵した高精度のシグナル コンディショニング回路は、システム レベルのキャリブレーションなしで、温度範囲と寿命全体にわたり 1.4% 未満の最大感度誤差を達成しており、室温キャリブレーションを 1 回のみ実行した場合には、寿命および温度ドリフトを考慮しても 0.9% 未満の最大感度誤差を達成します。AC または DC 入力電流は内部導体流れ、そこで発生する磁界を、内蔵のオンチップ ホール効果センサで測定します。コアレス構造のため、磁気コンセントレータは不要です。差動ホール センサは、外部の浮遊磁界による干渉を排除します。導体抵抗が小さいので、測定可能な電流範囲が最大 $\pm 96\text{A}$ まで拡大すると同時に、電力損失を最小化し、放熱要件を緩和できます。5kV_{RMS} に耐える絶縁と、最小 8mm の沿面距離および空間距離により、高いレベルの、信頼できる寿命をもった強化動作電圧を実現します。内蔵シールドにより、優れた同相除去と過渡耐性を実現しています。固定感度とすることで、デバイスは 3V~5.5V の単一電源で動作でき、レシオメトリック誤差をなくし、電源ノイズ除去を向上させています。

2.3.6 INA185 - 26V、350kHz、双方向、超高精度の電流検出アンプ

INA185 電流センス アンプは、コスト重視でスペースの制約が厳しいアプリケーションで使用するよう設計されています。このデバイスは、電源電圧にかかわらず -0.2V~+26V の同相電圧で電流センス抵抗の両端の電圧降下を検出する双方向電流センス アンプ (電流シャント モニタとも呼ぶ) です。INA185 は、整合抵抗ゲイン回路を、4 つの固定ゲイン デバイス オプション (20V/V、50V/V、100V/V、または 200V/V) に統合しています。この整合ゲイン抵抗回路により、ゲイン誤差が最小限に抑えられ、温度ドリフトが低減されます。INA185 は、単一の 2.7V~5.5V 電源で動作します。このデバイスの最大消費電流は 260 μA で、スルー レートと帯域幅が高いため、多くの電源およびモータ制御アプリケーションに最適です。INA185 は、業界標準の SC70 パッケージと薄型の 6 ピン SOT-563 パッケージで供給されます。SOT-563 パッケージの本体サイズは、デバイス ピンを含めてもわずか 2.56mm² です。すべてのデバイス オプションは、拡張動作温度範囲の -40°C~+125°C で動作が規定されています。

2.3.7 LM5164 – 100V 入力、超低消費電力の 1A 同期降圧 DC-DC コンバータ I_Q

LM5164 同期整流降圧コンバータは、広い入力電圧範囲でレギュレーションを行えるよう設計されており、必要な外付けサージ抑制部品を最小限に押さえています。制御可能な最短のオン時間は **50ns** で、大きな降圧率を使用できるため、**48V** 公称入力から低電圧レールへの直接降圧変換が可能になり、システムの複雑性と設計のコストを下げることができます。**LM5164** は最低 **6V** の入力電圧ディップ時にも動作し、必要に応じて **100%** に近いデューティサイクルで動作するため、広い入力電源電圧範囲の産業用および多セルのバッテリーパック機器に理想的です。ハイサイドおよびローサイドパワー MOSFET を内蔵した **LM5164** は、最大 **1A** の出力電流を供給できます。コンスタント オン時間 (COT) 制御アーキテクチャにより、スイッチング周波数はほぼ一定で、負荷およびライン過渡応答が非常に優れています。**LM5164** の追加機能には、軽負荷時の効率を上げるための超低 I_Q とダイオード エミュレーション モード動作、優れたピークおよびバレー過電流保護、内蔵 V_{CC} バイアス電源およびブートストラップ ダイオード、高精度のイネーブルおよび入力 UVLO、自動回復機能付きのサーマル シャットダウン保護が含まれます。オープンドレインの PGOOD インジケータにより、シーケンシング、フォルトレポート、出力電圧監視を行えます。**LM5164** は、放熱性に優れた **8ピン SO PowerPAD™ IC** パッケージで供給されています。ピンピッチは **1.27mm** であり、高電圧アプリケーションに適した間隔を確保できます。

2.3.8 ISO6762 - 汎用、信頼性の高い EMC 特性、6 チャネル強化絶縁型デジタル アイソレータ

ISO676x デバイスは、UL 1577 準拠の最大 **5000V_{RMS}** の絶縁定格を必要とするコスト重視のアプリケーションに優れた高性能 **6** チャネル デジタル アイソレータです。これらのデバイスは **VDE**、**TUV**、**CSA**、**CQC** の認定も受けています。**ISO676x** デバイスは、**CMOS** または **LVC MOS** デジタル I/O を絶縁しながら、低消費電力で高い電磁気耐性と低い放射を実現します。各絶縁チャネルは、テキサス・インスツルメンツの二重容量性二酸化ケイ素 (SiO_2) 絶縁バリアで分離されたロジック入力および出力バッファを備えています。**ISO676x** デバイスファミリは、**6** つのチャネルすべてが同じ方向、または **1** つ、**2** つ、または **3** つのチャネルが逆方向で、残りのチャネルが順方向など、考えられるすべてのピン構成で利用可能です。入力電源または信号損失が発生した場合、末尾に **F** が付いていないデバイスではデフォルトの出力は高く、末尾に **F** が付いているデバイスではデフォルトの出力は低くなります。これらのデバイスは、絶縁電源と組み合わせて使用すると、**UART**、**SPI**、**RS-485**、**RS-232**、**CAN** などのデータバス上のノイズ電流が敏感な回路を損傷するのを防ぐのに役立ちます。革新的なチップ設計およびレイアウト技法により、**ISO676x** デバイスは電磁両立性が大幅に強化されているため、システムレベルで容易に **ESD**、**EFT**、サージ、および放射の規制への準拠が可能です。この **ISO676x** ファミリのデバイスは、**16** ピン **SOIC** ワイド ボディ (**DW**) パッケージで供給され、旧世代の製品とピン互換でアップグレードできます。

3 システム設計理論

3.1 ソーラー インバータの絶縁

PV マイクロ インバータでは、以下のようなさまざまな理由により、PV パネルと AC グリッドの間を絶縁する必要があります。

- 電気的安全性
- パネルとグリッドの間を流れる同相モード電流の低減
- High 入力 /出力電圧比

安全性の観点から、PV パネルと組み合わせたマイクロ インバータは一般的にエンド ユーザーによって設置されるため、AC グリッド側からの感電の危険を低減するために、パネルとグリッド側の間の強化絶縁が必要です。

PV の表面は、接地された屋根または付近のその他の表面の上に露出されるため、同相モード電流は、PV アプリケーションではよく知られた課題です。この非常に大きな表面積は、パネルとグラウンドの間に大きな寄生容量 (最大 200nF/kW) をもたらします。コンバータの同相モード電圧を十分に低減しないと、この寄生容量により、大きな同相モード電流がシステムに流れ込む可能性があります。システム内に流れる寄生電流を大幅に低減させるための一般的な戦略は、パネルとグリッドの間に絶縁段を使用することです。




図 3-1. PV パネルの寄生容量




図 3-2. 同相モード ノイズの阻止

3.2 トポロジの概要

サイクロコンバータは、1つの高周波 AC 波形を、より低い周波数の別の AC 波形に変換するトポロジです。このアプローチでは、高電圧 DC リンクと一緒に追加の中間段を使用する必要がなくなります。これにより、効率の向上、サイズの小型化、コストの節約が可能になります。このコンバータは、DC-AC、AC-AC、3ph AC-1PH AC、その他複数の組み合わせで実装できます。このリファレンス デザインは、単相 DC/AC 動作に特化しています。図 3-3 にブロック図を示します。

検討対象のサイクロコンバータは次の要素から構成されています。

- DC 側のフル H ブリッジ
- AC 側のハーフブリッジ サイクロコンバータ
- 高周波トランス
- トランスのリーケージ インダクタンス、または外部インダクタ。このインダクタは、2つのブリッジ間の電力伝送を決定します。

PWM (パルス幅変調) は、すべてのパワー デバイスに適用されます。AC 側では、インダクタの両端に 2つの電圧レベルが印加されます。DC 側では、3つの電圧レベルが印加されています。電力伝送を制御するには、1次側と 2次側の電圧波形の間で位相をシフトします。




図 3-3. 概略ブロック図

図 3-3 は、DC 側では、サイクロコンバータが従来のフル H ブリッジで構成され、DC 電圧源から高周波の長方形 AC 波形を生成することを示しています。この高周波 AC 電圧は、高周波トランスに印加されます。フルブリッジ構造のため、DC 側電圧には次の 3つのレベルがあります。 $+V_{DC}$ 、0、および $-V_{DC}$ 。生成した AC 波形にトランス比を乗じて、インダクタの左側に印加されます。

AC サイドのハーフブリッジは、2つの AC スイッチ (S1 と S2) で構成されています。各 AC スイッチは、共通のソース内で接続された 2つの単方向 GaN パワーステージで構成されます。共通ソース接続により、グリッドの電圧が正と負の両方の場合でも AC スイッチが動作できるようになります。

AC スイッチの動作中、1つは GaN デバイスが整流器として動作し、もう 1つは高周波スイッチング デバイスとして動作します。整流器デバイスは、グリッド電圧の半サイクルにわたって常にオンになっています。スイッチング電力段は DC 側と同じ周波数で動作し、AC 側のインダクタ両端に高周波電圧が形成されます。たとえば、AC 電圧が正の場合、S1B と S2B は整流器として動作し、S1A と S2A がスイッチングしているときに常時オンになります。グリッド ゼロクロスでは、電力段は役割を交換します。AC 電圧が負の場合、S1A と S2A が常時オンになり、S1B と S2B がスイッチします。貫通電流を防止するため、スイッチング デバイスにはデッドタイムが存在します。デッドタイム中は、両方のスイッチング デバイスがオフになります。このデッドタイム期間中は整流デバイスがインダクタ電流の経路を提供することに注意します。

AC 側では、電圧はグリッドに追従しており、常に変化します。インバータのスイッチング周波数は、送電網の周波数よりも大幅に高いです。これにより、各スイッチングサイクル内で AC 側電圧を一定電圧として考慮できます。

ハーフブリッジ構造の関係で、AC 側の電圧は次の 2 つのレベル電圧を生成します。 $+V_{AC}/2$ および $-V_{AC}/2$ 。ここで、 V_{AC} はグリッドの瞬間的な電圧レベルです。ハーフブリッジ構造では、フルブリッジより RMS 電流が 2 倍大きく、導通損失が大きくなります。ただし、低電力コンバータの場合、ハーフブリッジトポロジを使用するとシステムコストを削減できます。大電力設計では、フルブリッジ構造によって効率上の大きな利点があります。フルブリッジトポロジには、RMS 電流の低減、電圧ゲインの上昇、EMI の改善など、いくつかの利点があります。フルブリッジ構成のもう 1 つの利点は、この構成で AC に 3 つのレベルの電圧を印加でき、ZVS スwitching の範囲が広がることです。

サイクロコンバータのトポロジは簡略化することができ、デュアルアクティブブリッジコンバータ (DAB) として考えることができます。例えば、正のグリッド電圧の場合、S1B と S2B は整流スイッチとして動作し、これらのスイッチは常時オンになります。したがって、S1B と S2B は考慮の対象から除外することができ、AC 側でハーフブリッジとして動作する S1A と S2A で DAB 回路図を簡略化できます。通常の DC-DAB と比較して、検討される AC-DAB には次のようないくつかの課題があります。

- 送電網側の電圧が変化し、電圧は一定ではありません
- AC 側電圧は、 $0 \sim V_{AC_PEAK}$ という非常に広い電圧範囲を備えています
- 広い電圧と負荷範囲で ZVS を達成する必要があります
- 瞬間電力のピークは、平均電力の 2 倍です
- 100Hz の電力リップルは、DC 電解コンデンサで処理する必要があります




図 3-4. 送電網電圧が正の場合の DAB サイクルコンバータの等価回路

3.3 制御理論

DAB コンバータは、1 次側と 2 次側の 2 つの電圧源と、両側にインダクタを置いたトランスで構成されます。電圧源とスイッチネットワークにより、インダクタの両端で高周波の AC 方形波が形成されます。

フルブリッジスイッチング回路の場合、AC 方形波電圧ジェネレータは $+V_{DC}$ 、 0 、 $-V_{DC}$ 電圧を生成できます。ハーフブリッジスイッチング回路の場合、AC 電圧生成器は $+V_{AC}/2$ および $-V_{AC}/2$ 電圧のみを形成できます。このリファレンスデザインの場合、DC 側にはフルブリッジがあり、AC 側にはハーフブリッジ構成があります。

注

ドキュメント内のここから最後まで、DC 側を 1 次側、AC 側を 2 次側と呼びます。

ブリッジの各レッグのデューティサイクルは 50% で、レッグ間の位相シフトを変更することで電力の流れを制御します。1 次側レッグの間の位相シフトを、内部位相シフトと呼びます。この位相シフトによって、1 次側からインダクタに印加される電圧パルスの幅が決まります。ハーフブリッジ性質により、2 次側には内部位相シフト機能はありません。それでも、1 次側と 2 次側の電圧パルスの中心間での位相シフトを制御する能力がコントローラには備わっています。この位相シフトは一般に、外部または基本的な位相シフトと呼ばれます。電力伝送は外部の位相シフトの感度が高いため、出力電力のレギュレーションに電力伝送が一般的に使用されます。内部位相シフトは一般に、RMS 電流の低減と ZVS 範囲の拡張の最適化のために使用されます。

3.3.1 単一および拡張位相シフト変調手法

デュアル アクティブ ブリッジには、いくつかの自由度を持つさまざまな制御方法があります。一般的な 2 つの方法は、単一位相シフト (SPS) 法と拡張位相シフト (EPS) です。SPS は外部位相シフトのみを使用して出力電力を制御し、EPS は外部位相シフトと内部位相シフトの両方を使用します。

SPS 制御では、1 次側のレッグが 180 度の固定された内部位相シフトでスイッチングされ、1 次側で形成される電圧が $+V_{DC}$ または $-V_{DC}$ です。

単相制御は非常にシンプルで、高負荷時に効率的ですが、軽負荷時は ZVS を実現できず、インダクタ全体を循環電流が大量に流れると損失が増加します。ZVS 範囲は、負荷および入力/出力電圧の比に応じて異なる場合があります。

ZVS 範囲を拡大して循環電流を低減するには、EPS 制御を使用します。EPS の主な違いは、内部位相シフトが 180 度に固定されていないことです。内部位相シフトを制御することで、コントローラは以下の 3 つの電圧レベルを適用できます。 $+V_{DC}$ 、0、 $-V_{DC}$ を使用して、インダクタの 1 次側で電圧パルスの幅を操作します。




図 3-5. SPS および EPS の制御波形

このアプローチでは、ZVS 範囲を拡大し、循環電力を低減できますが、コントローラの自由度が 2 つあるため、制御が複雑になります。

3.3.2 ゼロ電圧スイッチングと循環電流

ゼロ電圧スイッチング (ZVS) を使用すると、スイッチング損失を大幅に低減し、効率を向上させることができます。ZVS を実現するために、電流はドレインからソースに流れ、ターンオン前に C_{OSS} 容量を放電します。DAB コンバータではスイッチング周波数が高いため、ZVS の実現が重要な役割を果たします。

DC 側の Q1、Q2 レッグのスイッチング イベントを検討します。図 3-6 は、前のスイッチング イベントで Q2 がオンになり、インダクタに電流が流れていることを示しています。図には、Q1 の寄生 C_{OSS} とボディ ダイオードが示されています。




図 3-6. スwitchングの前

スイッチング イベントでは、コントローラはまず **Q2** をオフにし、デッド タイムが開始されます。トランスから流れる電流は二次側の L_k によって駆動されるためほぼ一定です。**Q2** がオフになると、電流は **Q1** を流れます。この電流は **Q1** の寄生 C_{oss} 容量に流れ込み始め、放電されます。




図 3-7. C_{oss} 放電

C_{oss} が完全に放電されると、ボディ ダイオードは負のバイアスになり、ダイオードの導通を開始します。**GaN** デバイスの場合、このモードは一般に第三象限導通と呼ばれます。このモードでは、第三象限でソース - ドレイン間電圧が高いため、損失が大きくなる可能性があります。損失を小さく保つため、デッドタイムを妥当な値に維持することを推奨します。




図 3-8. 第三象限導通

デッドタイムが終了すると、コントローラは **Q1** をオンにします。電流がスイッチ経路で流れ始めます。このターンオンは、電圧損失がほぼなく、電流オーバーラップ損失がなく、 C_{oss} 損失がないため、ソフト スイッチと呼ばれます。




図 3-9. ソフト スイッチ

スイッチ条件には、次の **3** つがあります。

- フル ZVS
- 部分的 ZVS
- ハード スイッチ

ソースからドレインに流れる電流がデッドタイム内に寄生 C_{oss} 容量を完全に放電できる場合、ZVS 条件が満たされ、このスイッチングはフル ソフト スイッチと呼ばれます。

スイッチング イベント時の電流がデッドタイム内に C_{oss} を放電するのに十分ではない場合、スイッチングは部分的 ZVS となります。寄生コンデンサには、ターンオン イベント時にスイッチで消費されるエネルギーが蓄積されています。これによ

り効率が低下し、スイッチの温度が上昇します。デッドタイムとターンオフ電流の増加は、スイッチングをよりソフトにするのに役立ちます。

スイッチングイベントの電流が逆方向に流れる場合、スイッチングは完全にハードになります。 C_{oss} に蓄積されたエネルギーはスイッチで消費されます。この場合、DT の増加はスイッチング動作には影響しません。スイッチング イベント時の電流の正しい方向を実現できるように、コントローラは変調パラメータを最適化する必要があります。多くの場合、ZVS が実現可能になると、位相シフト角度または周波数を最適化して範囲を拡大することができます。それでも、条件によっては(非常に軽い負荷など)、すべてのレグで ZVS を実現できないことがあります。

DAB には循環電流が非常に重要です。循環電流は、グリッドシステムのリアクティブ電流に似ています。リアクティブ電流と同様に、循環電流が原因で導通損失が増加します。ただし、グリッドのリアクティブ電流とは異なり、DAB 内の循環電流は場合によっては有用です。

循環電流の役割を説明するために、DAB の SPS モードを検討してください。二次側に転送される電流は、基本波の位相シフトが増加するにつれて増加します。アクティブ電流の増加と共に、循環電流が増加します。一次側と二次側の電圧の極性が異なる場合、コンバータはインダクタの電流の方向(循環時間)を変化させます。循環時間中に、DAB はインダクタ電流を 0 まで放電してから、逆極性でインダクタを再充電します。この放電と再充電は電力伝送に寄与せず、二つの悪影響を及ぼします。最初の効果は基本的に、放電と再充電プロセス中の導通損失です。このプロセスにかかる時間が長いほど、システム内のサーキュラー損失が大きくなります。次に、循環時間によって、電力伝送サイクルのアクティブ時間が短縮されます。これは、アクティブ時間が短いため、同じ平均電流を出力に流すために、コンバータが大きな電流振幅を必要とすることを意味します。




図 3-10. 出力電流と循環電流との関係

基本位相シフトがスイッチング周期の 0 から 0.25 に増加すると、出力電流が増加し続けます。ただし、PS が 0.125 を上回っている一方で、アクティブ電流の増加はそれほど大きくない場合、RMS 電流は大幅に増加します。そのため、SPS モードでは ± 0.125 より大きな基本位相シフトを使用することは推奨しません。

反対に、この循環電流は DAB で ZVS が実現するためのターンオフ電流を生じさせます。通常、コンバータは、ZVS を実現するために必要な循環電流を最小限に抑えるように設計されています。EPS 方式の内部位相シフトと周波数変動を利用することで、システム内の循環電流の量を制御できます。

3.3.3 最適化された制御方式

ハーフブリッジによる固定周波数 DAB コンバータの場合、設計者は内部と基本波の位相シフトという二つの制御値を使用できます。この制御アルゴリズムは、グリッドに基準電流を供給できるように設計する必要があります。このため、基本的な位相シフトは通常、出力電流の要件と内部位相シフトに依存します。内部位相シフトには、ZVS 動作を最適化するある程度の自由があります。このリファレンス デザインに最適化された制御方法は、[2] で考慮されています。

最適化された制御方式では、拡張位相シフト (EPS) が二つの動作モードで実装されます。モード III では、 V_P の正のパルスは完全に正の V_S パルス内に配置されます。モード II では、 V_P の正のパルスが正と負の両方の V_S パルスとオーバーラップします。モード I には V_P の正のパルスがあり、完全に負の V_S パルス内に配置されます。モード I は大きな循環電流を持っているため、考慮されません。




図 3-11. 動作モード III

モード III は RMS 電流が小さく、軽負荷に最適です。MODE II は 高負荷の場合に使用されます。




図 3-12. 動作モード II

$D1$ の範囲は内部位相シフトで、 $0 \sim 0.5$ の範囲があります。ここで、 0 は最大 1 次側パルス幅、 0.5 は最小 1 次側パルス幅を意味します。 $D2$ は、 -0.25 から $+0.25$ の範囲での基本的な位相シフトであり、正の値は DC 側から AC 側に流れる電力を意味します。

動作モードの定義に従って、式 1 は唯一可能なモード III 動作を示しています。

$$D1 > 2 \times |D2| \quad (1)$$

式 2 に、正規化された出力電流を定義しています。

$$I_N = \frac{N \times V_{DC}}{4 \times f_{sw} \times L_K} \quad (2)$$

ここで、

- V_{DC} は DC 側の電圧です
- N = 変圧器の 2 次側と 1 次側の巻数比
- f_S = スイッチング周波数
- L_K = インダクタの値

基本位相シフト $D2$ は、出力電流を制御するために使用されるため、 $D2$ は電流リファレンスと $D1$ によって事前定義されています。

$$\begin{cases} D2_{II} = \frac{1 - \sqrt{1 - 4 \times M - 4 \times D1^2}}{4} \times \text{sgn}(I_{REF}) \\ D2_{III} = \frac{M}{2 \times (1 - 2 \times D1)} \times \text{sgn}(I_{REF}) \end{cases} \quad (3)$$

ここで、

- $M = |I_{REF}/I_N|$ は電流伝送比です

内部位相シフトは、ZVS 要件を使用して計算されます。制御方式は、式 4 のように、1 次側の遅延アームに対するゼロ電流軌道として ZVS 要件を定義しています。1 次側のリーディングアームは常に ZVS を実現できるため、1 次側は考慮しません。

$$\begin{cases} D1_{II, PRI} = \frac{(2 - m) - \sqrt{(2 + m)^2 - (2 \times m^2 - (2 \times m^2 + 4 \times m + 4) \times (1 + m^2 \times (M - 0.25)))}}{2 \times m^2 + 4 \times m + 4} \\ D1_{III, PRI} = 0.25 - 0.5 \times \sqrt{\left| \frac{m \times M}{1 - 0.5 \times m} \right|} \end{cases} \quad (4)$$

ここで、

- $m = |V_{AC}|/N \times V_{DC}$ は電圧ゲインです

式 5 の要件が満たされている場合、コンバータはモード III で動作して ZVS を実現できます。この場合、 $D1_{III, PRI}$ を 1 次側の要件として使用します。それ以外の場合、コンバータはモード II で動作する必要があり、 $D1_{II, PRI}$ が使用されます。制御アルゴリズムが $D1 < D1_{PRI}$ を維持している場合、1 次側の遅延アームは ZVS を実現することができます。

$$D1_{PRI} = \begin{cases} D1_{II, PRI}, & M \geq D1_{III, PRI} \times (1 - 2 \times D1_{III, PRI}) \\ D1_{III, PRI}, & \text{otherwise} \end{cases} \quad (5)$$

式 6 に、2 次側スイッチの ZVS 要件を定義しています。

$$\begin{cases} D1_{II, SEC} = \sqrt{\max\left\{0, 0.25 - M - \frac{m^2}{16}\right\}} \\ D1_{III, SEC} = 0.5 - 0.25 \times m \end{cases} \quad (6)$$

$$D1_{SEC} = \begin{cases} D1_{II, SEC}, & M \geq D1_{III, SEC} \times (1 - 2 \times D1_{III, SEC}) \\ D1_{III, SEC}, & \text{otherwise} \end{cases} \quad (7)$$

同様に、式 7 の要件が満たされている場合は、 $D1_{III, SEC}$ 値が二次側要件として使用され、そうでない場合は、 $D1_{II, SEC}$ 値が使用されます。制御アルゴリズムが $D1 > D1_{SEC}$ を維持する場合、一次側ラグアームは ZVS を実現できます。

図 3-13 および図 3-14 に、グリッドサイクル内での ZVS 要件曲線の計算値を示します。




図 3-13. 高負荷時の AC 半波の ZVS 曲線




図 3-14. 中負荷時の AC 半波の ZVS 曲線

軌道が示すように、送電網の正弦波の開始時に、コンバータはモード III で開始し、電圧ゲインと負荷の増大によりモード II に遷移します。

軽負荷時には、ゼロクロス両端で 1 次側と 2 次側の両方でゼロ電圧スイッチング (ZVS) を実現するのは簡単ですが、グリッド振幅電圧に近い ZVS を実現するのは困難です。逆に、重負荷時には、1 次側と 2 次側の間の距離に関する ZVS 要件が狭くなるため、ゼロクロス時で ZVS を実現するのは困難です。ただし、この状況では、グリッド振幅電圧付近での ZVS の実現が容易になります。

D1 と D2 を交差する点が二つあり、これはモード遷移点です。この時点で、ターンオフ電流は非常に 0 に近いので、1 次側と 2 次側の両方で ZVS を実現できません。

式 8 は、この二つの要件から重み付け和を使用して D1 の最終値を計算する方法です。

$$D1 = \alpha \times D1_{PRI} + (1 - \alpha) \times D1_{SEC}, \quad \alpha \in (0, 1) \quad (8)$$

ここで、

- α は重み付け係数です

重み付け係数を使用して、1 次側と 2 次側の挙動のバランスを取ることができます。係数が 1 に近づくと、最終的な D1 は 1 次側の ZVS 要件に近づき、1 次側で ZVS を実現する余地が小さくなりますが、同時に 2 次側の ZVS を保持する余地が大きくなります。通常、高電圧スイッチの C_{OSS} 蓄積エネルギーは非常に高く、効率の観点から、 α の値を高くしてバランスをとると、わずかに良い結果が得られます。

3.3.4 デッドタイム補償

この設計ガイドの前のセクションで説明したように、ZVS 実現にはデッドタイムが重要な役割を果たします。残念ながら、電圧ゲインと負荷の全範囲で ZVS を実現することはできません。特に、モード変更点の場合です。コンバータがいずれかのレッグで ZVS を失うと、実効位相シフトが変化し、出力電流波形に歪みが生じます。

位相シフトが変化する理由は次のとおりです。実際のアプリケーションでは、本質的なデッドタイムを持つスイッチを使用して、貫通電流を防止し、スイッチ内で電流を放電できるようにしています。ゼロ電圧スイッチング (ZVS) が有効になると、相補型スイッチがオフになった時点で、1 次側と 2 次側の両方で変化が開始されます。適切な ZVS の場合、デッドタイムが終了する前に新しい電圧に達します。

ハードスイッチは、ターンオンイベントによってデッドタイムの終了時に電圧が強制的に新しいレベルになるまで、電圧を変更せずに維持します。




図 3-15. 位相シフトの変動

デッドタイム効果によって実効位相シフトが変化します。異なるレッグに ZVS を実装すると、D1 と D2 に異なる変化が生じます。表 3-1 に、各種のレッグの補償値を示します。

表 3-1. デッドタイム補償の値

ZVS 実現	D1 の補償	D2 の補償
1 次リード	$-DT_{DC}$	$+DT_{DC}/2$
1 次ラグ	$+DT_{DC}$	$+DT_{DC}/2$
2 次側	0	$-DT_{AC}$

ZVS 実現を理解するため、コントローラはすべてのレッグのスイッチ電流を計算します。表 3-2 ターンオフ電流の計算式を、に示します。

表 3-2. ターンオフ電流の式

	モード II	モード III
1 次リード	$\frac{N \times V_{DC} \times \left(D1 - \frac{1}{2}\right) + V_G \times \left(\frac{D1}{2} - D2 + 0.25\right)}{2 \times F_{SW} \times L_K}$	$\frac{N \times V_{DC} \times \left(D1 - \frac{1}{2}\right) + V_G \times 0.25}{2 \times F_{SW} \times L_K}$
1 次ラグ	$\frac{N \times V_{DC} \times \left(-D1 + \frac{1}{2}\right) + V_G \times \left(\frac{D1}{2} + D2 - 0.25\right)}{2 \times F_{SW} \times L_K}$	$\frac{N \times V_{DC} \times \left(-D1 + \frac{1}{2}\right) + V_G \times \left(\frac{D1}{2} + D2 - 0.25\right)}{2 \times F_{SW} \times L_K}$
2 次側	$\frac{N \times V_{DC} \times \left(2 \times D2 - \frac{1}{2}\right) + V_G \times 0.25}{2 \times F_{SW} \times L_K}$	$\frac{N \times V_{DC} \times \left(D1 - \frac{1}{2}\right) + V_G \times \left(-\frac{D1}{2} + D2 + 0.25\right)}{2 \times F_{SW} \times L_K}$

計算されたターンオフ電流が負である場合、これらのスイッチで補償を適用できます。ただし、実際のアプリケーションでは、ZVS を実現するには正の電流だけでは不十分です。スイッチは、デッドタイム内に C_{OSS} を放電するために何らかの大量の電流を必要とするからです。この電流が十分でない場合、部分的なソフトスイッチングが発生する可能性があります。したがって、表 3-1 の補正値を線形化する必要があります。線形補償アプローチでは、追加の線形係数 K_{COMP} が式 9 で計算され、表 3-1 のデッドタイム補償値に適用されます。

$$K_{\text{COMP}} = \min\left\{1, \frac{I_{\text{ZVS}} - I_{\text{S}}}{I_{\text{ZVS}}}\right\} \quad (9)$$

ここで、

- I_{S} はスイッチ電流です
- I_{ZVS} はフル ZVS に必要な電流です

係数により、このレグにおけるスイッチング イベントの強度が決まります。係数のゼロクリアは、このレグのターンオフ電流が ZVS を完全に実現するのに十分であることを示しています。ただし、係数が 1 のとき、スイッチング イベントは完全にハードであり、コントローラは D1 および D2 の値に完全な補償を適用する必要があります。システム設計者は、システムの特性を評価した後、目的の I_{ZVS} を選択します。特に、 C_{OSS} は変動するため、 I_{ZVS} は 1 次側と 2 次側で異なる場合があります。

提案された補償対策を導入すると、グリッド内の電流スパイクが大幅に減少し、コンバータの THD が改善されます。

3.3.5 周波数変調

軌道が示すように、セクション 3.3.3 では、ZVS の実現は負荷、電圧、モードによって異なります。軽負荷時にはコントローラは 1 次側と 2 次側の ZVS 要件の間のスペースが広く、システム内で循環する電流が大量に存在することを意味します。周波数を変更することで、1 次側と 2 次側の ZVS 要件との距離を狭め、循環電流を低減できます。

ピークが高いグリッド正弦波では、負荷が低いいため、1 次側 ZVS が不足しています。負荷係数 M は、 I_{REF} と I_{N} の比として定義されます。 I_{N} は L_{K} とスイッチング周波数に依存します。コントローラは、軽負荷時にスイッチング周波数を上げることができ、 I_{N} を減らすことで相対負荷 M を増やすことができます。

最良のスイッチング周波数は、1 次側と 2 次側の ZVS 要件との間の目的の距離 Δ を達成する周波数によって定義されます。この Δ は、システムの詳細な特性評価に従ってシステム設計者が選定するものです。

最適なスイッチング周波数を求める式を、式 4 および式 6 から導出します。式 10 と式 11 は最終的な式です。

$$F_{\text{SW, III}} = \frac{N \times V_{\text{DC}} \times \left(\frac{m}{2} - 2\Delta\right)^2 \times \left(1 - \frac{m}{2}\right)}{4 \times L_{\text{K}} \times |I_{\text{REF}}| \times m} \quad (10)$$

$$F_{\text{SW, II}} = \frac{N \times V_{\text{DC}} \times (8 \times \Delta^2 \times m^2 + 16 \times \Delta^2 \times m + 16 \times \Delta^2 - 8 \times \Delta \times m - 16 \times \Delta - m^2 + 4)}{16 \times L_{\text{K}} \times |I_{\text{REF}}| \times m^2} \quad (11)$$

F_{SW} の増加は、コンバータの相対負荷 M の増加に起因します。モード III 動作で負荷が大きくなると、1 次側と 2 次側の ZVS 要件間の距離が短くなりましたが、同時に RMS 電流は減少しました。モード II では、 F_{SW} の増加によって、1 次側立ち下がりがアームが電流を正の電圧パルスに保持するために必要な最小負荷を確保し、ZVS を実現できます。

軌道からは、重負荷では、計算されるスイッチング周波数が低く、 $F_{\text{SW, MIN}}$ 要件によって制限されることが明確に示されています。逆に、軽負荷で動作する場合、周波数は最大 ($F_{\text{SW, MAX}}$) 飽和値まで上昇します。ただし、中負荷の場合は、周波数の変動が大きくなり、広い範囲で ZVS を実現すると同時に、循環電流を低レベルに維持します。

3.3.6 コントローラのブロック図

図 3-16 に、コントローラのブロック図を示します。コントローラには、基準電流振幅を生成する MPPT ブロックが含まれています。その後、振幅に固定フレーム直交汎用積分器 (SOGI) PLL ブロックの正弦出力を乗算することにより、サイクロコンバータ制御の利用が容易になります。サイクロコンバータ制御には、フィードフォワードブロック、デッドタイム補償、PI および PR コントローラがあります。次に、対応する PWM 信号を生成する変調器が得られるように、最終的な D1 値および D2 値を計算します。




図 3-16. コントローラのブロック図

この変調器は、C2000 MCU の 4 つの ePWM チャンネルを、アップ カウント モードおよびダウン カウント モードで使います。図 3-17 は波形生成のタイミング図を示しています。




図 3-17. PWM タイミング図

3.4 MPPT および入力電圧リップル

単相電源アプリケーションには、電力リップルが大きくなります。このリップルの周波数は、送電網の周波数の 2 倍です。グリッドに転送される平均電力を [式 12](#) に示します。

$$P_{AVG} = V_{RMS} \times I_{RMS} \times \cos(\varphi) \quad (12)$$

[式 13](#) は、正弦の法則に基づいて、送電網の電圧を計算します。

$$V(t) = \sqrt{2} \times V_{RMS} \times \sin(\omega t) \quad (13)$$

力率が 1 の場合、グリッド内の電流も正弦波に追従しています。[式 14](#) を参照してください。

$$I(t) = \sqrt{2} \times I_{RMS} \times \sin(\omega t) \quad (14)$$

[式 15](#) は、単相システムの瞬時電力の式です。

$$P(t) = 2 \times V_{RMS} \times I_{RMS} \times \sin^2(\omega t) = V_{RMS} \times I_{RMS} \times (1 + \cos(2 \times \omega t)) \quad (15)$$

[式 15](#) 瞬間的な電力は、平均電力を表す一定の部分と、グリッド周波数の 2 倍を持つ交番部分で構成され、電力リップルとして特徴づけられていることを明らかにします。また、この式から、瞬時電力が 0 から平均電力の 2 倍までの範囲で変動することも示されています。

LLC およびトータムポール構成など、従来型の 2 段インバータを使用する場合、電力リップルは通常、高電圧 DC/AC 段内に配置された DC リンク コンデンサによって管理されます。これらの DC リンク コンデンサは、20% 以上の電圧リップルに効果的に対応できます。それに対し、低電圧から高電圧への LLC 段は、一般に最大平均電力能力に重点を置いて設計されています。

シングル ステージ アプローチでは、電力リップルを処理する DC リンク コンデンサがないため、平均電力と電力リップルの両方を AC 側に伝送するようにコンバータを設計する必要があります。

インバータの入力は、電流源と見なすことができる PV パネルから供給されます。このソースからのパワー出力は、パネルが受ける放射線量、パネル電圧、パネル温度など、いくつかの要因によって異なります。

これは、各送電網サイクルで入力コンデンサが中間エネルギー蓄積素子として機能することを示しています。その結果、コンバータの入力電圧にある程度のリップルが発生し、それは PV パネルの動作電圧に直接反映されます。

[図 3-18](#) に、典型的なソーラーパネルの P-V 曲線と、パネルの出力とさまざまなパラメータとの関係を示しています。PV パネルに影響する条件が一日中で変化するため、電力出力も連続的に変化します。

インバータへの入力電力は最大電力点 (MPP) 付近で比較的一定に維持されますが、出力電力はこのような条件の変化に起因するリップルを示します。これにより、コンバータの入力電圧にリップルが発生し、それが PV パネルの動作電圧に直接反映されます。P-V 曲線と並んで表示される I-V 曲線は、パネルの出力電流と出力電圧の関係を示します。入力コンデンサによって供給される各グリッド サイクル内の中間エネルギー蓄積素子は、コンバータの動作に対するこのリップルの影響を低減するのに役立ちます。




図 3-18. P-V 曲線上の入力電圧リップル

図 3-18 が示すように、 V_{MPP} からのパネル電圧が変化すると、パネルから供給される電力が低下し、全体的な出力電力が低下します。幸い、MPP 電圧の両端間で出力電力の変動は比較的小さくなります。必要な入力静電容量を理解するには、電力点全体での最大偏差を定義します。このパラメータは適切に選択する必要があります。偏差が小さすぎると、コンデンサのサイズやコストが過剰になり、偏差が大きすぎると、PV パネルが望ましくない点で動作する可能性があるためです。通常、設計者は MPPT 効率の 99% を出発点として選択します。

必要な最小容量は式 16 で計算できます。

$$C \geq \frac{P_{IN}}{2 \times \pi \times V_{IN} \times f_{AC} \times V_{RIPPLE}} \quad (16)$$

ここで、

- P_{IN} は PV パネルの最大電力です
- V_{IN} は MPP における PV パネル電圧です
- f_{AC} はライン周波数です
- V_{RIPPLE} は望ましい電圧リップルである

まとめ：

- コンバータは、平均の 2 倍の瞬間的な電力を取り扱うように設計する必要があります
- このリップルに蓄積されるエネルギーは入力コンデンサです
- MPPT に必要とされる最大電圧リップルを処理できるように、入力コンデンサの値を選択する必要があります

4 ハードウェア、テスト要件、およびテスト結果

4.1 ハードウェア要件

このリファレンス デザインのハードウェアは以下で構成されます。

- TIDA-010954
- TMDSCNCD28P55X 制御カード
- USB Type-C® ケーブル
- USB アイソレータ
- 5V 出力の電源アダプタ
- ノートブック PC
- 4 チャンネル オシロスコープ
- 電流プローブ
- ログウスキー コイル
- 400V を超える定格電圧の 2 つの高電圧差動プローブ

DUT に電力を供給し、評価するために次の機器が使用されます。

- DC 電源 Elektro-Automatik EA-PS 3080-20C
- AC 電源 Chroma 61611
- DC 負荷 Chroma 63208A
- AC 負荷
- パワー アナライザ Tektronix PA-4000

4.2 テスト設定

推奨されるテスト シーケンスは次のとおりです。

- 基板スイッチと測定機能のテスト (ラボ 1 とラボ 2)
- 低電圧および開ループでの DC/DC 動作テスト (ラボ 3 とラボ 4)
- 低電圧および閉ループを使用した DC/DC 動作テスト (ラボ 5)
- 高電圧および閉ループを使用した DC/DC 動作テスト (ラボ 5)
- 低電圧で DC/AC 動作テスト (ラボ 6、ラボ 7、ラボ 8)
- 高電圧での DC/AC 動作テスト (ラボ 6、ラボ 7、ラボ 8)
- 高電圧を使用した PV から AC への動作テスト (ラボ 8、ラボ 9)

4.2.1 基板チェック

図 4-1 に、ボードの接続を示します。




図 4-1. 低電圧テスト用の基板の接続

テストシーケンスは次のとおりです。

1. 差動プローブのマイナス端子を TP13 に接続し、プラス端子を TP10 に接続します。2 つ目の差動プローブを TP27 および TP12 にそれぞれ接続します。トランス T1 の 2 次側線の周囲にログスキー コイルを接続します。
2. CYCLO_LAB の定義 (cinv_settings.h 内) を 1 に設定します
3. ファームウェアをビルドしてコントローラにダウンロードし、実行します
4. <DPSDK>\solutions\tida_010954\source\debug\lab1.txt ファイルを Expressions ビューにインポートします
5. 次の変数 `cyclo_iref_g = 0.0`, `cyclo_d1 = 1`, `cyclo_d1 = 0.47`, `cyclo_d2 = 0.0` を設定します
6. `cyclo_run = 1` に設定し `cyclo_started` が 1 になることを確認します
7. オシロスコープの波形を観察します。1 次側は、正および負のパルス幅が狭いクリーンな 3 レベルの波形を用意する必要があります。2 次側は 2 レベルの波形を用意する必要があります電流は三角波にする必要があります

4.2.2 DC - DC テスト

図 4-2 に基板の接続を示します。




図 4-2. DC - DC テスト用の基板接続

ラボ 3 のテストシーケンスは次のとおりです。

1. 差動プローブのマイナス端子を TP13 に接続し、プラス端子を TP10 に接続します。
2. 2 つ目の差動プローブを TP27 および TP12 にそれぞれ接続します。
3. トランス T1 の 2 次側線の周囲にロゴスキー コイルを接続します。
4. 電流プローブを DC 負荷に接続されるワイヤに接続します。
5. CYCLO_LAB の定義 (cinv_settings.h 内) を 3 に設定します。
6. DC 電源を 10A の制限で 7V に、定電圧モードで DC 負荷を 50V に構成します。
7. ファームウェアをビルドしてコントローラにダウンロードし、実行します。
8. <DPSDK>\solutions\tida_010954\source\debug\lab3.txt ファイルを Expressions ビューにインポートします。
9. 次の変数 `cyclo_iref_g = 0.0`、`cyclo_polarity = 1`、`cyclo_d1 = 0.47`、`cyclo_d2 = 0.0` を設定します。
10. `cyclo_run = 1` に設定し `cyclo_started` が 1 になることを確認します。
11. 0.05 ステップで、`cyclo_d10.25` に下げ、1 次側の電圧パルスが広がっていることを確認します。
12. 変更を加える前に、DC 電源の電流制限に十分なマージンが確保されていることを確認してください。
13. 0.02 ステップで `cyclo_d2` を 0.1 に変更し、中央の 1 次側パルスが先頭の 2 次側パルス中心になっていることを確認します。出力電流が増加しました。入力電流も増加しました。
14. `cyclo_v_dc_V`、`cyclo_v_ac_V`、`cyclo_i_dc_A` 変数の測定値を観察し、`cyclo_i_ac_A`

ラボ 4 のテストシーケンスは次のとおりです。

1. 差動プローブのマイナス端子を TP13 に接続し、プラス端子を TP10 に接続します。
2. 2 つ目の差動プローブを TP27 および TP12 にそれぞれ接続します。
3. トランス T1 の 2 次側線の周囲にロゴスキー コイルを接続します。
4. 電流プローブを DC 負荷に接続されるワイヤに接続します。
5. CYCLO_LAB の定義 (cinv_settings.h 内) を 4 に設定します。
6. DC 電源を 10A の制限で 7V に、定電圧モードで DC 負荷を 50V に構成します。
7. ファームウェアをビルドしてコントローラにダウンロードし、実行します。
8. <DPSDK>\solutions\tida_010954\source\debug\lab4.txt ファイルを Expressions ビューにインポートします。
9. 次の変数を `cyclo_iref_g = 0.0`、`cyclo_polarity = 1` に設定します。

10. `cyclo_run = 1` に設定し `cyclo_started` が 1 になることを確認します。
11. `cyclo_iref_g = 0.0` を、0.1 ステップで 0.5A に変更します。
12. 基準電圧設定に対応して、計算誤差が多少変化することを観測します。

ラボ 5 のテストシーケンスは次のとおりです。

1. 差動プローブのマイナス端子を TP13 に接続し、プラス端子を TP10 に接続します。
2. 2 つ目の差動プローブを TP27 および TP12 にそれぞれ接続します。
3. トランス T1 の 2 次側線の周囲にロゴスキー コイルを接続します。
4. 電流プローブを DC 負荷に接続されるワイヤに接続します。
5. CYCLO_LAB の定義 (`cinv_settings.h` 内) を 5 に設定します。
6. DC 電源を 10A の制限で 7V に、定電圧モードで DC 負荷を 50V に構成します。
7. ファームウェアをビルドしてコントローラにダウンロードし、実行します。
8. `<DPSDK>\solutions\tida_010954\source\debug\lab5.txt` ファイルを Expressions ビューにインポートします。
9. 次の変数を `cyclo_iref_g = 0.0`、`cyclo_polarity = 1`、`cyclo_pi_enabled = 1` に設定します。
10. `cyclo_run = 1` に設定し `cyclo_started` が 1 になることを確認します。
11. `cyclo_iref_g = 0.0` を、0.1 ステップで 0.5A に変更します。
12. PI コントローラによる誤差補正の設定に応じて出力電流が変化することを確認します。

DC-DC の負極性動作を確認するために、AC 側の極性を入れ替え、すべての手順を `cyclo_polarity = -1` として繰り返します。

DC 側の DC 負荷 (7V) と AC 側の DC 電源 (50V) を接続し、負の `cyclo_d2` または負の `cyclo_iref_g` 実行して、逆方向電流が流れる状態で DC-DC 動作を確認します。

DC 側の電圧を 40V、2 次側電圧を最大 325V までゆっくりと上げて、高電圧動作をチェックします。

4.2.3 DC - AC テスト

図 4-3 に、DC - AC テスト用の基板接続を示します。AC 電源が逆方向の電流を流れない場合は、電源抵抗を AC ラインと並列に接続します。




図 4-3. DC - AC テスト用の基板接続

ラボ 5 のテストシーケンスは次のとおりです。

1. 差動プローブを AC コネクタ J4 と J2 に接続します。

2. 2 つ目の差動プローブを TP27 および TP12 にそれぞれ接続します。
3. トランス T1 の 2 次側線の周囲にログスキー コイルを接続します。
4. 電流プローブを AC ラインにつながるワイヤに接続します
5. CYCLO_LAB の定義 (cinv_settings.h 内) を 6 に設定します。
6. 定電圧モードで 42V に安定した DC 負荷と並列に、DC 電源を 16A 制限で 40V に設定します。
7. AC 電源を、5A の制限で 25V AC に設定します。
8. 必要なら、抵抗を並列に接続します。
9. ファームウェアをビルドしてコントローラにダウンロードし、実行します。
10. <DPSDK>\solutions\tida_010954\source\debug\lab6.txt ファイルを Expressions ビューにインポートします。
11. 次の変数を `cyclo_iref_g = 0.2` に設定します。
12. `cyclo_run = 1` に設定し `cyclo_started` が 1 になり、`cyclo_polarity` の符号が変更されていることを確認します。
13. `cyclo_iref_g = 0.5A` を 0.1 ステップ刻みで変更します。
14. AC 電圧と電流の波形を観察します。高い出力電圧では、モードの変化により電流スパイクが観測されることがあります。

ラボ 7 のテストシーケンスは次のとおりです。

1. 差動プローブを AC コネクタ J4 と J2 に接続します。
2. 2 つ目の差動プローブを TP27 および TP12 にそれぞれ接続します。
3. トランス T1 の 2 次側線の周囲にログスキー コイルを接続します。
4. 電流プローブを AC ラインにつながるワイヤに接続します
5. CYCLO_LAB の定義 (cinv_settings.h 内) を 7 に設定します。
6. 定電圧モードで 42V に安定した DC 負荷と並列に、DC 電源を 16A 制限で 40V に設定します。
7. AC 電源を、5A の制限で 25V AC に設定します。
8. 必要なら、抵抗を並列に接続します。
9. ファームウェアをビルドしてコントローラにダウンロードし、実行します。
10. <DPSDK>\solutions\tida_010954\source\debug\lab7.txt ファイルを Expressions ビューにインポートします。
11. 次の変数を `cyclo_iref_g = 0.2`、`cyclo_pi_enabled = 1`、`cyclo_dt_comp_enabled = 1` に設定します
12. `cyclo_run = 1` に設定し `cyclo_started` が 1 になり、`cyclo_polarity` の符号が変更されていることを確認します。
13. `cyclo_iref_g = 3.6A` を 0.1 ステップ刻みで変更します。
14. AC 電圧と電流の波形を観察します。出力電圧が高い場合、電流スパイクは大幅に低くなりますが、THD は依然として高いままです。

ラボ 8 のテストシーケンスは次のとおりです。

1. 差動プローブを AC コネクタ J4 と J2 に接続します。
2. 2 つ目の差動プローブを TP27 および TP12 にそれぞれ接続します。
3. トランス T1 の 2 次側線の周囲にログスキー コイルを接続します。
4. 電流プローブを AC ラインにつながるワイヤに接続します
5. CYCLO_LAB の定義 (cinv_settings.h 内) を 8 に設定します。
6. 定電圧モードで 42V に安定した DC 負荷と並列に、DC 電源を 16A 制限で 40V に設定します。
7. AC 電源を、5A の制限で 25V AC に設定します。
8. 必要なら、抵抗を並列に接続します。
9. ファームウェアをビルドしてコントローラにダウンロードし、実行します。
10. <DPSDK>\solutions\tida_010954\source\debug\lab7.txt ファイルを Expressions ビューにインポートします。
11. 次の変数 `cyclo_iref_g = 0.2`、`cyclo_pi_enabled = 1`、`cyclo_dt_comp_enabled = 1`、`cyclo_pr_enabled = 0.0` を設定します。
12. `cyclo_run = 1` に設定し `cyclo_started` が 1 になり、`cyclo_polarity` の符号が変更されていることを確認します。
13. `cyclo_iref_g = 3.6A` を 0.1 ステップ刻みで変更します。
14. AC 電圧と電流の波形を観察します。THD は大幅に削減されます。

4.3 テスト結果

図 4-4 は、TIDA-010954 基板の総合効率を示しています。




図 4-4. TIDA-010954 の効率

5 設計とドキュメントのサポート

5.1 デザイン ファイル

5.1.1 回路図

回路図をダウンロードするには、[TIDA-010954](#) のデザイン ファイルを参照してください。

5.1.2 BOM

部品表 (BOM) をダウンロードするには、[TIDA-010954](#) のデザイン ファイルを参照してください。

5.2 ツールとソフトウェア

ツール

[TMDSCNCD28P55X](#) TMDSCNCD28P55X controlCARD の評価基板

ソフトウェア

[Code Composer Studio™](#) 統合開発環境 (IDE)

[C2000WARE-DIGITALPOWER-SDK](#) C2000™ マイコン向け DigitalPower ソフトウェア開発キット (SDK)

5.3 ドキュメントのサポート

1. テキサス・インスツルメンツ、『[400W GaN ベース MPPT チャージコントローラおよびパワー オプティマイザ、リファレンス](#)』デザイン ガイド
2. Yang, Q., Yang, J., and Li, R. (April 2023). *Analysis of Grid Current Distortion and Waveform Improvement Methods of Dual-Active-Bridge Microinverter*. IEEE Transactions on Power Electronics, vol. 38, no. 4, pp. 4345-4359. <https://ieeexplore.ieee.org/document/9969945> から取得

5.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

5.5 商標

E2E™, C2000™, PowerPAD™, and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

USB Type-C® is a registered trademark of USB Implementers Forum.

すべての商標は、それぞれの所有者に帰属します。

6 著者について

VSEVOLOD ELANTSEV は、テキサス・インスツルメンツドイツのグリッド インフラのシステム エンジニアです。Vsevolod は主に電力変換システムを担当しています。Vsevolod は 2011 年にロシアのノヴォチェルカスクにある南ロシア国立工科大学を卒業しています。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、ます。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated