ZHCSCG7B January   2014  – May 2014 DAC37J82 , DAC38J82

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用范围
  3. 3 说明
  4. 4 修订历史记录
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  Handling Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  DC Electrical Characteristics
    6. 6.6  Digital Electrical Characteristics
    7. 6.7  AC Electrical Characteristics
    8. 6.8  Timing Requirements
    9. 6.9  Switching Characteristics
    10. 6.10 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1  Serdes Input
      2. 7.3.2  Serdes Rate
      3. 7.3.3  Serdes PLL
      4. 7.3.4  Serdes Equalizer
      5. 7.3.5  JESD204B Descrambler
      6. 7.3.6  JESD204B Frame Assembly
      7. 7.3.7  Serial Peripheral Interface (SPI)
      8. 7.3.8  Multi-Device Synchronization
      9. 7.3.9  Input Multiplexer
      10. 7.3.10 FIR Filters
      11. 7.3.11 Full Complex Mixer
      12. 7.3.12 Coarse Mixer
      13. 7.3.13 Dithering
      14. 7.3.14 Complex Summation
      15. 7.3.15 Quadrature Modulation Correction (QMC)
        1. 7.3.15.1 Gain and Phase Correction
        2. 7.3.15.2 Offset Correction
      16. 7.3.16 Group Delay Correction Block
        1. 7.3.16.1 Fine Fractional Delay FIR Filter
        2. 7.3.16.2 Coarse Fractional Delay FIR Filter
      17. 7.3.17 Output Multiplexer
      18. 7.3.18 Power Measurement And Power Amplifier Protection
      19. 7.3.19 Serdes Test Modes
      20. 7.3.20 Error Counter
      21. 7.3.21 Eye Scan
      22. 7.3.22 JESD204B Pattern Test
      23. 7.3.23 Temperature Sensor
      24. 7.3.24 Alarm Monitoring
      25. 7.3.25 LVPECL Inputs
      26. 7.3.26 CMOS Digital Inputs
      27. 7.3.27 Reference Operation
      28. 7.3.28 Analog Outputs
      29. 7.3.29 DAC Transfer Function
    4. 7.4 Device Functional Modes
      1. 7.4.1 Clocking Modes
        1. 7.4.1.1 PLL Bypass Mode
        2. 7.4.1.2 PLL Mode
      2. 7.4.2 PRBS Test Mode
    5. 7.5 Register Map
      1. 7.5.1 Register Descriptions
  8. 8 Applications and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Applications
      1. 8.2.1 Low-IF Wideband LTE Transmitter
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
          1. 8.2.1.2.1 Data Input Rate
          2. 8.2.1.2.2 Intermediate Frequency
          3. 8.2.1.2.3 Interpolation
          4. 8.2.1.2.4 DAC PLL Setup
          5. 8.2.1.2.5 Serdes Lanes
        3. 8.2.1.3 Application Performance Plots
      2. 8.2.2 Zero-IF Wideband Transmitter
        1. 8.2.2.1 Design Requirements
        2. 8.2.2.2 Detailed Design Procedure
          1. 8.2.2.2.1 Data Input Rate
          2. 8.2.2.2.2 Interpolation
          3. 8.2.2.2.3 Serdes Lanes
          4. 8.2.2.2.4 LO Feedthrough and Sideband Correction
        3. 8.2.2.3 Application Performance Plots
    3. 8.3 Initialization Set Up
  9. 9 Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Examples
  11. 11器件和文档支持
    1. 11.1 相关链接
    2. 11.2 Trademarks
    3. 11.3 Electrostatic Discharge Caution
    4. 11.4 术语表
  12. 12机械封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 分辨率：16 位
  • 最大采样率：
    • DAC37J82：1.6GSPS
    • DAC38J82：2.5GSPS
  • 最大输入数据速率：1.23GSPS
  • JESD204B 接口
    • 8 个 JESD204B 串行输入信道
    • 每信道最大位速率 12.5Gbps
    • 子类 1 多 DAC 同步
  • 片上极低抖动锁相环 (PLL)
  • 可选 1x - 16x 插值
  • 具有 48 位数值控制振荡器 (NCO) / 或 ±n×Fs/8 的独立复杂混频器
  • 宽频带数字正交调制器校正
  • Sinx/x 校正滤波器
  • 分数采样组延迟校正
  • 经由输出复用器灵活路由至四个模拟输出
  • 3/4 线制串行控制总线 (SPI)
  • 集成温度传感器
  • JTAG 边界扫描
  • 与四通道 DAC37J84/DAC38J84 引脚兼容
  • 功率耗散：2.5GSPS 时为 1.1W
  • 封装：10mm x 10mm，144 焊球倒装芯片球状引脚栅格阵列 (BGA)

2 应用范围

  • 蜂窝基站
  • 分集传输
  • 宽频带通信
  • 直接数字合成 (DDS) 仪器
  • 毫米波/微波回程
  • 自动测试设备
  • 线缆基础设施
  • 雷达

3 说明

引脚兼容 DAC37J82/DAC38J82 系列是一款具有 JESD204B 接口的极低功率，16 位，双通道，1.6/2.5GSPS 数模转换器 (DAC)。 最大输入数据速率为 1.23GSPS。

数字数据通过运行速率高达 12.5Gbps 的 1、2、4 或 8 条可配置串行 JESD204B 信道输入到器件中，这些信道具有片上端接和可编程均衡功能。 此接口可实现基于 JESD204B 子类 1 SYSREF 的确定性延迟，并且可实现多个器件的完全同步。

此器件包括简化复杂发射架构的特性。 具有超过 90dB 阻带衰减的完全可旁路 2x 至 16x 数字插值滤波器可简化数据接口和重建滤波器。 一个片上 48 位数值控制振荡器 (NCO) 和独立复杂混频器可实现灵活且准确的载波信号放置。

高性能低抖动 PLL 可简化器件计时，而又不会对动态范围造成太大影响。 数字正交调制器校正 (QMC) 和组延迟校正 (QDC) 可在直接上行转换应用中为通道间的增益、偏移、相位以及组延迟实现完整的 IQ 补偿。 一个可编程功率放大器 (PA) 保护机制可以在检测到输入数据的异常功率运行方式时提供 PA 保护。

DAC37J82/DAC38J82 系列提供四个模拟输出，并且来自两个内部数字路径的数据可经由输出复用器被路由至这四个 DAC 输出的任意两个输出。

器件信息(1)

部件号 封装 封装尺寸（标称值）
DAC37J82 倒装芯片球状引脚栅格阵列 (FCBGA) (144) 10.00mm x 10.00mm
DAC38J82 FCBGA (144) 10.00mm x 10.00mm
  1. 如需了解所有可用封装，请见数据表末尾的可订购产品附录。
fp_schem_lase16.gif

4 修订历史记录

Changes from A Revision (January 2014) to B Revision

    Changes from * Revision (January 2014) to A Revision

    • Changed 状态从产品预览更改为生产数据Go
    • Changed Pin ConfigurationGo