ZHCSMX4D September   2020  – March 2022 DRV8300

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 Revision History
  5. 5 Device Comparison Table
  6. 6 Pin Configuration and Functions
  7. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings Comm
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Timing Diagrams
    7. 7.7 Typical Characteristics
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Three BLDC Gate Drivers
        1. 8.3.1.1 Gate Drive Timings
          1. 8.3.1.1.1 Propagation Delay
          2. 8.3.1.1.2 Deadtime and Cross-Conduction Prevention
        2. 8.3.1.2 Mode (Inverting and non inverting INLx)
      2. 8.3.2 Pin Diagrams
      3. 8.3.3 Gate Driver Protective Circuits
        1. 8.3.3.1 VBSTx Undervoltage Lockout (BSTUV)
        2. 8.3.3.2 GVDD Undervoltage Lockout (GVDDUV)
    4. 8.4 Device Functional Modes
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Bootstrap Capacitor and GVDD Capacitor Selection
      3. 9.2.3 Application Curves
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12Device and Documentation Support
    1. 12.1 接收文档更新通知
    2. 12.2 支持资源
    3. 12.3 Trademarks
    4. 12.4 Electrostatic Discharge Caution
    5. 12.5 术语表
  13. 13Mechanical, Packaging, and Orderable Information

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 100V 三相半桥栅极驱动器
    • 驱动 N 沟道 MOSFET (NMOS)
    • 栅极驱动器电源 (GVDD)：5-20V
    • MOSFET 电源 (SHx) 支持高达 100V 的电压
  • 集成自举二极管（DRV8300D 器件）
  • 支持反相和同相 INLx 输入
  • 自举栅极驱动架构
    • 750mA 拉电流
    • 1.5A 灌电流
  • 支持由高达 15 节串联电池供电的应用
  • SHx 引脚具有低漏电流（小于 55µA）
  • 绝对最大 BSTx 电压高达 125V
  • SHx 引脚瞬态负压可达 -22V
  • 内置跨导保护
  • 针对 QFN 封装型号，可通过 DT 引脚调节死区时间
  • 针对 TSSOP 封装型号，固定插入 200ns 死区时间
  • 支持 3.3V 和 5V 逻辑输入（绝对最大值为 20V）
  • 4ns 典型传播延迟匹配
  • 紧凑型 QFN 和 TSSOP 封装
  • 具有电源块的高效系统设计
  • 集成保护特性
    • BST 欠压锁定 (BSTUV)
    • GVDD 欠压 (GVDDUV)