ZHCSDP9D October   2011  – April 2015 DS110DF410

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 典型应用图
  5. 5 修订历史记录
  6. 6 Pin Configuration and Functions
  7. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Typical Characteristics
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Device Data Path Operation
      2. 8.3.2 Signal Detect
      3. 8.3.3 CTLE
      4. 8.3.4 DFE
      5. 8.3.5 Clock and Data Recovery
      6. 8.3.6 Output Driver
      7. 8.3.7 Device Configuration
        1. 8.3.7.1 Rate and Subrate Setting
    4. 8.4 Device Functional Modes
      1. 8.4.1 SMBus Master Mode and SMBus Slave Mode
      2. 8.4.2 Address Lines <ADDR_[3:0]>
      3. 8.4.3 SDA and SDC
      4. 8.4.4 Standards-Based Modes
        1. 8.4.4.1 Ref_mode 3 Mode (Reference Clock Required)
        2. 8.4.4.2 False Lock Detector Setting
        3. 8.4.4.3 Reference Clock In
        4. 8.4.4.4 Reference Clock Out
        5. 8.4.4.5 Driver Output Voltage
        6. 8.4.4.6 Driver Output De-Emphasis
        7. 8.4.4.7 Driver Output Rise/Fall Time
        8. 8.4.4.8 INT
        9. 8.4.4.9 LOCK_3, LOCK_2, LOCK_1, and LOCK_0
    5. 8.5 Programming
      1. 8.5.1  SMBus Strap Observation
      2. 8.5.2  Device Revision and Device ID
      3. 8.5.3  Control/Shared Register Reset
      4. 8.5.4  Interrupt Channel Flag Bits
      5. 8.5.5  SMBus Master Mode Control Bits
      6. 8.5.6  Resetting Individual Channels of the Retimer
      7. 8.5.7  Interrupt Status
      8. 8.5.8  Overriding the CTLE Boost Setting
      9. 8.5.9  Overriding the VCO Search Values
      10. 8.5.10 Overriding the Output Multiplexer
      11. 8.5.11 Overriding the VCO Divider Selection
      12. 8.5.12 Using the PRBS Generator
      13. 8.5.13 Using the Internal Eye Opening Monitor
      14. 8.5.14 Overriding the DFE Tap Weights and Polarities
      15. 8.5.15 Enabling Slow Rise/Fall Time on the Output Driver
      16. 8.5.16 Inverting the Output Polarity
      17. 8.5.17 Overriding the Figure of Merit for Adaptation
      18. 8.5.18 Setting the Rate and Subrate for Lock Acquisition
      19. 8.5.19 Setting the Adaptation/Lock Mode
      20. 8.5.20 Initiating Adaptation
      21. 8.5.21 Setting the Reference Enable Mode
      22. 8.5.22 Overriding the CTLE Settings Used for CTLE Adaptation
      23. 8.5.23 Setting the Output Differential Voltage
      24. 8.5.24 Setting the Output De-Emphasis Setting
    6. 8.6 Register Maps
      1. 8.6.1 Register Information
      2. 8.6.2 Bit Fields in the Register Set
      3. 8.6.3 Writing to and Reading from the Control/Shared Registers
      4. 8.6.4 Channel Select Register
      5. 8.6.5 Reading to and Writing from the Channel Registers
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
      3. 9.2.3 Application Curves
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12器件和文档支持
    1. 12.1 器件支持
      1. 12.1.1 第三方产品免责声明
    2. 12.2 文档支持
      1. 12.2.1 相关文档
    3. 12.3 商标
    4. 12.4 静电放电警告
    5. 12.5 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 每个通道的数据传输速率独立锁定在 8.5Gbps 至 11.3Gbps 范围内（及其子速率）
  • 支持 2/4/8 分之一的子速率
  • 基于协议选择模式的快速锁定操作
  • 低延迟（约 300ps）
  • 具有自适应均衡功能，可在 5GHz 频率下提供最高 34dB 的升压
  • 可调节的发送 VOD：600 至 1300mVp-p
  • 可调节发送去加重功能：最高达 -12dB
  • 典型功耗 (EQ + DFE + CDR + DE)：每通道 180mW
  • 可编程的输出极性反转
  • 输入信号检测，CDR 锁定检测/指示器
  • 片上眼图监视器 (EOM)，伪随机二进制序列 (PRBS) 发生器
  • 2.5V±5% 单电源
  • 系统管理总线 (SMbus)/EEPROM 配置模式
  • 工作温度范围为 -40°C 至 85°C
  • 48 引脚 7mm x 7mm 超薄四方扁平无引线 (WQFN) 封装
  • 可轻松在中继器与重定时器之间进行引脚兼容升级
    • DS100RT410 (EQ + CDR + DE)：10.3125Gbps
    • DS100DF410 (EQ + DFE + CDR + DE)：10.3125Gbps
    • DS110RT410 (EQ + CDR + DE)：8.5 - 11.3Gbps
    • DS110DF410 (EQ + DFE + CDR + DE)：8.5 - 11.3Gbps
    • DS125RT410 (EQ + CDR + DE)：9.8 - 12.5Gbps
    • DS125DF410 (EQ + DFE + CDR + DE)：9.8 - 12.5Gbps
    • DS100BR410 (EQ + DE)：最高为 10.3125Gbps

2 应用

  • 前端口 SFF 8431 (SFP+) 光学铜缆和直连铜缆
  • 背板长度延长，数据重定时器
  • 以太网：10GbE、1GbE
  • 光纤通道，无限带宽技术
  • 其他高达 11.3Gbps 的专有数据传输速率

3 说明

DS110DF410 是一款具有集成信号调节功能的四通道重定时器。 该器件包含完全自适应性连续时间线性均衡器 (CTLE)、自校准 5 抽头判决反馈均衡器 (DFE)、时钟和数据恢复 (CDR) 锁定检测以及发送去加重 (DE) 驱动器，可在有损且存在串扰的高速串行链路中实现数据传输，比特误差率 (BER) < 1×10-15。

每个通道的数据传输速率均可独立锁定在 8.5Gbps 至 11.3Gbps 范围内（及其相应的 1/2、1/4 和 1/8 子速率上），从而支持各类通信协议。 该器件使用一个 25MHz 的晶振时钟来加速 CDR 锁定过程。 该时钟不用于校准锁相环 (PLL)，无需与串行数据同步。

可编程设置既可以通过 SMBus (I2C) 接口来应用，也可以通过外部 EEPROM 进行加载。 凭借片上眼图监视器和 PRBS 发生器，可以在系统调通或现场调试过程中实时测量高速串行数据。

器件信息(1)

器件型号 封装 封装尺寸（标称值）
DS110DF410 WQFN (48) 7.00mm x 7.00mm
  1. 如需了解所有可用封装，请见数据表末尾的可订购产品附录。

4 典型应用图

DS110DF410 30177080.gif