技术手册

用于 GPIO 隔离的数字隔离器

随着隔离通道数量的增加，光耦合器的优势不再凸显，因为每个信号都需要单独隔离。因为隔离通道的数量保持不变，带有移位寄存器的数字隔离器方法受到人们的关注。图 1 展示了具有诊断反馈功能的 16 通道数字输出模块的方框图。

图 1-1 方框图.

微控制器提供串行接口（此处为 SPI），该接口由具有四个通道的 ISO7741 进行隔离。三个通道（SCLK、CS# 和 MOSI）在现场侧正向隔离，一个通道 (MISO) 反向隔离。

方框图中的蓝色部分支持通用输出功能并控制八个 4 通道高侧驱动器 TPS274160 的 INx 引脚。串行输入、并行输出移位寄存器 SN74HCS594-Q1 在 SER 引脚接收数据位，数据位在 QH 引脚处以 8 个 SCLK 周期的延迟移出。两个菊花链式 SN74HCS594-Q1 需要一个长度为 16 位的数据帧来为移位寄存器提供一组新数据（另请参阅图 2）。16 个 INx 信号与 CS# 上升沿同时更新。SN74HCS594-Q1 具有施密特触发器输入，可增强抗噪能力。上电后，所有输出都设为低电平。

图 1-2 时序.

方框图中的绿色部分通过并行输入、串行输出移位寄存器 SN74HCS165 支持通用输入功能（四个 TPS274160 器件的 FAULT# 引脚）。数据位在 QH 引脚处于 CLK 的上升沿时移出。SPI 使用相同的边沿移入接收数据，因此 SN74HCS165 需要反转 SCLK 信号。为了向控制器提供最新的 FAULT# 引脚电平，FAULT# 引脚自传输开始时在 CS# 下降沿被锁存。输入引脚在 SH/LD# 引脚的上升沿被锁存，因此 CS# 信号也需要反转。可提供每个封装带有两个逆变器的器件，例如带有施密特触发器输入的 SN74LVC2G14。连接 CLK INH 引脚来接收 CS# 信号，可忽略数据帧外不需要的 SCLK 转换。

MSP430 系列的 SPI 实现方式允许在 SLCK 的无效期间以及锁存和驱动边沿选择极性。为了满足 SN74HCS594-Q1 器件的接口要求，需要 SCLK 低电平无效且在第一个边沿锁存数据。

INx 和 FAULT# 的最大更新速率取决于最大 SCLK 开关频率、SPI 信号的设置和保持时间、隔离器的延迟和逻辑的电源电压。本文档不包括计算详细，但可使用 3.3V 电源实现 100kHz（最小值）的更新速率，这对于标准数字输出模块来说已足够。

硅基隔离与光耦合器的比较

与使用光耦合器的每通道隔离相比，由数字隔离器控制大量独立 GPIO 信号具有以下优势。

功耗

功耗与通道数无关，数字隔离器的输入可提供高阻抗输入。在 SPI 接口中进行配置时，光耦合器的功耗是数字隔离器的 10 倍。晶体管可提供电流，或者控制器的控制信号可直接提供电流。

尺寸和高度

数字隔离器 ISO7741 采用小型 5mm × 6mm SOIC 封装；移位寄存器采用 TSSOP 封装。示例应用需要大约 100mm² 的布板空间，而采用光耦合器的相同解决方案（6 个器件，每个封装 4 通道）则需要大约 275mm² 的布板空间。

更新速率

对于此示例，SPI 时钟速率必须至少为所需 INx 和 FAULT# 更新速率的 17 倍。标准光耦合器的延迟在同一范围内，取决于负载电阻，但也取决于内部存储、上升和下降时间。

处理器资源

所述方法的处理器资源与通道数无关。SPI 只需要四个处理器引脚。现如今的大多数 SPI 实现方案都采用缓冲机制，也就是说，周期精确的背对背传输是可能的。控制器包括由 SPI 中断触发的直接内存访问 (DMA)，将软件开销缩减为内存读取或写入。相比之下，每个光耦合器都需要单独的控制器 GPIO 线。通过端口引脚控制 GPIO 可能不如使用软件进行控制那般准确。即使是由中断驱动的实现通常也无法保障控制器端口引脚的周期精确更新。

可扩展性

通过向信号链添加移位寄存器，该解决方案可以 8 的倍数扩展。如图所示，如果通道计数发生变化，则不需要查看处理器资源。

BOM 数目

BOM 包括 ISO7741DBQ 和一个或多个串行移位寄存器、一个用于输入功能的双路反相器和一些旁路电容器。光耦合器的数量取决于隔离通道，但对于一个器件具有多个通道的情况，也可使用一个光耦合器。如果使用集电极开路输出，每个光耦合器的输入端至少需要一个限流电阻，输出端至少需要一个上拉电阻。

老化

数字隔离器作为光耦合器更可靠，这在运行时间长的工业级全天候应用中尤为重要。

参考文献

• ISO7741 产品页面

• TPS274160 产品页面

• SN74HCS594-Q1 产品页面

• SN74HCS165 产品页面

• SN74LVC2G14 产品页面