ZHCSFE6A February   2013  – August 2016 TMS320DM369

PRODUCTION DATA.  

  1. 1TMS320DM369 数字媒体片上系统 (DMSoC)
    1. 1.1 特性
    2. 1.2 应用
    3. 1.3 说明
    4. 1.4 功能框图
  2. 2修订历史记录
  3. 3Device Overview
    1. 3.1 Device Comparison
    2. 3.2 Device Characteristics
    3. 3.3 Device Compatibility
    4. 3.4 ARM Subsystem Overview
      1. 3.4.1  Components of the ARM Subsystem
      2. 3.4.2  ARM926EJ-S RISC CPU
      3. 3.4.3  CP15
      4. 3.4.4  MMU
      5. 3.4.5  Caches and Write Buffer
      6. 3.4.6  Tightly Coupled Memory (TCM)
      7. 3.4.7  Advanced High-performance Bus (AHB)
      8. 3.4.8  Embedded Trace Macrocell (ETM) and Embedded Trace Buffer (ETB)
      9. 3.4.9  ARM Memory Mapping
        1. 3.4.9.1 ARM Internal Memories
        2. 3.4.9.2 External Memories
      10. 3.4.10 Peripherals
      11. 3.4.11 ARM Interrupt Controller (AINTC)
    5. 3.5 System Control Module
    6. 3.6 Power Management
    7. 3.7 Memory Map Summary
    8. 3.8 Pin Assignments
      1. 3.8.1 Pin Map (Bottom View)
    9. 3.9 Terminal Functions
  4. 4Device Configurations
    1. 4.1 System Module Registers
    2. 4.2 Boot Modes
      1. 4.2.1 Boot Modes Overview
    3. 4.3 Device Clocking
      1. 4.3.1 Overview
      2. 4.3.2 PLL Controller Module
      3. 4.3.3 PLLC1
      4. 4.3.4 PLLC2
      5. 4.3.5 Processing, Video, EDMA and DDR EMIF Subsystems Maximum Operating Frequencies
      6. 4.3.6 PLL Controller Clocking Configurations Examples
      7. 4.3.7 Peripheral Clocking Considerations
    4. 4.4 Power and Sleep Controller (PSC)
    5. 4.5 Pin Multiplexing
    6. 4.6 Device Reset
    7. 4.7 Default Device Configurations
      1. 4.7.1 Device Configuration Pins
      2. 4.7.2 PLL Configuration
      3. 4.7.3 Power Domain and Module State Configuration
      4. 4.7.4 ARM Boot Mode Configuration
      5. 4.7.5 AEMIF Configuration
        1. 4.7.5.1 AEMIF Pin Configuration
        2. 4.7.5.2 AEMIF Timing Configuration
      6. 4.7.6 Oscillator Frequency Configuration
    8. 4.8 Debugging Considerations
      1. 4.8.1 Pullup/Pulldown Resistors
  5. 5System Interconnect
  6. 6Device Operating Conditions
    1. 6.1 Electrical Characteristics Over Recommended Ranges of Supply Voltage and Operating Case Temperature (Unless Otherwise Noted)
  7. 7Peripheral Information and Electrical Specifications
    1. 7.1  Parameter Information Device-Specific Information
      1. 7.1.1 Signal Transition Levels
      2. 7.1.2 Timing Parameters and Board Routing Analysis
    2. 7.2  Recommended Clock and Control Signal Transition Behavior
    3. 7.3  Power Supplies
    4. 7.4  Power-Supply Sequencing
      1. 7.4.1 Simple Power-On and Power-Off Method
      2. 7.4.2 Restricted Power-On and Power-Off Method
      3. 7.4.3 Power-Supply Design Considerations
      4. 7.4.4 Power-Supply Decoupling
    5. 7.5  Reset
      1. 7.5.1 Reset Electrical Data/Timing
    6. 7.6  Oscillators and Clocks
      1. 7.6.1 MXI1 Oscillator
      2. 7.6.2 Clock PLL Electrical Data/Timing (Input and Output Clocks)
      3. 7.6.3 PRTCSS Oscillator
      4. 7.6.4 PRTCSS Electrical Data/Timing
    7. 7.7  Power Management and Real Time Clock Subsystem (PRTCSS)
      1. 7.7.1 PRTCSS Peripheral Register Description
    8. 7.8  General-Purpose Input/Output (GPIO)
      1. 7.8.1 GPIO Peripheral Register Description
      2. 7.8.2 GPIO Peripheral Input/Output Electrical Data/Timing
      3. 7.8.3 GPIO Peripheral External Interrupts Electrical Data/Timing
    9. 7.9  EDMA Controller
      1. 7.9.1 EDMA Channel Synchronization Events
      2. 7.9.2 EDMA Peripheral Register Description
    10. 7.10 External Memory Interface (EMIF)
      1. 7.10.1 Asynchronous EMIF (AEMIF)
        1. 7.10.1.1 NAND (NAND, SmartMedia, xD)
        2. 7.10.1.2 OneNAND
        3. 7.10.1.3 EMIF Peripheral Register Descriptions
        4. 7.10.1.4 AEMIF Electrical Data/Timing
      2. 7.10.2 DDR2/mDDR Memory Controller
      3. 7.10.3 DDR2/mDDR Memory Controller Electrical Data/Timing
        1. 7.10.3.1 DDR2/mDDR Routing Specifications
          1. 7.10.3.1.1  DDR2/mDDR Interface
          2. 7.10.3.1.2  DDR2/mDDR Interface Schematic
          3. 7.10.3.1.3  Compatible JEDEC DDR2/mDDR Devices
          4. 7.10.3.1.4  PCB Stack Up
          5. 7.10.3.1.5  Placement
          6. 7.10.3.1.6  DDR2/mDDR Keep Out Region
          7. 7.10.3.1.7  Bulk Bypass Capacitors
          8. 7.10.3.1.8  High-Speed Bypass Capacitors
          9. 7.10.3.1.9  Net Classes
          10. 7.10.3.1.10 DDR2/mDDR Signal Termination
          11. 7.10.3.1.11 VREF Routing
          12. 7.10.3.1.12 DDR2/mDDR CK and ADDR_CTRL Routing
    11. 7.11 MMC/SD
      1. 7.11.1 MMC/SD Peripheral Register Description
      2. 7.11.2 MMC/SD Electrical Data/Timing
    12. 7.12 Video Processing Subsystem (VPSS) Overview
      1. 7.12.1 Video Processing Front-End (VPFE)
        1. 7.12.1.1 Image Sensor Interface (ISIF)
        2. 7.12.1.2 The Image Pipe Interface (IPIPEIF)
        3. 7.12.1.3 Image Pipe - Hardware Image Signal Processor (IPIPE)
        4. 7.12.1.4 Hardware 3A (H3A)
        5. 7.12.1.5 Face Detection Module
        6. 7.12.1.6 VPFE Electrical Data/Timing
      2. 7.12.2 Video Processing Back-End (VPBE)
        1. 7.12.2.1 On-Screen Display (OSD)
        2. 7.12.2.2 Video Encoder / Digital LCD Controller (VENC/DLCD)
        3. 7.12.2.3 VPBE Electrical Data/Timing
        4. 7.12.2.4 High-Definition (HD) DACs and Video Buffer Electrical Data/Timing
          1. 7.12.2.4.1 HD DACs-Only Option
          2. 7.12.2.4.2 DAC With Video Buffer Option
    13. 7.13 USB2.0
      1. 7.13.1 USB Peripheral Register Description
      2. 7.13.2 USB2.0 Electrical Data/Timing
    14. 7.14 Universal Asynchronous Receiver/Transmitter (UART)
      1. 7.14.1 UART Peripheral Register Description
      2. 7.14.2 UART Electrical Data/Timing
    15. 7.15 Serial Port Interface (SPI)
      1. 7.15.1 SPI Peripheral Register Description
      2. 7.15.2 SPI Electrical Data/Timing
        1. 7.15.2.1 Master Mode — General
        2. 7.15.2.2 Slave Mode — General
        3. 7.15.2.3 Master Mode — Additional
        4. 7.15.2.4 Slave Mode — Additional
    16. 7.16 Inter-Integrated Circuit (I2C)
      1. 7.16.1 I2C Peripheral Register Description
      2. 7.16.2 I2C Electrical Data/Timing
        1. 7.16.2.1 Inter-Integrated Circuits (I2C) Timing
    17. 7.17 Multichannel Buffered Serial Port (McBSP)
      1. 7.17.1 McBSP Peripheral Register Description
      2. 7.17.2 McBSP Electrical Data/Timing
        1. 7.17.2.1 multichannel Buffered Serial Port (McBSP) Timing
    18. 7.18 Timer
      1. 7.18.1 Timer Peripheral Register Description
      2. 7.18.2 Timer Electrical Data/Timing
    19. 7.19 Pulse Width Modulator (PWM)
      1. 7.19.1 PWM Peripheral Register Description
      2. 7.19.2 PWM0/1/2/3 Electrical/Timing Data
    20. 7.20 Real Time Out (RTO)
      1. 7.20.1 Real Time Out (RTO) Peripheral Register Description
      2. 7.20.2 RTO Electrical/Timing Data
    21. 7.21 Ethernet Media Access Controller (EMAC)
      1. 7.21.1 EMAC Peripheral Register Description
      2. 7.21.2 Ethernet Media Access Controller (EMAC) Electrical Data/Timing
    22. 7.22 Management Data Input/Output (MDIO)
      1. 7.22.1 MDIO Peripheral Register Description
      2. 7.22.2 Management Data Input/Output (MDIO) Electrical Data/Timing
    23. 7.23 Host-Port Interface (HPI) Peripheral
      1. 7.23.1 HPI Device-Specific Information
      2. 7.23.2 HPI Bus Master
      3. 7.23.3 HPI Peripheral Register Description
      4. 7.23.4 HPI Electrical Data/Timing
    24. 7.24 Key Scan
      1. 7.24.1 Key Scan Peripheral Register Description
        1. 7.24.1.1 Key Scan Registers
      2. 7.24.2 Key Scan Electrical Data/Timing
    25. 7.25 Analog-to-Digital Converter (ADC)
      1. 7.25.1 Analog-to-Digital Converter (ADC) Peripheral Register Description
        1. 7.25.1.1 Analog-to-Digital Converter (ADC) Interface Registers
    26. 7.26 Voice Codec
      1. 7.26.1 Voice Codec Register Description
        1. 7.26.1.1 Voice Codec Registers
    27. 7.27 IEEE 1149.1 JTAG
      1. 7.27.1 JTAG Register Description
      2. 7.27.2 JTAG Test-Port Electrical Data/Timing
  8. 8器件和文档支持
    1. 8.1 开发工具
    2. 8.2 器件命名规则
    3. 8.3 文档支持
    4. 8.4 Community Resources
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 Glossary
  9. 9机械封装和可订购产品信息
    1. 9.1 封装信息
    2. 9.2 ZCE 的热性能数据

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ZCE|338
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 TMS320DM369 数字媒体片上系统 (DMSoC)

1.1 特性

  • 高性能数字媒体片上系统 (DMSoC)
    • 432MHz ARM®ARM926EJ-S™时钟速率
    • 4:2:2（8 和 16 位）接口
    • 能够处理 1080p 30fps H 264 视频
    • 引脚与 DM365、DM368、DMVA1 和 DMVA2 处理器兼容
    • 软件完全兼容 ARM9™
    • 432MHz 器件支持扩展级温度
    • 支持 TI 第三代噪声滤波器
    • 支持 SMART 编解码器功能，可实现超低比特率
  • ARM® ARM926EJ-S™ 内核
    • 支持 32 位和 16 位
      （拇指®模式）指令集
    • 数字信号处理器 (DSP) 指令扩展和单周期乘法累加 (MAC)
    • ARM® Jazelle®技术
    • 针对实时调试的嵌入式 ICE-RT 逻辑
  • ARM9 内存架构
    • 16KB 指令缓存
    • 8KB 数据缓存
    • 32KB RAM
    • 16KB ROM
    • 小尾数法
  • 三个视频图像协处理器
    （噪声滤波器、HDVICP 和 MJCP）引擎
    • 支持多种编解码操作
    • H.264、MPEG-4、MPEG-2、MJPEG、JPEG、WMV9 (VC-1)
    • 噪声过滤引擎
  • 视频处理子系统
    • 前端提供：
      • 硬件人脸识别引擎
      • 针对实时图像处理的硬件图像管道 (IPIPE)
        • 大小调整引擎
          • 1/16x 至 8x 的图像大小调整
          • 水平与垂直方向上单独控制
          • 2 个同时输出路径
      • IPIPE 接口 (IPIPEIF)
      • 图像传感器接口 (ISIF) 和 CMOS 图像接口
      • 高达 120MHz 的 16 位并行 AFE（模拟前端）接口
      • 与常见视频解码器的无缝接口
      • BT 601/BT 656/BT 1120 数字 YCbCr 4:2:2（8 位和16 位）接口
      • 直方图模块
      • 镜头失真校正 (LDC) 模块
      • 硬件 3A 统计信息采集模块 (H3A)
    • 后端提供：
      • 硬件屏幕显示 (OSD)
      • NTSC/PAL 视频编码器组合输出
      • 8 和 16 位 YCC 及最高 24 位的 RGB888 数字输出
      • 3 个数模转换器 (DAC)，实现高清 (HD) 模拟视频输出
      • LCD 控制器
      • BT 601/BT 656 数字 YCbCr 4:2:2（8 和 16 位）接口
  • 模数转换器 (ADC)
  • 电源管理和实时时钟子系统 (PRTCSS)
    • 实时时钟 (RTC)
  • 16 位主机端口接口 (HPI)
  • 10/100Mbps 以太网媒体访问控制器 (EMAC)- 数字媒体
    • 符合 IEEE 802.3 标准
    • 支持媒体独立接口 (MII)
    • 管理数据 I/O (MDIO) 模块
  • 键位扫描
  • 视频编解码器
  • 外部存储器接口 (EMIF)
    • DDR2 和 mDDR SDRAM 16 位宽的外部存储器接口 (EMIF)，共有 256MB 的地址空间 (1.8V I/O)
    • 8 和 16 位宽异步 EMIF (AEMIF)
      • 闪存接口
        • 与非门 (NAND)（8 和 16 位宽数据）
        • 16MB 或非门 (NOR) 闪存，静态随机存储器 (SRAM)
        • 一个 NAND（16 位宽数据）
  • 闪存卡接口
    • 2 个多媒体卡 (MMC) / 安全数字卡 (SD/SDIO)
    • SmartMedia/xD
  • 增强型直接存储器访问 (EDMA) 控制器（64 个独立通道）
  • 集成有 2.0 高速物理层 (PHY) 的 USB 端口支持
    • USB 2.0 高速设备
    • USB 2.0 高速主机（迷你主机、支持一个外设）
    • USB On The Go (HS-USB OTG)
  • 4 个 64 位通用定时器（每一个可配置为两个 32 位定时器）
  • 1 个 64 位看门狗定时器
  • 2 个通用异步收发器 (UART)（一个带有 RTS 和 CTS 流控制的快速 UART）
  • 5 个串行外设接口 (SPI)，每个接口均支持两片选
  • 1 个主控或受控内部集成电路 (I2C) Bus™
  • 1 个多通道缓冲串行端口 (McBSP)
    • I2S
    • AC97 音频编解码器接口
    • 通过软件实现的 S/PDIF
    • 标准视频编解码器接口 (AICI2)
    • SPI 协议（只适用于主控模式）
    • T1 (E1) 帧的直连接口
    • 时分复用 (TDM) 模式
    • 128 通道模式
  • 四个脉宽调制器 (PWM) 输出
  • 四个 RTO（实时输出）输出
  • 多达 104 个通用 I/O (GPIO) 引脚（与其他器件功能复用）
  • 引导模式
    • 片载 ARM ROM 引导加载器 (RBL) 以从 NAND 闪存，MMC/SD，UART，USB，SPI，EMAC，或 HPI 引导
    • AEMIF（NOR 和 OneNAND）
  • 可配置省电模式
  • 晶振或外部时钟输入（典型值为 19.2、24、27 或 36MHz）
  • 灵活的锁相环 (PLL) 时钟发生器
  • 支持调试接口
    • IEEE 1149.1 (JTAG) 边界扫描兼容
    • 带有 4KB 跟踪缓冲存储器的 ETB（嵌入式跟踪缓冲器）
    • 可由 ARM 读取的器件修订版本 ID
  • 338 引脚球状引脚栅格阵列 (BGA) 封装
    （ZCE 后缀），0.65mm 焊球间距
  • 65nm 工艺技术
  • 3.3V 和 1.8V (I/O)；1.35V（内部）

1.2 应用

  • IP 摄像机
  • 机器视觉摄像机
  • 超低功耗便携式摄像机
  • 带视频功能的屏蔽门
  • 带视频功能的门禁控制面板
  • 带视频功能的消防面板
  • 视频门铃
  • 视频 IP 电话
  • USB 网络摄像机
  • 媒体播放器和适配器
  • 网络投影仪
  • 家用音频和视频设备
  • 便携式医疗成像设备和患者监视器
  • 便携式摄像机
  • 数码相框

1.3 说明

凭借 TI 基于 DaVinci™ 技术的新款 TMS320DM369 视频处理器，开发者们现在可以在其数字视频设计中以 30 fps（编码和闭环解码）提供清晰度绝佳的 1080 p H.264 多格式视频，再也不需要担心视频格式不支持、网络带宽受限、系统储存容量有限或者成本方面的问题。

DM369 是唯一能够在运行 TI 的第三代噪声滤波技术的同时实现低光 HD H 264 720p 30fps 视频压缩的器件，其引脚与 DM365 处理器兼容，均使用在 432 Mhz 频率下运行的 ARM ARM926EJ-S 内核。这款基于 ARM9 的 DM369 器件支持符合量产标准的 H.264BP/MP/HP、MPEG-4、MPEG-2、MJPEG 和 WMV9 (VC-1) 编解码器，方便客户根据应用需求灵活选用合适的视频编解码器。这些编解码器依赖独立协处理器（HDVICP 和 MJCP）运行，完全无需借助主 ARM 内核来执行压缩。这使得开发者能够在其 应用中充分利用 ARM 的性能，从而满足多通道、多流和多格式等需求。

视频监控设计师们实现了更高的压缩效率，不但能提供更大的存储容量，而且不必限制网络带宽。媒体播放和摄像机驱动 应用（例如，视频门铃、数字标牌、数字录影机、便携式媒体播放器等等）的开发者们能够充分利用低功耗特性，并通过 DM369 器件所支持的全套编解码器确保互操作性和产品可扩展性。

除了支持多格式 HD 视频，DM369 处理器还 提供 了一套外设来降低系统成本和复杂度，从而能够与视频应用所需的大多数附加外部器件无缝 接口。图像传感器接口极为灵活，足以支持 CCD、CMOS 及其他各种接口，例如 BT.656、BT1120。此外，DM369 器件还集成有大量外设为 HD 显示提供支持，其中包括 3 个内置的 10 位 HD 模拟视频数模转换器 (DAC)、DDR2/mDDR、以太网 MAC、USB 2.0、集成音频、主机端口接口 (HPI)、模数转换器 (ADC) 等 特性。 这些特性不但可降低系统总成本，而且还能节省电路板空间，从而打造更为简洁时尚的设计。

器件信息(1)

器件编号 封装 封装尺寸
TMS320DM369ZCE NFBGA (338) 13.00mm x 13.00mm
(1) 有关这些器件的更多信息，请参见Section 9，机械、封装和可订购信息。

1.4 功能框图

Figure 1-1 给出了 TMS320DM369 器件的功能框图。

TMS320DM369 fbd_dm369_2.gif Figure 1-1 功能方框图