JAJSO07B
December 2012 – April 2022
ADS54T01
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Device Comparison
6
Pin Configuration and Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Conditions
7.4
Thermal Information
7.5
Electrical Characteristics
7.6
Electrical Characteristics
7.7
Electrical Characteristics
7.8
Electrical Characteristics
7.9
Electrical Characteristics
7.10
Typical Characteristics
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Test Pattern Output
8.3.2
Clock Inputs
8.3.3
SNR and Clock Jitter
8.3.4
Analog Inputs
8.3.5
Over-Range Indication
8.3.6
Interleaving Correction
8.3.7
High-Resolution Output Data
8.3.8
Low-Resolution Output Data
8.3.9
Full Speed – 7 Bit
8.3.10
Decimated Low-Resolution Output Data
8.3.11
Multi Device Synchronization
8.4
Device Functional Modes
8.4.1
Power-Down Modes
8.4.2
Feedback Mode: Burst Mode
8.4.3
Receive Mode: Decimation Filter
8.4.4
Manual Trigger Mode
8.4.5
Auto Trigger Mode
8.5
Programming
8.5.1
Device Initialization
8.5.2
Serial Register Write
8.5.3
Serial Register Readout
8.6
Register Maps
8.6.1
Serial Register Map
8.6.2
Description of Serial Interface Registers
9
Power Supply Recommendations
10
Device and Documentation Support
10.1
Receiving Notification of Documentation Updates
10.2
サポート・リソース
10.3
Trademarks
10.4
Electrostatic Discharge Caution
10.5
Glossary
11
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
ZAY|196
MPBGAL1
サーマルパッド・メカニカル・データ
発注情報
jajso07b_oa
jajso07b_pm
1
特長
シングル・チャネル
12 ビット分解能
最大クロック・レート:750Msps
低スイング・フルスケール入力:1.0Vpp
高インピーダンス入力を備えたアナログ入力バッファ
入力帯域幅 (3dB):> 1.2GHz
データ出力インターフェイス:DDR LVDS
196 ピンの NFBGA パッケージ (12mm × 12mm)
消費電力:1.2W
f
in
= 230MHz IF での性能
SNR:60.7dBFS
SFDR:73dBc
f
in
= 700MHz IF での性能
SNR:58.6dBFS
SFDR:64dBc
受信モード:ローパス・フィルタまたはハイパス・フィルタによる 2 倍のデシメーション
フィードバック・モード:全帯域幅 DPD フィードバックのバースト・モード出力