JAJSOG7B January   2024  – March 2026 TPS4810-Q1

PRODUCTION DATA  

1.   1
2. 1 特長
3. 2 アプリケーション
4. 3 説明
5. 4 ピン構成および機能
6. 5 仕様
   1. 5.1 絶対最大定格
   2. 5.2 ESD 定格
   3. 5.3 推奨動作条件
   4. 5.4 熱に関する情報
   5. 5.5 電気的特性
   6. 5.6 スイッチング特性
   7. 5.7 代表的特性
7. 6 パラメータ測定情報
8. 7 詳細説明
   1. 7.1 概要
   2. 7.2 機能ブロック図
   3. 7.3 機能説明
      1. 7.3.1 チャージ ポンプとゲート ドライバの出力 (VS、G1PU、G1PD、G2、BST、SRC)
      2. 7.3.2 FET ゲート (G1PU、G1PD) スルー レート制御を使用した容量性負荷駆動
      3. 7.3.3 短絡保護
         1. 7.3.3.1 自動リトライ付き短絡保護
         2. 7.3.3.2 ラッチオフ付き短絡保護
      4. 7.3.4 低電圧誤動作防止 (UVLO)
      5. 7.3.5 逆極性保護
      6. 7.3.6 短絡保護診断 (SCP_TEST)
      7. 7.3.7 TPS48100-Q1 をシンプル ゲート ドライバとして使用
   4. 7.4 デバイスの機能モード
9. 8 アプリケーションと実装
   1. 8.1 使用上の注意
   2. 8.2 代表的なアプリケーション：ローサイド電流検出を使用したバッテリ管理システム (BMS) のサーキット ブレーカ
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
   3. 8.3 電源に関する推奨事項
   4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
11. 10改訂履歴
12. 11メカニカル、パッケージ、および注文情報

TPS4810-Q1 短絡保護および診断機能搭載、100V、車載用、低 I_Q、バック ツー バック MOSFET スマート ハイサイド ドライバ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード