TIDEP0034

符合 JESD204B 标准的 66AK2L06 DSP+ARM 处理器连接到宽带 ADC 和 DAC

TIDEP0034

设计文件

概述

对于目前采用 FPGA 或 ASIC 连接高速数据转换器、需缩短产品上市时间且提升性能,并大幅降低成本、功耗与尺寸的开发者而言,该参考设计包含首款广泛商用的处理器,其集成了 JESD204B 接口与数字前端 (DFE) 处理功能。连接到 ADC12J4000 和 DAC38J84 可为测试、测量和国防应用提供高效的解决方案。

特性
  • 通过 JESD204B 将信号处理器简易集成到数据转换器
  • 使用 150MHz 处理带宽时,多通道采样速率高达 368Msps
  • 其他可用产品:Azcom Technology(生态合作伙伴)的 DFE 信号处理旁路模式配置。请点击此处申请。
  • 用于滤波、下采样或上采样的 DFE 处理
  • 使用 FFTC 加速器进行 FFT/iFFT 处理
  • 针对测试和测量及国防应用进行了优化的系统
  • 宽带采样,附带 JESD 信号处理解决方案,包括 DSP、ADC 和 DAC 板、演示软件、配置 GUI 和入门指南
  • 强大的演示和开发平台,包括三个 EVM、一个确定性延迟卡、原理图、BOM、用户指南、基准测试、软件和演示
下载 观看带字幕的视频 视频

我们开发的全面组装电路板仅用于测试和性能验证,不可用于销售。

设计文件和产品

设计文件

下载现成的系统文件,加快您的设计过程。

TIDU946A.PDF (631 KB)

参考设计概述和经过验证的性能测试数据

TIDREK7.PDF (121 KB)

设计元件、引用标识符和制造商/器件型号的完整列表

TIDRKG5.ZIP (2282 KB)

IC 元件的 3D 模型和 2D 图纸使用的文件

TIDREK6.PDF (625 KB)

设计布局和元件的详细原理图

产品

在设计中包括 TI 产品和可能的替代产品。

时钟抖动清除器

LMK04828具有集成式 2370 至 2630MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器

数据表: PDF | HTML
高速 ADC (≥10 MSPS)

ADC12J400012 位、4.0GSPS、射频采样模数转换器 (ADC)

数据表: PDF | HTML
MOSFET

CSD17483F4采用 1mm x 0.6mm LGA 封装、具有栅极 ESD 保护的单通道、260mΩ、30V、N 沟道 NexFET™ 功率 MOSFET

数据表: PDF | HTML
多媒体和工业网络 SoC

66AK2L06多核 DSP+ARM KeyStone II 片上系统 (SoC)

数据表: PDF
高速 DAC (> 10MSPS)

DAC38J84四通道 16 位 2.5GSPS 1x-16x 内插数模转换器 (DAC)

数据表: PDF

技术文档

star
= TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 4
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 设计指南 66AK2L06 JESD Attach to ADC12J4000 / DAC38J84 Design Guide (Rev. A) 2015-10-22
应用手册 66AK2L06 JESD Attach to ADC12J4000/DAC38J84 Getting Started Guide (Rev. B) 2016-6-20
白皮书 Optimizing your test and measurement solution by leveraging the most integrated 2015-11-3
应用手册 System solution for avionics & defense 2015-9-23

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

查看全部论坛主题 查看英文版全部论坛主题

所有内容均由 TI 和社区贡献者按“原样”提供,并不构成 TI 规范。请参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频