LMX2615EVM-CVAL
宇宙グレード・シンセサイザの評価基板
LMX2615EVM-CVAL
概要
LMX2615EVM-CVAL 評価基板 (EVM) は、LMX2615-SP 製品を評価するための設計を採用しています。組み立て済み PCB を採用しており、Reference Pro を使用してボードのプログラム (書き込み) を行うほか、100MHz の入力リファレンスも搭載しています。この基板は、LMX2615W-MPR のエンジニアリング・サンプル (量産開始前) を使用して組み立てたもので、その目的は、すべての主な電気的仕様と宇宙レベルのデバイス (5962R1723601VXC) を理解して室温でテストすることです。これらの製品は両方とも互いに対してピン互換およびソフトウェア互換です。ただし、エンジニアリング・サンプルは、宇宙製品として総合的な製造フローを通過したわけでも、総合テストに合格したわけでもありません。
特長
- 40MHz ~ 15GHz の出力周波数
- 100kHz オフセットで位相ノイズ -110dBc/Hz (15GHz キャリア使用時)
- 7.5GHz 時のジッタは 45fs rms (100Hz ~ 100MHz)
- 出力電力はプログラマブルで、15GHz 時に最大 7dBm を供給する 2 組の差動出力
- シンセサイザ向け包括的な回路を搭載した、性能最適化とテスト済みの評価基板で、USB プログラミング・モジュールが付属
- Reference Pro
- LMX2615EVM-CVAL
RF PLL / シンセサイザ
開始する
- LMX2615EVM-CVAL のご注文
- TICSPRO-SW のダウンロードとインストール
- LMX2615EVM-CVAL user's guide (英語) を読む
- TICSRPRO-SW を使用してレジスタを構成
購入と開発の開始
LMX2615EVM-CVAL — 宇宙グレード・シンセサイザの評価モジュール
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS Pro 1.7.7.9 installer binary for Windows operating system
製品
クロック・ジェネレータ
クロック・バッファ
発振器
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
RF PLL / シンセサイザ
ハードウェア開発
評価ボード
ドキュメント
TICS Pro 1.7.7.9 Release Notes
TICS Pro 1.7.7.9 Software Manifest
リリース情報
NOTE: v1.7.7.8 was withdrawn due to the installer being built with an older version of several profiles. v1.7.7.9 includes the correct files, and is otherwise identical to v1.7.7.8.
Bug Fixes
- Start Page: dimming improvements for unused input references, force FB config 1 only and require manual copying for FB config 2
- Validation Page: DPLL LOFL validation registers for FB2 are programmed for cases where FB2 is used
- ZDM Page: Added relative time calculations for DPLLx_PH_OFFSET
- Programming Page: Added DPLL loop filter register generator, clearly indicate ROM-only registers for post-EEPROM boot sequence
- LMK5B12212 will now calculate loop filter values
- LMK5B12212 and LMK5C12212A "Read Status" and "Read RO Regs" buttons fixed
- LMK5B12212 and LMK5C12212A corrected PLL1 VCO post-divider frequency on OUT0&1, OUT2&3 pages
- Improved accuracy of frequency error warnings
- Frequency Planner: OUT0/OUT1 CMOS and LDO voltage are now correctly set, REFx for OUT0 or OUT1 is now correctly set
- ZDM configuration now fails more gracefully for unsupported non-integer input/output attempts
Known Issues
- NEW: LMK5B and LMK5C family - In some cases, "Assign Selected VCO Settings to Device" and "Apply Output Clock Settings to Device" may need to be pressed twice for certain cascaded configurations to display correctly
- LMK5C33216 - When cascading from VCO3 to DPLL input, the divide value must manually be entered into DPLLx_REF5_RDIV as ( VCO3 output frequency / DPLLx TDC frequency )
- LMK05318 - In some cases, it is necessary to press "Calculate Frequency Plan" twice for correct VCO2 frequency. This issue is resolved in LMK05318B GUI.
- Burst mode page looping requires long delays to halt, and halting may crash the GUI. If possible, do not loop in burst mode.
- User Controls page can sometimes become desynchronized from Raw Registers and other pages. Refer to Raw Registers or other pages for correct values. Saving/Loading and Import/Export of register data is unaffected, and register data will still be written to and read from connected devices correctly.
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | EVM ユーザー ガイド (英語) | LMX2615EVM-CVAL Wideband 15-GHz Synthesizer (Rev. A) | PDF | HTML | 2022年 8月 23日 | ||
証明書 | LMX2615EVM-CVAL EU Declaration of Conformity (DoC) | 2023年 9月 20日 |