主页 逻辑和电压转换 触发器、锁存器和寄存器 JK 触发器
主页
逻辑和电压转换
触发器、锁存器和寄存器
JK 触发器

CD74HC73

正在供货

具有复位功能的高速 CMOS 逻辑双通道下降沿 J-K 触发器

立即订购
数据表

CD74HC73

正在供货
数据表 立即订购

产品详情

Number of channels 2 Technology family HC Supply voltage (min) (V) 2 Supply voltage (max) (V) 6 Input type Standard CMOS Output type Push-Pull Clock frequency (MHz) 24 Supply current (max) (µA) 40 IOL (max) (mA) 6 IOH (max) (mA) -6 Features Balanced outputs, Clear, High speed (tpd 10-50ns), Negative edge triggered, Positive input clamp diode Operating temperature range (°C) -55 to 125 Rating Catalog
Number of channels 2 Technology family HC Supply voltage (min) (V) 2 Supply voltage (max) (V) 6 Input type Standard CMOS Output type Push-Pull Clock frequency (MHz) 24 Supply current (max) (µA) 40 IOL (max) (mA) 6 IOH (max) (mA) -6 Features Balanced outputs, Clear, High speed (tpd 10-50ns), Negative edge triggered, Positive input clamp diode Operating temperature range (°C) -55 to 125 Rating Catalog
PDIP (N) 14 181.42 mm² 19.3 x 9.4 SOIC (D) 14 51.9 mm² 8.65 x 6
  • 时钟输入迟滞，改进了抗扰度并增加了输入上升和下降时间
  • 异步复位
  • 互补输出
  • 缓冲输入
  • 当 VCC = 5V， CL = 15pF，TA = 25℃ 时 fMAX 典型值 = 60MHz
  • 扇出（在温度范围内）
    • 标准输出：10 个 LSTTL 负载
    • 总线驱动器输出：15 个 LSTTL 负载
  • 宽工作温度范围：–55℃ 至 125℃
  • 平衡的传播延迟及转换时间
  • 与 LSTTL 逻辑 IC 相比，功耗显著降低
  • HC 类型
    • 工作电压为 2 V 至 6V
    • 高抗噪性：当 VCC = 5V 时，NIL = 30%，NIH = VCC 的 30%
  • HCT 类型
    • 工作电压为 4.5V 至 5.5V
    • 直接 LSTTL 输入逻辑兼容性， VIL = 0.8V（最大值），VIH = 2V（最小值）
    • CMOS 输入兼容性，当电压为 VOL、VOH时，II ≤ 1µA
  • 时钟输入迟滞，改进了抗扰度并增加了输入上升和下降时间
  • 异步复位
  • 互补输出
  • 缓冲输入
  • 当 VCC = 5V， CL = 15pF，TA = 25℃ 时 fMAX 典型值 = 60MHz
  • 扇出（在温度范围内）
    • 标准输出：10 个 LSTTL 负载
    • 总线驱动器输出：15 个 LSTTL 负载
  • 宽工作温度范围：–55℃ 至 125℃
  • 平衡的传播延迟及转换时间
  • 与 LSTTL 逻辑 IC 相比，功耗显著降低
  • HC 类型
    • 工作电压为 2 V 至 6V
    • 高抗噪性：当 VCC = 5V 时，NIL = 30%，NIH = VCC 的 30%
  • HCT 类型
    • 工作电压为 4.5V 至 5.5V
    • 直接 LSTTL 输入逻辑兼容性， VIL = 0.8V（最大值），VIH = 2V（最小值）
    • CMOS 输入兼容性，当电压为 VOL、VOH时，II ≤ 1µA
filter 查找其他 JK 触发器
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 16
类型 标题 下载最新的英语版本 日期
* 数据表 CDx4HC73 CD74HCT73 具有复位功能的负边沿触发式双路 J-K 触发器 数据表 (Rev. G) PDF | HTML 英语版 (Rev.G) PDF | HTML 2022年 10月 20日
应用手册 Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022年 12月 15日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AB) 2014年 11月 17日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 使用逻辑器件进行设计 (Rev. C) 1997年 6月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
应用手册 SN54/74HCT CMOS Logic Family Applications and Restrictions 1996年 5月 1日
应用手册 Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc 1996年 4月 1日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块

14-24-LOGIC-EVM 评估模块 (EVM) 旨在支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。

用户指南: PDF | HTML
英语版 (Rev.B): PDF | HTML
TI.com 上无现货
封装 引脚 CAD 符号、封装和 3D 模型
PDIP (N) 14 Ultra Librarian
SOIC (D) 14 Ultra Librarian
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

支持和培训

视频