选择版本

选择版本

未找到结果。请清除搜索,并重试。

CLOCK-PERFDATA-DESIGN

Clock performance data and register settings for clock generators, network synchronizers, jitter cleaners, and other clocking devices.

选择版本
未找到结果。请清除搜索,并重试。
最新版本
版本: 2025-01-30
发布日期: 30 一月 2025
产品
时钟网络同步器
LMK5B33216 具有集成式 2.5GHz 体声波 VCO、16 路输出、三个 DPLL 和 APLL 的网络同步器 LMK5B33414 具有集成式 2.5GHz 体声波 VCO 的 14 路输出、三个 DPLL 和 APLL 网络同步器 LMK5C33414AS1 具有 BAW VCO 和 IEEE-1588 支持的三 DPLL、三 APLL、四路输入和 14 路输出网络同步器 LMK5C33414A 具有 JESD204B/C 和 BAW VCO 的三 DPLL、三 APLL、四输入和 14 输出网络同步器 LMK5C33216A 具有 JESD204B/C 和 BAW VCO 的三 DPLL、三 APLL、两输入和 16 输出网络同步器 LMK5C33216AS1 具有 BAW VCO 和 IEEE-1588 支持的三 DPLL、三 APLL、双路输入和 16 路输出网络同步器 LMK5C22212A 具有 BAW VCO 的三 DPLL、双 APLL、双路输入和 12 路输出网络同步器  LMK5C22212AS1 具有 BAW VCO 和 IEEE-1588/C 支持的三 DPLL、双 APLL、双路输入和 12 路输出网络同步器

文档

发布信息

Added Configuration and Data Files:



  • LMK5B33216: 312.5 MHz+50 MHz and 312.5 MHz+156.25 MHz output phase noise performance with and without 4 MHz HPF filter applied
  • LMK5C33414A: 1PPS Configuration on IN0 and OUT0

最新动态

  • Added Configuration and Data Files