PMP8962

NexFET パワー ブロック II 使用 12V 入力、小型デュアル 5V/5.5A PoL(ポイント オブ ロード)のリファレンス デザイン

概要

PMP8962 は、0.63 インチ × 0.74 インチのサイズのコンパクトなデュアル 5.5A POL ソリューションです。本設計は、高効率と優れた熱性能を備えた CSD87381P パワー ブロック II を採用しています。プログラム可能な周波数、ソフトスタート、外部補償、調整可能な電流制限、および OCP/OVP/OTP 保護機能を備えています。高密度の低電流電源レールに適しています。

特長
  • 0.63 インチ × 0.74 インチ (16mm × 18.8mm) のコンパクトなデュアル 5.5A PoL
  • 5V/ 6A、300kHz 動作時に 94.7% の高効率
  • 両面冷却方式の NexFET パワーブロック II を採用した優れた放熱特性
  • フル機能のデュアル電源 (0.6 ~ 5V 出力)
  • この設計はサイズと効率を最適化しています
  • この設計は完全にテスト済みです
出力電圧オプション PMP8962.1
Vin(最小)(V) 7
Vin(最大)(V) 13.2
Vout (Nom) (V) 5
Iout(最大)(V) 5.5
出力電力(W) 27.5
絶縁/非絶縁 Non-Isolated
入力タイプ DC
トポロジ Buck- Multiphase^Buck- Synchronous
ダウンロード 字幕付きのビデオを表示 ビデオ

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDUAE9.PDF (1361 KB)

効率グラフや試験の前提条件などを含める、このリファレンス デザインに関する試験結果

TIDRGE0.PDF (109 KB)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDCAR1.ZIP (146 KB)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDRGE1.PDF (260 KB)

PCB 設計レイアウトを生成するための PCB 基板層のプロット ファイル

TIDRGD9.PDF (179 KB)

設計レイアウトとコンポーネントを示した詳細な回路図

製品

設計や代替製品候補に TI 製品を含めます。

MOSFET

CSD87381P3mm x 2.5mm の LGA 封止、15A、30V、N チャネル、同期整流降圧 NexFET™ パワー MOSFET

データシート: PDF | HTML
DC/DC コントローラ

TPS40322デュアル出力または二相同期整流降圧コントローラ

データシート: PDF | HTML

技術資料

star
= TI が選定した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* 試験報告書 PMP8962 Test Results 2015/08/12
技術記事 Power Tips: Voltage mode or current mode? PDF | HTML 2015/10/02

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。