TIDA-00417

2 ポート、40GbE/10GbE QSFP+ シグナル コンディショナのリファレンス デザイン

TIDA-00417

設計ファイル

概要

この検証済みリファレンス デザインは、フロント ポート QSFP+ 向けのシグナル コンディショニング ソリューションで、2 系統の 40GbE ポートをサポートし、40G-CR4/SR4/LR4 および 10G SFF-8431 の規格に対応しています。この設計は、光ケーブルおよびパッシブ/アクティブ銅ケーブルに適用できます。この設計は、スイッチ ASIC とフロント ポート QSFP+ 間のリーチ拡張を可能にし、ラック上部 (ToR) スイッチの最外ポートや QSFP+ ライン カードのメザニン実装においてよく必要とされる要件に対応します。

特長
  • フロントポート積層型の QSFP+ 実装で、シグナル コンディショニングを備え、40GbE/10GbE の光およびパッシブ銅ケーブルに対応します
  • スイッチとフロント ポート間の伝送距離を、nPPI/SFF-8431 ホスト チャネル損失制限の最大 3 倍まで延長可能
  • フロントポートのシグナル コンディショニング向けに、低消費電力かつ低コストのソリューションを提供します
  • ラック上部 (ToR) スイッチおよびラインカード システムに適用可能
  • 単一の電源で動作し、ファームウェア、ヒートシンク、リファレンス クロックを必要としません
  • 40GbE/10GbE 向けの試験データを含む、ラボで検証済みの HW の例
ダウンロード 字幕付きのビデオを表示 ビデオ

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDRCH3.PDF (83 KB)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDC861.ZIP (309 KB)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDRCH4.ZIP (1090 KB)

PCB 設計レイアウトを生成するための PCB 基板層のプロット ファイル

TIDRCH2.PDF (49 KB)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDC860.ZIP (65 KB)

設計レイアウトとコンポーネントを示した詳細な回路図

製品

設計や代替製品候補に TI 製品を含めます。

PCIe、SAS、SATA IC

DS125BR820イコライゼーション機能搭載、12Gbps、8 チャネル リニア リドライバ

データシート: PDF | HTML

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
技術記事 Differential pairs: four things you need to know about vias PDF | HTML 2015/06/10
ユーザー・ガイド TIDA-00417 DS125B 40GbE/10GbE QSFP Reference Design User's Guide (Rev. A) 2015/05/04
アプリケーション・ノート DS125BR820 Linear Repeater Used in 40GbE nPPI / SFF-8431 Applications 2014/08/09

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。