TIPD142
DAC サンプルおよびホールド グリッチ低減、リファレンス デザイン
TIPD142
概要
DAC R-2R アーキテクチャは、ノイズと精度に関して優れた性能を発揮しますが、グリッチ面積が大きくなります。このデザインは、DAC R-2R アーキテクチャのコード固有の遷移から発生するメジャーキャリー グリッチの低減に焦点を当てています。このデザインではこのグリッチ面積が小さくなるため、波形生成など、グリッチの影響を受けやすいアプリケーションに適しています。
特長
- 18 ビット、0 ～ 5V の出力
- R-2R DAC、S&H グリッチ低減回路搭載
- 0.015% 未満の FSR 総合未調整誤差
- INL が 2 LSB 未満
組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。
設計ファイルと製品
設計ファイル
すぐに使用できるシステム ファイルをダウンロードすると、設計プロセスを迅速化できます。
TIDRGT3.PDF (24 KB)
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
製品
設計や代替製品候補に TI 製品を含めます。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| ユーザー・ガイド | Sample & Hold Glitch Reduction for Precision Outputs Design Guide | 2013/12/10 |