LMK60E0-156257
- 低噪声、高性能
- 抖动：Fout > 100MHz 时的典型值为 150fs (RMS)
- 电源抑制比 (PSRR)：-60dBc，出色的电源抗扰度
- 支持的输出格式
- 低压正发射极耦合逻辑 （LVPECL） 和低压差分信令 (LVDS) 高达 800MHz
- HCSL 高达 400MHz
- 总频率容差为 ±50ppm (LMK60X2) 和 ±25ppm (LMK60X0)
- 3.3V 工作电压
- 工业温度范围（-40ºC 至 +85ºC）
- 7mm × 5mm 6 引脚封装，与行业标准 7050 XO 封装引脚兼容
LMK60XX 器件是一款低抖动振荡器，可生成常用参考时钟。该器件在工厂预编程，可支持任何参考时钟频率；支持的输出格式包括 LVPECL、LVDS（最高 800MHz）和 HCSL（最高 400MHz）。内部电源调节功能提供出色的电源纹波抑制 (PSRR)，降低了供电网络的成本和复杂性。该器件由单个 3.3V ± 5% 电源供电。
技术文档
未找到结果。请清除搜索并重试。
查看全部 1
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | LMK60XX 高性能低抖动振荡器 数据表 (Rev. C) | PDF | HTML | 英语版 (Rev.C) | PDF | HTML | 2018-1-25 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
设计工具
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
设计工具
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| QFM (SIA) | 6 | Ultra Librarian |