LMX1205-EP

アクティブ

SYSREF と FPGA クロック搭載、12.8GHz バッファ / 逓倍器 / 分周器:エンハンスド製品

製品詳細

Frequency (max) (MHz) 12800 Frequency (min) (MHz) 10 Features 1:4 fanout, Integrated multiplier and divider modes, JESD204B/C SYSREF support, Phase synchronization, Programmable Delay, Programmable phase offset, RF clock distribution, Ultra-low additive jitter Current consumption (mA) 405 Integrated VCO No Operating temperature range (°C) to Rating HiRel Enhanced Product Lock time (µs) (typ) (s) Loop BW dependent
Frequency (max) (MHz) 12800 Frequency (min) (MHz) 10 Features 1:4 fanout, Integrated multiplier and divider modes, JESD204B/C SYSREF support, Phase synchronization, Programmable Delay, Programmable phase offset, RF clock distribution, Ultra-low additive jitter Current consumption (mA) 405 Integrated VCO No Operating temperature range (°C) to Rating HiRel Enhanced Product Lock time (µs) (typ) (s) Loop BW dependent
VQFN (RHA) 40 36 mm² 6 x 6
  • VID #V62/25648
  • 出力周波数:300MHz ~ 12.8GHz
  • 最大 60ps (分解能 1.1ps) のノイズの無い可変入力遅延
  • 最大 55ps (分解能 0.9ps) の個別の可変出力遅延
  • 超低ノイズ
    • ノイズ・フロア:6GHz 出力で -159dBc/Hz
    • 付加ジッタ (DC~fCLK):36fs
    • 付加ジッタ (100Hz~100MHz):10fs
  • 対応する SYSREF 出力を備えた 4 つの高周波クロック
    • 共有分周比は 1 (バイパス)、 2 、 3 、 4 、 5 、 6 、 7 、 8
    • 共有プログラマブル乗算器 (x2、x3、x4、x5、x6、x7、x8)
  • LOGICLK 出力、対応する SYSREF 出力付き
    • 個別の分周バンク上
    • 1、2、4 プリデバイダ
    • 1 (バイパス)、 2 、…、 1023 ポストディバイダ
    • 追加の分周器 (1、2、4、8) を内蔵した 2 番目のロジック クロック オプション
  • 6 つのプログラム可能な出力電力レベル
  • 同期された SYSREF クロック出力
    • 508 遅延ステップの調整は、12.8GHz で 2.5ps 未満
    • ジェネレータ、リピータ、およびリピータのリタイムモード
    • SYSREFREQ ピンのウィンドウ処理機能によりタイミングを最適化します
  • すべてのデバイダおよび複数のデバイスに対する SYNC 機能
  • 動作電圧2.5V
  • 動作温度:–55ºC ~ 85ºC
  • 高信頼性
    • 管理されたベースライン
    • 単一のアセンブリ / テスト施設
    • 単一の製造施設
    • 長期にわたる製品ライフ サイクル
    • 製品のトレーサビリティ
  • VID #V62/25648
  • 出力周波数:300MHz ~ 12.8GHz
  • 最大 60ps (分解能 1.1ps) のノイズの無い可変入力遅延
  • 最大 55ps (分解能 0.9ps) の個別の可変出力遅延
  • 超低ノイズ
    • ノイズ・フロア:6GHz 出力で -159dBc/Hz
    • 付加ジッタ (DC~fCLK):36fs
    • 付加ジッタ (100Hz~100MHz):10fs
  • 対応する SYSREF 出力を備えた 4 つの高周波クロック
    • 共有分周比は 1 (バイパス)、 2 、 3 、 4 、 5 、 6 、 7 、 8
    • 共有プログラマブル乗算器 (x2、x3、x4、x5、x6、x7、x8)
  • LOGICLK 出力、対応する SYSREF 出力付き
    • 個別の分周バンク上
    • 1、2、4 プリデバイダ
    • 1 (バイパス)、 2 、…、 1023 ポストディバイダ
    • 追加の分周器 (1、2、4、8) を内蔵した 2 番目のロジック クロック オプション
  • 6 つのプログラム可能な出力電力レベル
  • 同期された SYSREF クロック出力
    • 508 遅延ステップの調整は、12.8GHz で 2.5ps 未満
    • ジェネレータ、リピータ、およびリピータのリタイムモード
    • SYSREFREQ ピンのウィンドウ処理機能によりタイミングを最適化します
  • すべてのデバイダおよび複数のデバイスに対する SYNC 機能
  • 動作電圧2.5V
  • 動作温度:–55ºC ~ 85ºC
  • 高信頼性
    • 管理されたベースライン
    • 単一のアセンブリ / テスト施設
    • 単一の製造施設
    • 長期にわたる製品ライフ サイクル
    • 製品のトレーサビリティ

高周波数への対応や非常に小さなジッタ、プログラム可能なクロック入力および出力遅延を持ったこのデバイスは、信号対雑音比の劣化なく、高精度クロック、高周波データ コンバータを容易に実現できます。4 つの高周波クロック出力のそれぞれと、より大きな分周器範囲を持つ追加の LOGICLK 出力は、SYSREF 出力クロック信号と対になります。JESD204B/C インターフェイスの SYSREF 信号は、内部で生成するか、入力として渡されて、デバイス クロックに再度クロックされます。高周波クロック入力の入力パスおよび個別のクロック出力パスでのノイズのない遅延調整により、マルチチャネル システムで低スキュー クロックを保証します。データ コンバータのクロック供給アプリケーションでは、クロックのジッタをデータ コンバータのアパーチャ ジッタよりも小さくすることが重要です。5 つ以上のデータ コンバータにクロックを供給する必要があるアプリケーションでは、複数のデバイスを使用して、必要なすべての高周波クロックと SYSREF 信号を分配する、さまざまなカスケード接続アーキテクチャを開発できます。このデバイスは、超低ノイズのリファレンス クロック ソースと組み合わせると、特にサンプリングが 3GHz を超える場合に、データ コンバータのクロック供給の模範的な選択肢となります。

高周波数への対応や非常に小さなジッタ、プログラム可能なクロック入力および出力遅延を持ったこのデバイスは、信号対雑音比の劣化なく、高精度クロック、高周波データ コンバータを容易に実現できます。4 つの高周波クロック出力のそれぞれと、より大きな分周器範囲を持つ追加の LOGICLK 出力は、SYSREF 出力クロック信号と対になります。JESD204B/C インターフェイスの SYSREF 信号は、内部で生成するか、入力として渡されて、デバイス クロックに再度クロックされます。高周波クロック入力の入力パスおよび個別のクロック出力パスでのノイズのない遅延調整により、マルチチャネル システムで低スキュー クロックを保証します。データ コンバータのクロック供給アプリケーションでは、クロックのジッタをデータ コンバータのアパーチャ ジッタよりも小さくすることが重要です。5 つ以上のデータ コンバータにクロックを供給する必要があるアプリケーションでは、複数のデバイスを使用して、必要なすべての高周波クロックと SYSREF 信号を分配する、さまざまなカスケード接続アーキテクチャを開発できます。このデバイスは、超低ノイズのリファレンス クロック ソースと組み合わせると、特にサンプリングが 3GHz を超える場合に、データ コンバータのクロック供給の模範的な選択肢となります。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LMX1205-EP 低ノイズ、高周波 JESD バッファ/乗算器/分周器 データシート PDF | HTML 英語版 PDF | HTML 2025年 12月 15日
* 放射線と信頼性レポート LMX1205-EP Enhanced Product Qualification and Reliability Report PDF | HTML 2025年 12月 19日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RHA) 40 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ