主页 射频和微波 射频 PLL 和合成器
主页
射频和微波
射频 PLL 和合成器
新

LMX1205-EP

正在供货

具有 SYSREF 和 FPGA 时钟的 12.8GHz 缓冲器/倍频器/分频器 - 增强型产品

立即订购
数据表

LMX1205-EP

正在供货
数据表 立即订购

产品详情

Frequency (max) (MHz) 12800 Frequency (min) (MHz) 10 Features 1:4 fanout, Integrated multiplier and divider modes, JESD204B/C SYSREF support, Phase synchronization, Programmable Delay, Programmable phase offset, RF clock distribution, Ultra-low additive jitter Current consumption (mA) 405 Integrated VCO No Operating temperature range (°C) to Rating HiRel Enhanced Product Lock time (µs) (typ) (s) Loop BW dependent
Frequency (max) (MHz) 12800 Frequency (min) (MHz) 10 Features 1:4 fanout, Integrated multiplier and divider modes, JESD204B/C SYSREF support, Phase synchronization, Programmable Delay, Programmable phase offset, RF clock distribution, Ultra-low additive jitter Current consumption (mA) 405 Integrated VCO No Operating temperature range (°C) to Rating HiRel Enhanced Product Lock time (µs) (typ) (s) Loop BW dependent
VQFN (RHA) 40 36 mm² 6 x 6
  • VID #V62/25648
  • 输出频率：300MHz 至 12.8GHz
  • 高达 60ps 的无噪声可调节输入延迟，分辨率为 1.1ps
  • 高达 55ps 的独立可调节输出延迟，分辨率为 0.9ps
  • 超低噪声
    • 本底噪声：在 6GHz 输出下为 –159dBc/Hz
    • 附加抖动（直流至 fCLK）：36fs
    • 附加抖动（100Hz 至 100MHz）：10fs
  • 4 个具有相应 SYSREF 输出的高频时钟
    • 由 1（旁路）、2、3、4、5、6、7 和 8 进行共享分频
    • 共享可编程倍频器 x2、x3、x4、x5、x6、x7 和 x8
  • 带有相应 SYSREF 输出的 LOGICLK 输出
    • 基于单独的分频组
    • 1、2、4 预分频器
    • 1（旁路）、2、…、1023 后分频器
    • 带有额外分频器 1、2、4 和 8 的第二逻辑时钟选项
  • 6 个可编程输出功率级别
  • 同步的 SYSREF 时钟输出
    • 在 12.8GHz 下，508 次延迟步长调整，每次小于 2.5ps
    • 发生器、中继器和中继器重定时模式
    • SYSREFREQ 引脚的窗口化特性可优化时序
  • 针对所有分频和倍频器件的 SYNC 特性
  • 工作电压：2.5V
  • 工作温度：–55ºC 至 +85ºC
  • 高可靠性
    • 受控基线
    • 一个封测厂
    • 同一制造厂
    • 延长的产品生命周期
    • 产品可追溯性
  • VID #V62/25648
  • 输出频率：300MHz 至 12.8GHz
  • 高达 60ps 的无噪声可调节输入延迟，分辨率为 1.1ps
  • 高达 55ps 的独立可调节输出延迟，分辨率为 0.9ps
  • 超低噪声
    • 本底噪声：在 6GHz 输出下为 –159dBc/Hz
    • 附加抖动（直流至 fCLK）：36fs
    • 附加抖动（100Hz 至 100MHz）：10fs
  • 4 个具有相应 SYSREF 输出的高频时钟
    • 由 1（旁路）、2、3、4、5、6、7 和 8 进行共享分频
    • 共享可编程倍频器 x2、x3、x4、x5、x6、x7 和 x8
  • 带有相应 SYSREF 输出的 LOGICLK 输出
    • 基于单独的分频组
    • 1、2、4 预分频器
    • 1（旁路）、2、…、1023 后分频器
    • 带有额外分频器 1、2、4 和 8 的第二逻辑时钟选项
  • 6 个可编程输出功率级别
  • 同步的 SYSREF 时钟输出
    • 在 12.8GHz 下，508 次延迟步长调整，每次小于 2.5ps
    • 发生器、中继器和中继器重定时模式
    • SYSREFREQ 引脚的窗口化特性可优化时序
  • 针对所有分频和倍频器件的 SYNC 特性
  • 工作电压：2.5V
  • 工作温度：–55ºC 至 +85ºC
  • 高可靠性
    • 受控基线
    • 一个封测厂
    • 同一制造厂
    • 延长的产品生命周期
    • 产品可追溯性

该器件具有高频率能力、极低的抖动和可编程时钟输入和输出延迟，可在不降低信噪比的情况下，很好地对高精度、高频数据转换器进行时钟控制。4 个高频时钟输出中的每一个输出以及具有更大分频器范围的附加 LOGICLK 输出，都配有一个 SYSREF 输出时钟信号。JESD204B/C 接口的 SYSREF 信号可以在内部生成，也可以作为输入传入，并重新与器件时钟同步。高频时钟输入路径和各个时钟输出路径上具有无噪声延迟调节，可确保多通道系统中的时钟具有低偏移。对于数据转换器时钟应用，务必使时钟的抖动小于数据转换器的孔径抖动。在需要对 4 个以上数据转换器进行时钟控制的应用中，可以使用多个器件开发各种级联架构，用于分配所需的所有高频时钟和 SYSREF 信号。该器件可与超低噪声基准时钟源相结合，是时钟控制型数据转换器的典型设计，尤其是在 3GHz 以上采样时。

该器件具有高频率能力、极低的抖动和可编程时钟输入和输出延迟，可在不降低信噪比的情况下，很好地对高精度、高频数据转换器进行时钟控制。4 个高频时钟输出中的每一个输出以及具有更大分频器范围的附加 LOGICLK 输出，都配有一个 SYSREF 输出时钟信号。JESD204B/C 接口的 SYSREF 信号可以在内部生成，也可以作为输入传入，并重新与器件时钟同步。高频时钟输入路径和各个时钟输出路径上具有无噪声延迟调节，可确保多通道系统中的时钟具有低偏移。对于数据转换器时钟应用，务必使时钟的抖动小于数据转换器的孔径抖动。在需要对 4 个以上数据转换器进行时钟控制的应用中，可以使用多个器件开发各种级联架构，用于分配所需的所有高频时钟和 SYSREF 信号。该器件可与超低噪声基准时钟源相结合，是时钟控制型数据转换器的典型设计，尤其是在 3GHz 以上采样时。
filter 查找其他 射频 PLL 和合成器
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 2
类型 标题 下载最新的英语版本 日期
* 数据表 LMX1205-EP 低噪声、高频 JESD 缓冲器/倍频器/分频器 数据表 PDF | HTML 英语版 PDF | HTML 2025年 12月 15日
* 辐射与可靠性报告 LMX1205-EP Enhanced Product Qualification and Reliability Report PDF | HTML 2025年 12月 19日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RHA) 40 Ultra Librarian
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频