ADC12DJ3200QML-SPデバイスはRFサンプリング、ギガ サンプルのA/Dコンバータ(ADC)で、DCから10GHz超までの入力周波数を直接サンプリングできます。デュアル チャネル モードでは、ADC12DJ3200QML-SP は最大 3200MSPS をサンプリングできます。シングル チャネル モードでは、このデバイスは最大 6400MSPS をサンプリングできます。チャネル数（デュアル チャネル モード）とナイキスト帯域幅（シングル チャネル モード）のトレードオフをプログラム可能なため、多くのチャネル数を必要とするアプリケーション、または広い瞬間的な信号帯域幅を必要とするアプリケーションのどちらの要求にも対応できる、柔軟なハードウェアを開発できます。フルパワー入力帯域幅 (–3dB) は 7GHz で、使用可能な周波数はデュアル チャネルとシングル チャネル モードの両方で –3dB のポイントを超えて拡大されるため、L バンド、S バンド、C バンド、X バンドを直接 RF サンプリングでき、周波数の機動性が高いシステムを実現できます。
ADC12DJ3200QML-SP は、高速の JESD204B 出力インターフェイスを使用し、最大 16 の直列化されたレーンを持ち、決定論的レイテンシとマルチデバイス同期についてサブクラス-1 に準拠しています。シリアル出力レーンは最高 12.8Gbps をサポートし、ビット レートとレーン数のトレードオフを設定可能です。革新的な同期機能として、ノイズなしのアパーチャ遅延 (tAD) 調整、SYSREFのウィンドウ処理などがあり、合成開口レーダー (SAR) や位相アレイ MIMO 通信のシステム設計を簡素化できます。デュアル チャネル モードではオプションのデジタル ダウン コンバータ(DDC)により、インターフェイス速度（実数および複素数間引きモード）の低減と、信号のデジタル ミキシング（複素数間引きモードのみ）が可能です。
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| CCGA-FC (NWE) | 196 | Ultra Librarian |
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。