TLC555 は、CMOS モノリシック構造のタイミング回路です。このタイマは CMOS、TTL、MOS ロジックと完全互換であり、最高 2MHz の周波数で動作します。このデバイスは入力インピーダンスが高いため、NE555 または LM555 で対応しているタイミング コンデンサよりも小さな値のコンデンサに対応しています。その結果、より正確な時間遅延と発振が可能です。電源電圧の範囲全体にわたって低消費電力を実現します。
NE555 と同様、TLC555 のトリガ レベルは電源電圧の約 1/3、スレッショルド レベルは電源電圧の約 2/3 です。これらのレベルは、制御電圧端子 (CONT) を使用して変更できます。トリガ入力 (TRIG) がトリガ レベルより低くなると、フリップ フロップがセットされ、出力は HIGH になります。TRIG がトリガ レベルより高く、かつスレッショルド入力 (THRES) がスレッショルド レベルより高くなると、フリップ フロップはリセットされ、出力は LOW になります。リセット入力 (RESET) は他のすべての入力より優先され、新しいタイミング サイクルの開始に使用できます。RESET を Low にすると、フリップ フロップはリセットされ、出力は Low になります。出力が LOW のとき常に、放電端子 (DISCH) と GND との間に低インピーダンスの経路が形成されます。誤トリガを防止するため、未使用の入力はすべて、適切なロジック レベルに接続する必要があります。
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| 回路設計 | Frequency-to-Voltage Conversion Circuit Using a 555 Timer | 2023年 9月 21日 | ||||
| アプリケーション・ノート | Considering TI Smart DACs As an Alternative to 555 Timers | PDF | HTML | 2021年 9月 2日 | |||
| その他の資料 | Design low-duty-cycle timer circuits | 2016年 10月 3日 | ||||
| アプリケーション・ノート | TLC555-Q1 Used as a Positive and Negative Charge Pump | 2016年 5月 25日 | ||||
| アプリケーション・ノート | Synchronizing Three or More UCC28950 Phase-Shifted, Full-Bridge Controllers | 2011年 9月 13日 |
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| PDIP (P) | 8 | Ultra Librarian |
| SOIC (D) | 8 | Ultra Librarian |
| SOP (PS) | 8 | Ultra Librarian |
| TSSOP (PW) | 14 | Ultra Librarian |
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。