UCC21551-Q1
- 汎用：デュアル ローサイド、デュアル ハイサイド、またはハーフ ブリッジ ドライバ
- 以下の結果で AEC-Q100 認定済み
- デバイス温度グレード 1
- 接合部温度範囲：–40～+150℃
- 最大 4A/6A のピーク ソース / シンク出力
- 125V/ns を超える同相過渡耐性 (CMTI)
- CH から CH への沿面距離：
- DFJ28 パッケージで 5.3mm 超
- DWK パッケージで 3.3mm 超
- 最大 25V の VDD 出力駆動電源
- 5V、8V、12V、および 17V の VDD UVLO オプション
- スイッチング パラメータ：
- 伝搬遅延時間：33ns (代表値)
- 最大パルス幅歪み：5ns
- 最大 VDD 電源オン遅延：10µs
- あらゆる電源に対応する UVLO 保護
- 高速なイネーブルによる電源シーケンス
UCC21551x-Q1 は、デッド タイムをプログラムでき、広い温度範囲に対応する絶縁型デュアル チャネル ゲート ドライバ ファミリです。ピーク電流はソース 4A、シンク 6A で、パワー MOSFET、SiC、IGBT トランジスタを駆動するように設計されています。
UCC21551x-Q1 は、2 つのローサイド ドライバ、2 つのハイサイド ドライバ、または 1 つのハーフ ブリッジ ドライバとして構成可能です。入力側は、5kVRMS の絶縁バリアによって 2 つの出力ドライバと分離されており、同相過渡耐性 (CMTI) は 125V/ns 以上です。DFJ28 パッケージは、高電圧システムに対応するため、CH から CH への沿面距離が 5.3mm を超えています。
保護機能には、抵抗によりプログラム可能なデッド タイム、両方の出力を同時にシャットダウンするディセーブル機能、5ns 未満の入力過渡を除去するグリッチ除去フィルタが含まれます。すべての電源が UVLO 機能を備えています。
これらの高度な機能により、UCC21551x-Q1 は広範な電力アプリケーションにおいて高効率、高電力密度、および堅牢性を実現します。
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | UCC21551x-Q1 車載用 4A、6A 強化絶縁型デュアル チャネル ゲート ドライバ データシート (Rev. H 翻訳版) | PDF | HTML | 英語版 (Rev.H) | PDF | HTML | 2024年 12月 30日 |
| 証明書 | VDE Certificate for Reinforced Isolation for DIN EN IEC 60747-17 (Rev. Y) | 2025年 9月 22日 | ||||
| アプリケーション・ノート | Design Considerations for the Automotive PTC Header Module | PDF | HTML | 2024年 12月 17日 | |||
| 証明書 | CQC Certificate for UCC21551xx | 2024年 8月 27日 | ||||
| 機能安全情報 | UCC21551x-Q1 Functional Safety FIT Rate, FMD and Pin FMA | PDF | HTML | 2023年 9月 13日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
UCC21551CQEVM-079 — UCC21551 4A、6A、デュアルチャネル、絶縁型ゲート ドライバの評価基板
UCC21551CQEVM は、複数のテスト ポイントと複数のジャンパを実装した 2 層 PCB (プリント基板) であり、UCC21551 デバイスの機能を包括的に評価できます。この評価基板 (EVM) は、PWM 入力制御機能、オンボードの調整可能な電源、ディスクリート FET 向けの複数のソケット、ローサイド保護用の外部アクティブ クランプ、ブートストラップ機能搭載のハイサイド、負のゲート電圧への対処能力、構成可能なデッドタイム スイッチ、EN/DIS (イネーブルとディスエーブル) ジャンパ、Wolfspeed XM3 SiC ベースのハーフブリッジ パワー (...)
UCC21551-Q1 PSpice Transient Reference Design Model
Application Guide: Dual-Channel Schematic and Layout Design Guidelines (Rev. A)
PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| SOIC (DW) | 16 | Ultra Librarian |
| SOIC (DWK) | 14 | Ultra Librarian |
| SSOP (DFJ) | 28 | Ultra Librarian |
| SSOP (DFJ) | 28 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。