AFE7799 是一款高性能的多通道收发器，集成了四条直接上变频发送器链、四条直接下变频接收器链和两条宽带射频采样数字化辅助链（反馈路径）。发送器链和接收器链的高动态范围允许为无线基站生成和接收 2G、3G、4G 和 5G 信号。低功率耗散和大规模通道集成使得 AFE7799 适合在功率和尺寸两方面都受限的 4G 和 5G 大规模 MIMO 基站。宽带和高动态范围反馈路径可以帮助发送器链中的功率放大器进行数字预失真 (DPD)。串行器/解串器的高速度有助于减少传入和传出数据时所需的通道数量。
AFE7799 的每个接收器链都具有一个 28dB 范围的数字步进衰减器 (DSA)，后跟一个宽带无源 IQ 解调器和一个基带放大器，此基带放大器具有集成式可编程抗混叠低通滤波器，用于驱动连续时间 Σ-Δ ADC。RX 链可接收高达 200MHz 的瞬时带宽 (IBW)。每个接收器通道都有两个模拟峰值功耗检测器和多个数字功耗检测器，可在接收器通道上辅助进行外部或内部自主 AGC，另外还具有一个射频过载检测器，可提供器件可靠性保护。集成式 QMC（正交不匹配补偿）算法能够持续监控和更正 RX 链 I 和 Q 不平衡不匹配的情况，无需注入任何专用信号或执行离线校准。
每个发送器链都具有两个 14 位、3Gsps IQ DAC，后跟一个可编程重建和 DAC 镜像抑制滤波器以及一个 IQ 调制器，用于驱动具有 39dB 范围增益控制功能的宽带射频放大器。TX 链集成了 QMC 和 LO 漏电消除算法，利用反馈路径来持续跟踪和更正 TX 链 IQ 不匹配和 LO 漏电的情况。
反馈路径基于射频采样架构，并具有一个用于驱动 14 位 3Gsps 射频 ADC 的输入射频 DSA。直接采样架构提供了一个固有的宽带接收器链，并简化了 TX 链损失校准。每个反馈路径都集成了两个独立的 NCO，它们可以在两个观察到的射频输入带之间进行快速切换。
| 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 数据表 | 具有反馈路径的 AFE7799 四通道射频收发器 数据表 | PDF | HTML | 英语版 | PDF | HTML | 2019年 6月 6日 |
| 应用手册 | 在数字预失真系统中使用 AFE77xx (Rev. B) | PDF | HTML | 英语版 (Rev.B) | 2021年 9月 20日 | ||
| 应用手册 | AFE77xx 集成收发器中的时分双工 (TDD) 模式 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | 2021年 5月 3日 | ||
| 应用手册 | 从 JESD204B 升级到 JESD204C 时的系统设计注意事项 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | 2021年 5月 3日 | ||
| 应用手册 | AGC简述 | 2020年 9月 25日 | ||||
| 应用手册 | AFE76xx, AFE77xx, and AFE79xx JESD204 Layer Testing | 2020年 4月 15日 | ||||
| 用户指南 | AFE77xx Latte GUI | 2019年 7月 25日 | ||||
| 应用手册 | Temp Profile to Maintain Optimum FIT Performance | 2019年 7月 23日 | ||||
| 应用手册 | Controlling Latte GUI from Python | 2019年 7月 8日 | ||||
| 应用手册 | AFE77xx Power Solutions | 2019年 6月 25日 |
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
AFE7769-3P5 评估模块 (EVM) 是用于评估 AFE77xx 系列集成射频收发器的电路板。AFE7769 和 AFE7799 器件支持多达 4 个发送、4 个接收和 2 个反馈通道 (4T4R2F)，并集成了锁相环 (PLL) 和压控振荡器 (VCO)，可生成数据转换器时钟和 LO，其中 LO 具有 600MHz 至 6GHz 的可调频率范围。
AFE7769-3P5EVM 整合了射频 (RF) 平衡-非平衡变压器，符合专门支持 3.3GHz 至 3.8GHz 的要求，但也可进行扩展以支持高达 6GHz 的频率。AFE77xx 器件集成了八个符合 JESD204B/C (...)
AFE7769 评估模块 (EVM) 是用于评估 AFE77xx 系列集成射频收发器的电路板。AFE77xx 器件支持多达 4 个发送、4 个接收和 2 个反馈通道 (4T4R2F)，并集成了锁相环 (PLL) 和压控振荡器 (VCO)，可生成数据转换器时钟和 LO，其中 LO 具有 600MHz 至 6GHz 的可调频率范围。
该标准 EVM 集成了射频平衡-非平衡变压器，可专用于支持 600MHz 至 2700MHz 频率范围。AFE77xx 器件集成了八个符合 JESD204B/C 标准的串行器/解串器 (SerDes) 收发器，它们能够以高达 29.5Gbps 的速率运行，以通过板载 (...)
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| FCBGA (ABJ) | 400 | Ultra Librarian |