主页 微控制器 (MCU) 和处理器 基于 Arm 的处理器
主页
微控制器 (MCU) 和处理器
基于 Arm 的处理器

AM5K2E02

正在供货

Sitara 处理器：双核 Arm Cortex-A15

立即订购
数据表
勘误

AM5K2E02

正在供货
数据表 立即订购

产品详情

Arm CPU 2 Arm Cortex-A15 Arm (max) (MHz) 1250, 1400 Coprocessors Network co-processor CPU 32-bit Protocols Ethernet Ethernet MAC 8-Port 1Gb switch PCIe 4 PCIe Gen 2 Hardware accelerators Packet Accelerator, Security Accelerator Features Networking Operating system Linux, RTOS Rating Catalog Operating temperature range (°C) -40 to 100
Arm CPU 2 Arm Cortex-A15 Arm (max) (MHz) 1250, 1400 Coprocessors Network co-processor CPU 32-bit Protocols Ethernet Ethernet MAC 8-Port 1Gb switch PCIe 4 PCIe Gen 2 Hardware accelerators Packet Accelerator, Security Accelerator Features Networking Operating system Linux, RTOS Rating Catalog Operating temperature range (°C) -40 to 100
FCBGA (ABD) 1089 729 mm² 27 x 27
  • ARM Cortex-A15 MPCore CorePac
    • 多达 4 个 ARM Cortex-A15 处理器内核，处理速度高达 1.4GHz
    • 所有 Cortex-A15 处理器内核共享 4MB L2 缓存
    • 完全执行 ARMv7-A 架构指令集
    • 每个内核具有 32KB L1 指令和数据缓存
    • AMBA 4.0 AXI 一致性扩展 (ACE) 主端口，与 MSMC（多核共享存储器控制器）相连接，可实现对 SRAM 和 DDR3 的低延迟访问
  • 多核共享存储器控制器 (MSMC)
    • 用于 ARM CorePac 的 2MB SRAM 存储器
    • SRAM 和 DDR3_EMIF 的存储器保护单元
  • 多核导航器
    • 具有队列管理器的 8K 多用途硬件队列
    • 1 个基于数据包的直接存储器访问 (DMA) 引擎，可实现零开销传输
  • 网络协处理器
    • 数据包加速器可支持
      • 传输面 IPsec，GTP-U，SCTP，PDCP
      • L2 用户面 PDCP（RoHC、无线加密）
      • 每秒 1.5M 数据包速率下的线速吞吐量达 1Gbps
    • 安全加速器引擎可支持
      • IPSec、SRTP、3GPP 与 WiMAX 无线接口，以及 SSL/TLS 安全性、
      • ECB、CBC、CTR、F8、A5/3、CCM、GCM、HMAC、CMAC、GMAC、AES、DES、3DES、Kasumi、SNOW 3G、SHA-1、SHA-2（256 位散列）、MD5
      • 高达 6.4Gbps 的 IPSec 和 3Gbps 的空中加密
    • 以太网子系统
      • 8 个支持线速交换的串行千兆位介质无关接口 (SGMII) 端口
      • 支持 IEEE1588 V2 (Annex D/E/F)
      • 内核总入口 (Ingress)/出口 (Egress) 以太网带宽高达 8Gbps
      • 音频/视频桥接 (802.1Qav/D6.0)
      • 服务质量 (QOS) 能力
      • 差分服务代码点 (DSCP) 优先级映射
  • 外设
    • 2 个 PCIe Gen2 控制器，支持
      • 双通道（每个控制器）
      • 高达 5Gbaud 的传输速率
    • 1 个 HyperLink
      • 支持连接到其他提供资源可扩展性的 KeyStone 架构器件
      • 高达 50Gbaud 的传输速率
    • 10 千兆位以太网 (10-GbE) 交换子系统
      • 2 个支持线速交换和 MACSec 的 SGMII/XFI 端口
      • 支持 IEEE1588 V2 (Annex D/E/F)
    • 1 个 72 位 DDR3/DDR3L 接口，在 DDR3 模式下的速度高达 1600MTPS
    • EMIF16 接口
    • 2 个 USB 2.0/3.0 控制器
    • USIM 接口
    • 2 个 UART 接口
    • 3 个 I2C 接口
    • 32 个通用输入输出 (GPIO) 引脚
    • 3 个串行外设接口 (SPI) 接口
    • 1 个 TSIP
      • 支持 1024 个 DS0
      • 支持双通道，每个通道的速率可为 32.768/16.384/8.192Mbps
  • 系统资源
    • 3 个片上锁相环 (PLL)
    • SmartReflex 自动电压调节
    • 信号量模块
    • 12 个 64 位定时器
    • 5 个增强型直接存储器访问 (EDMA) 模块
  • 商用温度范围：
    • 0ºC 至 85ºC
  • 扩展温度范围：
    • -40ºC 至 100ºC

应用范围

  • 航空电子设备与国防
  • 通信
  • 工业自动化
  • 自动化和过程控制
  • 服务器
  • 企业网络
  • 云计算基础设施
中的第一段）

All trademarks are the property of their respective owners.

  • ARM Cortex-A15 MPCore CorePac
    • 多达 4 个 ARM Cortex-A15 处理器内核，处理速度高达 1.4GHz
    • 所有 Cortex-A15 处理器内核共享 4MB L2 缓存
    • 完全执行 ARMv7-A 架构指令集
    • 每个内核具有 32KB L1 指令和数据缓存
    • AMBA 4.0 AXI 一致性扩展 (ACE) 主端口，与 MSMC（多核共享存储器控制器）相连接，可实现对 SRAM 和 DDR3 的低延迟访问
  • 多核共享存储器控制器 (MSMC)
    • 用于 ARM CorePac 的 2MB SRAM 存储器
    • SRAM 和 DDR3_EMIF 的存储器保护单元
  • 多核导航器
    • 具有队列管理器的 8K 多用途硬件队列
    • 1 个基于数据包的直接存储器访问 (DMA) 引擎，可实现零开销传输
  • 网络协处理器
    • 数据包加速器可支持
      • 传输面 IPsec，GTP-U，SCTP，PDCP
      • L2 用户面 PDCP（RoHC、无线加密）
      • 每秒 1.5M 数据包速率下的线速吞吐量达 1Gbps
    • 安全加速器引擎可支持
      • IPSec、SRTP、3GPP 与 WiMAX 无线接口，以及 SSL/TLS 安全性、
      • ECB、CBC、CTR、F8、A5/3、CCM、GCM、HMAC、CMAC、GMAC、AES、DES、3DES、Kasumi、SNOW 3G、SHA-1、SHA-2（256 位散列）、MD5
      • 高达 6.4Gbps 的 IPSec 和 3Gbps 的空中加密
    • 以太网子系统
      • 8 个支持线速交换的串行千兆位介质无关接口 (SGMII) 端口
      • 支持 IEEE1588 V2 (Annex D/E/F)
      • 内核总入口 (Ingress)/出口 (Egress) 以太网带宽高达 8Gbps
      • 音频/视频桥接 (802.1Qav/D6.0)
      • 服务质量 (QOS) 能力
      • 差分服务代码点 (DSCP) 优先级映射
  • 外设
    • 2 个 PCIe Gen2 控制器，支持
      • 双通道（每个控制器）
      • 高达 5Gbaud 的传输速率
    • 1 个 HyperLink
      • 支持连接到其他提供资源可扩展性的 KeyStone 架构器件
      • 高达 50Gbaud 的传输速率
    • 10 千兆位以太网 (10-GbE) 交换子系统
      • 2 个支持线速交换和 MACSec 的 SGMII/XFI 端口
      • 支持 IEEE1588 V2 (Annex D/E/F)
    • 1 个 72 位 DDR3/DDR3L 接口，在 DDR3 模式下的速度高达 1600MTPS
    • EMIF16 接口
    • 2 个 USB 2.0/3.0 控制器
    • USIM 接口
    • 2 个 UART 接口
    • 3 个 I2C 接口
    • 32 个通用输入输出 (GPIO) 引脚
    • 3 个串行外设接口 (SPI) 接口
    • 1 个 TSIP
      • 支持 1024 个 DS0
      • 支持双通道，每个通道的速率可为 32.768/16.384/8.192Mbps
  • 系统资源
    • 3 个片上锁相环 (PLL)
    • SmartReflex 自动电压调节
    • 信号量模块
    • 12 个 64 位定时器
    • 5 个增强型直接存储器访问 (EDMA) 模块
  • 商用温度范围：
    • 0ºC 至 85ºC
  • 扩展温度范围：
    • -40ºC 至 100ºC

应用范围

  • 航空电子设备与国防
  • 通信
  • 工业自动化
  • 自动化和过程控制
  • 服务器
  • 企业网络
  • 云计算基础设施
中的第一段）

All trademarks are the property of their respective owners.

AM5K2E0x 是一款基于 TI 的 KeyStone II 多核 SoC 架构的高性能器件，该器件集成了性能最优的 Cortex-A15 处理器双核或四核 CorePac可以高达 1.4GHz 的内核速度运行。 TI 的 AM5K2E0x 器件实现了一套易于使用的高性能、低功耗平台，可供企业级网络终端设备、数据中心网络、航空电子设备和国防、医疗成像、测试和自动化等诸多应用领域的开发人员使用。

TI 的 KeyStone II 架构提供了一套集成有 ARM CorePac、(Cortex-A15 处理器四核 CorePac）、网络处理等各类子系统的可编程平台，并且采用了基于队列的通信系统，使得器件资源能够高效且无缝地运作。 这种独特的器件架构中还包含一个 TeraNet 交换机，该交换机可将从可编程内核到高速 IO 的各类系统元素广泛融合，确保它们以最高效率持续运作。

AM5K2E0x KeyStone II 器件集成了大量的片上存储器。 每个 Cortex-A15 处理器内核均有 32KB 的 L1 数据缓存和 32KB 的 L1 指令缓存。 ARM CorePac 中多达 4 个 Cortex A15 内核共享 4MB L2 缓存。 该器件还集成了 2MB 的多核共享存储器 (MSMC)，可用作共享的 L3 SRAM。 所有 L2 和 MSMC 存储器均包含错误检测与错误校正功能。 该器件包含一个以 1600MTPS 传输速率运行的 64 位 DDR-3（72 位，支持 ECC）外部存储器接口 (EMIF)，用于快速访问外部存储器。

该器件使得开发人员能够使用多种开发和调试工具，其中包括 GNU GCC、GDB、开源 Linux 以及基于 Eclipse 的调试环境，该调试环境可通过包括 TI 业界领先的 IDE Code Composer Studio 在内的各种 Eclipse 插件实现内核和用户空间调试。

AM5K2E0x 是一款基于 TI 的 KeyStone II 多核 SoC 架构的高性能器件，该器件集成了性能最优的 Cortex-A15 处理器双核或四核 CorePac可以高达 1.4GHz 的内核速度运行。 TI 的 AM5K2E0x 器件实现了一套易于使用的高性能、低功耗平台，可供企业级网络终端设备、数据中心网络、航空电子设备和国防、医疗成像、测试和自动化等诸多应用领域的开发人员使用。

TI 的 KeyStone II 架构提供了一套集成有 ARM CorePac、(Cortex-A15 处理器四核 CorePac）、网络处理等各类子系统的可编程平台，并且采用了基于队列的通信系统，使得器件资源能够高效且无缝地运作。 这种独特的器件架构中还包含一个 TeraNet 交换机，该交换机可将从可编程内核到高速 IO 的各类系统元素广泛融合，确保它们以最高效率持续运作。

AM5K2E0x KeyStone II 器件集成了大量的片上存储器。 每个 Cortex-A15 处理器内核均有 32KB 的 L1 数据缓存和 32KB 的 L1 指令缓存。 ARM CorePac 中多达 4 个 Cortex A15 内核共享 4MB L2 缓存。 该器件还集成了 2MB 的多核共享存储器 (MSMC)，可用作共享的 L3 SRAM。 所有 L2 和 MSMC 存储器均包含错误检测与错误校正功能。 该器件包含一个以 1600MTPS 传输速率运行的 64 位 DDR-3（72 位，支持 ECC）外部存储器接口 (EMIF)，用于快速访问外部存储器。

该器件使得开发人员能够使用多种开发和调试工具，其中包括 GNU GCC、GDB、开源 Linux 以及基于 Eclipse 的调试环境，该调试环境可通过包括 TI 业界领先的 IDE Code Composer Studio 在内的各种 Eclipse 插件实现内核和用户空间调试。
filter 查找其他 基于 Arm 的处理器
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 52
类型 标题 下载最新的英语版本 日期
* 数据表 AM5K2E0x 多核ARM KeyStone II 片上系统(SoC) 数据表 (Rev. D) 英语版 (Rev.D) PDF | HTML 2015年 4月 8日
* 勘误表 AM5K2E04/02 KeyStone SoC Silicon Errata (Silicon Rev 1.0) (Rev. B) 2015年 8月 20日
应用手册 DDR3 Design Requirements for KeyStone Devices (Rev. D) PDF | HTML 2022年 7月 7日
应用手册 Using Arm ROM Bootloader on Keystone II Devices PDF | HTML 2019年 6月 4日
应用手册 Keystone Multicore Device Family Schematic Checklist PDF | HTML 2019年 5月 17日
应用手册 KeyStone II DDR3 interface bring-up 2019年 3月 7日
用户指南 How-To and Troubleshooting Guide for PRU-ICSS PROFIBUS 2018年 9月 24日
用户指南 KeyStone II Architecture Universal Serial Bus 3.0 (USB 3.0) (Rev. A) 2017年 8月 21日
应用手册 Thermal Design Guide for DSP and Arm Application Processors (Rev. B) 2017年 8月 14日
用户指南 Phase-Locked Loop (PLL) for KeyStone Devices User's Guide (Rev. I) 2017年 7月 26日
应用手册 Power Consumption Summary for K2E System-on-Chip (SoC) Device Family 2017年 6月 14日
应用手册 Clocking Spreadsheet for K2E Device Family 2017年 1月 26日
用户指南 Serializer/Deserializer (SerDes) for KeyStone II Devices User Guide (Rev. A) 2016年 7月 27日
应用手册 Power Management of KS2 Device (Rev. C) 2016年 7月 15日
应用手册 Throughput Performance Guide for KeyStone II Devices (Rev. B) 2015年 12月 22日
应用手册 Keystone II DDR3 Debug Guide 2015年 10月 16日
用户指南 Enhanced Direct memory Access 3 (EDMA3) for KeyStone Devices User's Guide (Rev. B) 2015年 5月 6日
用户指南 Gigabit Ethernet (GbE) Switch SS for K2E & K2L Devices User's Guide (Rev. A) 2015年 4月 28日
用户指南 Multicore Navigator (CPPI) for KeyStone Architecture User's Guide (Rev. H) PDF | HTML 2015年 4月 9日
用户指南 DDR3 Memory Controller for KeyStone II Devices User's Guide (Rev. C) 2015年 3月 27日
白皮书 Save power and costs with TI's K2E on-chip networking features 2015年 3月 25日
应用手册 Keystone II DDR3 Initialization 2015年 1月 26日
用户指南 Power Sleep Controller (PSC) for KeyStone Devices User's Guide (Rev. C) 2014年 9月 4日
白皮书 KeyStone™-II-based processors: 10G Ethernet as an optical interface 2014年 8月 25日
用户指南 Packet Accelerator 2 (PA2) for K2E and K2L Devices User's Guide 2014年 8月 19日
用户指南 Security Accelerator 2 (SA2) for K2E and K2L Devices User's Guide 2014年 8月 19日
白皮书 Differentiating AM5K2E02 and AM5K2E04 SoCs from Alternate ARM® Cortex®-A15 Devic 2014年 8月 14日
用户指南 Network Coprocessor (NETCP) for K2E and K2L Devices User's Guide 2014年 8月 13日
应用手册 Hardware Design Guide for KeyStone II Devices 2014年 3月 24日
用户指南 PCI Express (PCIe) for KeyStone Devices User's Guide (Rev. D) 2013年 9月 30日
用户指南 Debug and Trace for KeyStone II Devices User's Guide 2013年 7月 26日
用户指南 ARM Bootloader User Guide for KeyStone II Devices 2013年 7月 21日
用户指南 Memory Protection Unit (MPU) for KeyStone Devices User's Guide (Rev. A) 2013年 6月 28日
用户指南 HyperLink for KeyStone Devices User's Guide (Rev. C) 2013年 5月 28日
用户指南 Multicore Shared Memory Controller (MSMC) User Guide for KeyStone II Devices 2012年 11月 12日
产品概述 Industrial Imaging: Applications of the K2H and K2E platforms 2012年 11月 9日
产品概述 Video Infrastructure - Applications of the K2E, K2H platforms 2012年 11月 9日
产品概述 OpenMP Programming for TMS320C66x Multicore DSPs (Rev. A) 2012年 11月 5日
用户指南 ARM CorePac User Guide for KeyStone II Devices 2012年 10月 31日
应用手册 Multicore Programming Guide (Rev. B) 2012年 8月 29日
用户指南 Serial Peripheral Interface (SPI) for KeyStone Devices User’s Guide (Rev. A) 2012年 3月 30日
用户指南 Chip Interrupt Controller (CIC) for KeyStone Devices User's Guide (Rev. A) 2012年 3月 27日
用户指南 64-Bit Timer (Timer64) for KeyStone Devices User's Guide (Rev. A) 2012年 3月 22日
应用手册 PCIe Use Cases for KeyStone Devices 2011年 12月 13日
用户指南 Inter-Integrated Circuit (I2C) for KeyStone Devices User's Guide 2011年 9月 2日
用户指南 External Memory Interface (EMIF16) for KeyStone Devices User's Guide (Rev. A) 2011年 5月 24日
用户指南 C66x DSP Cache User's Guide 2010年 11月 9日
应用手册 Clocking Design Guide for KeyStone Devices 2010年 11月 9日
用户指南 General-Purpose Input/Output (GPIO) forKeyStone Devices User's Guide 2010年 11月 9日
应用手册 Optimizing Loops on the C66x DSP 2010年 11月 9日
用户指南 Telecom Serial Interface Port (TSIP) for KeyStone Devices User's Guide 2010年 11月 9日
用户指南 Universal Asynchronous Receiver/Transmitter (UART) for KeyStone Devices UG 2010年 11月 9日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

调试探针

TMDSEMU200-U — XDS200 USB 调试探针

XDS200 是用于调试 TI 嵌入式器件的调试探针（仿真器）。与低成本的 XDS110 和高性能的 XDS560v2 相比，XDS200 在低成本和高性能之间实现了平衡；并在单个仓体中支持广泛的标准（IEEE1149.1、IEEE1149.7、SWD）。所有 XDS 调试探针在所有具有嵌入式跟踪缓冲器 (ETB) 的 Arm® 和 DSP 处理器中均支持内核和系统跟踪。对于引脚上的内核跟踪，则需要使用 XDS560v2 PRO TRACE。

XDS200 通过 TI 20 引脚连接器（带有适用于 TI 14 引脚、Arm Cortex® 10 引脚和 Arm 20 (...)

TI.com 上无现货
调试探针

TMDSEMU560V2STM-U — XDS560™ 软件 v2 系统跟踪 USB 调试探针

XDS560v2 是 XDS560™ 系列调试探针中性能非常出色的产品，同时支持传统 JTAG 标准 (IEEE1149.1) 和 cJTAG (IEEE1149.7)。请注意，它不支持串行线调试 (SWD)。

所有 XDS 调试探针在所有具有嵌入式跟踪缓冲器 (ETB) 的 ARM 和 DSP 处理器中均支持内核和系统跟踪。对于引脚上的跟踪，需要 XDS560v2 PRO TRACE。

XDS560v2 通过 MIPI HSPT 60 引脚连接器（带有多个用于 TI 14 引脚、TI 20 引脚和 ARM 20 引脚的适配器）连接到目标板，并通过 USB2.0 高速 (480Mbps) (...)

TI.com 上无现货
调试探针

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 系统跟踪 USB 和以太网

XDS560v2 System Trace 是 XDS560v2 系列高性能 TI 处理器调试探针（仿真器）的第一种型号。XDS560v2 是 XDS 系列调试探针中性能最高的一款，同时支持传统 JTAG 标准 (IEEE1149.1) 和 cJTAG (IEEE1149.7)。

XDS560v2 System Trace 在其巨大的外部存储器缓冲区中加入了系统引脚跟踪。这种外部存储器缓冲区适用于指定的 TI 器件，通过捕获相关器件级信息，获得准确的总线性能活动和吞吐量，并对内核和外设进行电源管理。此外，对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器，所有 XDS (...)

TI.com 上无现货
开发套件

EVMK2EX — K2E 开发板

EVMK2EX 是一款全功能的开发工具，适用于基于 66AK2Exx 和 AM5K2Exx KeyStone II 的 SoC。该双宽度 AMC 外形评估板采用了带有一个 C66x DSP 的单路 66AK2E05 四核 ARM Cortex-A15 处理器，使用它可以着手开发适用于当今工业、任务关键型和网络应用的通用嵌入式计算系统。

套件附带的综合软件包括 Code Composer Studio 集成开发环境版本 5 (CCS v5)、具有针对 ARM 内核的 Linux 支持和针对 DSP 内核的 SYS/BIOS RTOS 支持的 TI 多核软件开发套件 (...)

用户指南: PDF
TI.com 上无现货
软件开发套件 (SDK)

BIOSLINUXMCSDK-K2 — 支持 KeyStone II ARM A15 + DSP C66x 的 SYS/BIOS RTOS 和 Linux OS 的 MCSDK

NOTE: K2x, C665x and C667x devices are now actively maintained on the Processor-SDK release stream. See links above.

Our Multicore Software Development Kits (MCSDK) provide highly-optimized bundles of foundational, platform-specific drivers to enable development on selected TI ARM and DSP devices. (...)

支持的产品和硬件

支持的产品和硬件

产品
基于 Arm 的处理器
66AK2E05 — 高性能多核 DSP+Arm - 4 个 Arm A15 内核、1 个 C66x DSP 内核、NetCP、10GbE 开关 66AK2H06 — 高性能多核 DSP+Arm - 2 个 Arm A15 内核、4 个 C66x DSP 内核 66AK2H12 — 高性能多核 DSP+Arm - 4 个 Arm A15 内核、8 个 C66x DSP 内核 66AK2H14 — 高性能多核 DSP+Arm - 4 个 Arm A15 内核、8 个 C66x DSP 内核、10GbE AM5K2E02 — Sitara 处理器：双核 Arm Cortex-A15 AM5K2E04 — Sitara 处理器：四核 Arm Cortex-A15
数字信号处理器 (DSP)
66AK2L06 — 多核 DSP+ARM KeyStone II 片上系统 (SoC)
下载选项
软件开发套件 (SDK)

PROCESSOR-SDK-LINUX-K2E — 适用于 K2E 的 Linux 处理器 SDK

 

Processor SDK (Software Development Kit) is a unified software platform for TI embedded processors providing easy setup and fast out-of-the-box access to benchmarks and demos.  All releases of Processor SDK are consistent across TI’s broad portfolio, allowing developers to seamlessly (...)

支持的产品和硬件

支持的产品和硬件

产品
基于 Arm 的处理器
66AK2E05 — 高性能多核 DSP+Arm - 4 个 Arm A15 内核、1 个 C66x DSP 内核、NetCP、10GbE 开关 AM5K2E02 — Sitara 处理器：双核 Arm Cortex-A15 AM5K2E04 — Sitara 处理器：四核 Arm Cortex-A15
下载选项
软件开发套件 (SDK)

PROCESSOR-SDK-LINUX-RT-K2E — 适用于 K2E 的 Linux-RT 处理器 SDK

 

Processor SDK (Software Development Kit) is a unified software platform for TI embedded processors providing easy setup and fast out-of-the-box access to benchmarks and demos.  All releases of Processor SDK are consistent across TI’s broad portfolio, allowing developers to seamlessly (...)

支持的产品和硬件

支持的产品和硬件

产品
基于 Arm 的处理器
66AK2E05 — 高性能多核 DSP+Arm - 4 个 Arm A15 内核、1 个 C66x DSP 内核、NetCP、10GbE 开关 AM5K2E02 — Sitara 处理器：双核 Arm Cortex-A15 AM5K2E04 — Sitara 处理器：四核 Arm Cortex-A15
下载选项
软件开发套件 (SDK)

PROCESSOR-SDK-RTOS-K2E — 适用于 K2E 的 RTOS 处理器 SDK

 

Processor SDK (Software Development Kit) is a unified software platform for TI embedded processors providing easy setup and fast out-of-the-box access to benchmarks and demos.  All releases of Processor SDK are consistent across TI’s broad portfolio, allowing developers to seamlessly (...)

支持的产品和硬件

支持的产品和硬件

产品
基于 Arm 的处理器
66AK2E05 — 高性能多核 DSP+Arm - 4 个 Arm A15 内核、1 个 C66x DSP 内核、NetCP、10GbE 开关 AM5K2E02 — Sitara 处理器：双核 Arm Cortex-A15 AM5K2E04 — Sitara 处理器：四核 Arm Cortex-A15
下载选项
IDE、配置、编译器或调试器

CCSTUDIO — Code Composer Studio 集成式开发环境 (IDE)

Code Composer Studio is an integrated development environment (IDE) for TI's microcontrollers and processors. It comprises a suite of tools used to develop and debug embedded applications.  Code Composer Studio is available for download across Windows®, Linux® and macOS® desktops. It can also (...)

支持的产品和硬件

支持的产品和硬件

此设计资源支持这些类别中的大部分产品。

查看产品详情页，验证是否能提供支持。
启动 下载选项
仿真模型

AM5K2E04 AM5K2E02 ABD BSDL Model

SPRM623.ZIP (28 KB) - BSDL Model
下载
仿真模型

AM5K2E04 AM5K2E02 ABD IBIS Model

SPRM621.ZIP (2180 KB) - IBIS Model
下载
仿真模型

AM5K2E04 AM5K2E02 ABD Thermal Model

SPRM622.ZIP (5 KB) - Thermal Model
下载
仿真模型

AM5K2E04 and AM5K2E02 Power Consumption Model (Rev. A)

SPRM653A.ZIP (142 KB) - Power Model
下载
仿真模型

KeyStone II IBIS AMI Models

SPRM743.ZIP (265889 KB) - IBIS-AMI Model
lock = 需要出口许可（1 分钟）
lock 下载
计算工具

CLOCKTREETOOL — Clock Tree Tool for Sitara™ ARM® Processors

The Clock Tree Tool (CTT) for Sitara™ ARM®, Automotive, and Digital Signal Processors is an interactive clock tree configuration software that provides information about the clocks and modules in these TI devices. It allows the user to:
  • Visualize the device clock tree
  • Interact with clock tree (...)
用户指南: PDF
View Options
原理图

66AK2E05 66AK2E02 AM5K2E04 AM5K2E02 ABD OrCAD Symbols

SPRR197.ZIP (99 KB)
下载
参考设计

TIDEP0042 — 采用 TPS544C25 和 PMBus 为 K2E 生成 AVS SmartReflex 内核电压的参考设计

K2E 要求为 CVDD 内核电压使用 AVS SmartReflex 控制。该设计提供了使用软件和 TPS544C25 的 PMBus 接口来生成正确电压的方法。可在 XEVMK2EX 上实施该电路。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0041 — 采用 TPS544C25 和 LM10011 为 K2E 生成 AVS SmartReflex 内核电压的参考设计

K2E 要求为 CVDD 内核电压使用 AVS SmartReflex 控制。此设计提供在无需使用任何软件的情况下生成正确电压的方法。该电路当前在 XEVMK2EX 上实施。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0031 — 采用 UCD9090 实现 K2E 的电源排序

K2E 器件需要按照适当顺序对电源进行定序。此设计展示了使用 UCD9090 为 66AK2Ex 和 AM5K2Ex 系列 KeyStone II ARM+DSP 和纯 ARM 多核处理器进行电源定序的情况。UCD9090 是一款 10 电压轨 PMBus/I2C 可寻址电源序列发生器和监视器。UCD9090 可以提供电源的序列和时序。此设计显示了特定于 K2E EVM 平台的电源定序实施。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0026 — K2E 时钟生成参考设计

不应使用单个时钟源来驱动高性能处理器器件（例如基于 ARM Cortex-A15 的 66AK2Ex 和 AM5K2Ex 多核处理器）的多个时钟输入，因为过度的负载、反射和噪声会对性能产生不利影响。使用差动时钟树来取代单个时钟源即可避免上述问题。此设计展示了使用差动时钟树为 66AK2Ex 和 AM5K2Ex 系列 KeyStone II ARM A15 + DSP 和纯 ARM 多核处理器生成时钟的情况。此设计还展示了可生成 SoC 内核和接口所需的所有时钟的完整时钟树。
设计指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
FCBGA (ABD) 1089 Ultra Librarian
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频