ホーム クロックとタイミング クロック ネットワーク シンクロナイザ
ホーム
クロックとタイミング
クロック ネットワーク シンクロナイザ

LMK5C33414A

アクティブ

JESD204B/C 対応、BAW VCO (バルク弾性波電圧制御発振器) 搭載、3 個の DPLL (デジタル PLL)、3 個の APLL (アナログ PLL)、4 個の入力と 14 個の出力、ネ

ご注文はこちら
データシート

LMK5C33414A

アクティブ
データシート ご注文はこちら

製品詳細

Function Clock network synchronizer Number of outputs 14 RMS jitter (fs) 47 Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 1250 Input type HCSL, LVCMOS, LVDS, LVPECL, XTAL Output type CML, LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Features JESD204B Rating Catalog Operating temperature range (°C) -40 to 105 Number of input channels 4
Function Clock network synchronizer Number of outputs 14 RMS jitter (fs) 47 Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 1250 Input type HCSL, LVCMOS, LVDS, LVPECL, XTAL Output type CML, LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Features JESD204B Rating Catalog Operating temperature range (°C) -40 to 105 Number of input channels 4
VQFN (RGC) 64 81 mm² 9 x 9
  • 超低ジッタ BAW VCO ベースのワイヤレス クロック
    • 491.52MHz での RMS ジッタ 40fs (標準値) / 57fs (最大値)
    • 245.76MHz での RMS ジッタ 50fs (標準値) / 62fs (最大値)
  • アナログ位相ロック ループ (APLL) と対になった 3 つの高性能デジタル位相ロック ループ (DPLL)
    • 1mHz～4kHz にプログラム可能な DPLL ループ帯域幅
    • 1ppt 未満の DCO 周波数調整ステップ サイズ
  • 4 つの差動またはシングルエンド DPLL 入力
    • 入力周波数：1Hz (1PPS) ～ 800MHz
    • デジタル ホールドオーバーおよびヒットレス スイッチング
  • プログラム可能な HSDS、AC-LVPECL、LVDS、HSCL 形式による、14 の差動出力
    • 最大 18 つの合計周波数出力 (OUT0_P/N、OUT1 P/N、GPIO1、GPIO2 の 6 つの LVCMOS 周波数出力と、OUT[13:2]_P/N の 12 つの差動出力で構成した場合)
    • プログラム可能なスイングおよび同相モードによる 1Hz (1PPS)～1250MHz の出力周波数
    • PCIe Gen 1～6 準拠
  • I2C、3 線式 SPI、または 4 線式 SPI
  • -40℃～85℃の動作温度範囲
  • 超低ジッタ BAW VCO ベースのワイヤレス クロック
    • 491.52MHz での RMS ジッタ 40fs (標準値) / 57fs (最大値)
    • 245.76MHz での RMS ジッタ 50fs (標準値) / 62fs (最大値)
  • アナログ位相ロック ループ (APLL) と対になった 3 つの高性能デジタル位相ロック ループ (DPLL)
    • 1mHz～4kHz にプログラム可能な DPLL ループ帯域幅
    • 1ppt 未満の DCO 周波数調整ステップ サイズ
  • 4 つの差動またはシングルエンド DPLL 入力
    • 入力周波数：1Hz (1PPS) ～ 800MHz
    • デジタル ホールドオーバーおよびヒットレス スイッチング
  • プログラム可能な HSDS、AC-LVPECL、LVDS、HSCL 形式による、14 の差動出力
    • 最大 18 つの合計周波数出力 (OUT0_P/N、OUT1 P/N、GPIO1、GPIO2 の 6 つの LVCMOS 周波数出力と、OUT[13:2]_P/N の 12 つの差動出力で構成した場合)
    • プログラム可能なスイングおよび同相モードによる 1Hz (1PPS)～1250MHz の出力周波数
    • PCIe Gen 1～6 準拠
  • I2C、3 線式 SPI、または 4 線式 SPI
  • -40℃～85℃の動作温度範囲

LMK5C33414A は、無線通信およびインフラ アプリケーションの厳しい要件を満たすように設計された高性能ネットワーク シンクロナイザおよびジッタ クリーナです。

デバイスは、ヒットレス スイッチングとジッタ減衰を実現するために、プログラマブルなループ帯域幅 (LBW)、外部ループ フィルタキャパシタを特長とする 3 つの DPLL と 3 つのAPLLを内蔵しており、最大限の柔軟性と使いやすさを備えています。

APLL3は、TI 独自のバルク弾性波 (BAW) 技術を採用した超高性能PLLを特長としています。BAW APLLは、DPLLの基準入力周波数とジッタ特性に関係なく、RMSジッタ (20MHz)：40fs (標準値) / 60fs (最大値) の 491.52MHz 出力クロックを生成できます。APLL2 および APLL1 (従来の LC VOC)には、2 番目または 3 番目の周波数ドメイン、同期ドメインのオプションがあります。

リファレンス検証回路は、DPLL 基準入力を監視し、入力が検出または失われると、被っとレススイッチを自動的に実行します。ゼロ遅延モード (ZDM) により、入力と出力の位相関係を制御できます。

本デバイスは、I2C または SPI を介して完全にプログラム可能です。内蔵 EEPROM を使用して、システムの起動クロックをカスタマイズできます。また、このデバイスには出荷時デフォルトの ROM プロファイルもフォールバック オプションとして用意されています。

LMK5C33414A は、無線通信およびインフラ アプリケーションの厳しい要件を満たすように設計された高性能ネットワーク シンクロナイザおよびジッタ クリーナです。

デバイスは、ヒットレス スイッチングとジッタ減衰を実現するために、プログラマブルなループ帯域幅 (LBW)、外部ループ フィルタキャパシタを特長とする 3 つの DPLL と 3 つのAPLLを内蔵しており、最大限の柔軟性と使いやすさを備えています。

APLL3は、TI 独自のバルク弾性波 (BAW) 技術を採用した超高性能PLLを特長としています。BAW APLLは、DPLLの基準入力周波数とジッタ特性に関係なく、RMSジッタ (20MHz)：40fs (標準値) / 60fs (最大値) の 491.52MHz 出力クロックを生成できます。APLL2 および APLL1 (従来の LC VOC)には、2 番目または 3 番目の周波数ドメイン、同期ドメインのオプションがあります。

リファレンス検証回路は、DPLL 基準入力を監視し、入力が検出または失われると、被っとレススイッチを自動的に実行します。ゼロ遅延モード (ZDM) により、入力と出力の位相関係を制御できます。

本デバイスは、I2C または SPI を介して完全にプログラム可能です。内蔵 EEPROM を使用して、システムの起動クロックをカスタマイズできます。また、このデバイスには出荷時デフォルトの ROM プロファイルもフォールバック オプションとして用意されています。
filter その他の クロック ネットワーク シンクロナイザ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LMK5C33414A 3DPLL、3-APLL、 4入力、14 出力 ネットワーク シンクロナイザ 、JED204B/JED204C 対応および BAW VCO 内蔵、無線通信用 データシート (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2025年 3月 3日
EVM ユーザー ガイド (英語) LMK5C33414A Evaluation Module User's Guide PDF | HTML 2023年 12月 21日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

LMK5C33414AEVM — LMK5C33414A 評価基板

LMK5C33414A は、LMK5C33414A ネットワーク クロック ジェネレータ / シンクロナイザの評価基板 (EVM) です。この評価基板 (EVM) は、デバイスの評価、準拠試験、システムのプロトタイプ製作に使用できます。  LMK5C33414A は、3 個のアナログ PLL (APLL) と、ループ帯域幅がプログラマブルな 3 個のデジタル PLL (DPLL) を統合しています。この評価基板 (EVM) は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力向けの SMA コネクタを複数搭載しています。TCXO (...)

ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
シミュレーション・モデル

LMK5B33216 Family IBIS model

SNAM295.ZIP (239 KB) - IBIS Model
ダウンロード
設計ツール

CLOCK-PERFDATA-DESIGN — Clock performance data and register settings for clock generators, network synchronizers, jitter cleaners, and other clocking devices.

Configuration, raw phase noise data, noise plots, and register data for common use cases on clock generators, network synchronizers, jitter cleaners, and other clocking devices
サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
クロック ネットワーク シンクロナイザ
LMK5B33216 — 2.5GHz のバルク弾性波発振器 (BAW VCO) を内蔵し 16 出力、3 個の DPLL と APLL (デジタルとアナログの PLL) を採用したネットワーク・シンクロナイザ LMK5B33414 — 2.5GHz のバルク弾性波発振器 (BAW VCO) を内蔵し 14 出力、3 個の DPLL と APLL (デジタルとアナログの PLL) を採用したネットワーク・シンクロナイザ LMK5C33414AS1 — BAW VCO (バルク弾性波電圧制御発振器) 搭載、IEEE-1588 対応、3 個の DPLL (デジタル PLL)、3 個の APLL (アナログ PLL)、4 個の入力と 14 個の出力、ネッ LMK5C33414A — JESD204B/C 対応、BAW VCO (バルク弾性波電圧制御発振器) 搭載、3 個の DPLL (デジタル PLL)、3 個の APLL (アナログ PLL)、4 個の入力と 14 個の出力、ネ LMK5C33216A — JESD204B/C 対応、BAW VCO (バルク弾性波電圧制御発振器) 搭載、3 個の DPLL (デジタル PLL)、3 個の APLL (アナログ PLL)、2 個の入力と 16 個の出力、ネ LMK5C33216AS1 — BAW VCO (バルク弾性波電圧制御発振器) 搭載、IEEE-1588 対応、3 個の DPLL (デジタル PLL)、3 個の APLL (アナログ PLL)、2 個の入力と 16 個の出力、ネッ LMK5B12212 — Ultra-low-jitter, 12-output, one DPLL, two APLL network synchronizer with integrated 2.5-GHz BAW VCO LMK5C22212A — BAW VCO (バルク弾性波電圧制御発振器) 搭載、3 個の DPLL (デジタル PLL)、2 個の APLL (アナログ PLL)、2 個の入力と 12 個の出力、ネットワーク シンクロナイザ  LMK5C22212AS1 — BAW VCO (バルク弾性波電圧制御発振器) 搭載、IEEE-1588 対応、3 個の DPLL (デジタル PLL)、2 個の APLL (アナログ PLL)、2 個の入力と 12 個の出力、ネッ
ソフトウェア
アプリケーション・ソフトウェアとフレームワーク
TICSPRO-SW — テキサス インスツルメンツのクロックおよびシンセサイザ (TICS) プロ ソフトウェア
ダウンロードオプション
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RGC) 64 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ