主页 电源管理 多通道 IC (PMIC)
主页
电源管理
多通道 IC (PMIC)

LP2995

正在供货

DDR 终端稳压器

立即订购
数据表

LP2995

正在供货
数据表 立即订购

产品详情

Vin (min) (V) 2.2 Vin (max) (V) 5.5 Vout (min) (V) 1.21 Vout (max) (V) 1.26 Features No external resistors Rating Catalog Operating temperature range (°C) 0 to 125 Iq (typ) (mA) 0.25 Product type DDR DDR memory type DDR
Vin (min) (V) 2.2 Vin (max) (V) 5.5 Vout (min) (V) 1.21 Vout (max) (V) 1.26 Features No external resistors Rating Catalog Operating temperature range (°C) 0 to 125 Iq (typ) (mA) 0.25 Product type DDR DDR memory type DDR
HSOIC (DDA) 8 29.4 mm² 4.9 x 6 SOIC (D) 8 29.4 mm² 4.9 x 6 WQFN (NHP) 16 16 mm² 4 x 4
  • Low Output Voltage Offset
  • Works with +5v, +3.3v and 2.5v Rails
  • Source and Sink Current
  • Low External Component Count
  • No External Resistors Required
  • Linear Topology
  • Available in SOIC-8, SO PowerPAD-8 or WQFN-16 Packages
  • Low Cost and Easy to Use

All trademarks are the property of their respective owners.

  • Low Output Voltage Offset
  • Works with +5v, +3.3v and 2.5v Rails
  • Source and Sink Current
  • Low External Component Count
  • No External Resistors Required
  • Linear Topology
  • Available in SOIC-8, SO PowerPAD-8 or WQFN-16 Packages
  • Low Cost and Easy to Use

All trademarks are the property of their respective owners.

The LP2995 linear regulator is designed to meet the JEDEC SSTL-2 and SSTL-3 specifications for termination of DDR-SDRAM. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 1.5A continuous current and transient peaks up to 3A in the application as required for DDR-SDRAM termination. The LP2995 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DDR DIMMS.

The LP2995 linear regulator is designed to meet the JEDEC SSTL-2 and SSTL-3 specifications for termination of DDR-SDRAM. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 1.5A continuous current and transient peaks up to 3A in the application as required for DDR-SDRAM termination. The LP2995 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DDR DIMMS.
filter 查找其他 多通道 IC (PMIC)
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同，且具有相同引脚
LP2996-N 正在供货 具有 DDR2 关断引脚的 1.5A DDR 终端稳压器 Increased output current capability.

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 5
类型 标题 下载最新的英语版本 日期
* 数据表 LP2995 DDR Termination Regulator 数据表 (Rev. M) 2013年 3月 19日
应用手册 Limiting DDR Termination Regulators’ Inrush Current 2016年 8月 23日
EVM 用户指南 AN-1241 LP2995 Evaluation Board (Rev. B) 2013年 5月 7日
应用手册 AN-1254 DDR-SDRAM Termination Simplified Using a Linear Regulator (Rev. A) 2013年 5月 6日
应用手册 DDR-SDRAM Termination Simplified Using A Linear Regulator 2002年 7月 23日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

仿真模型

LP2995 PSpice Transient Model

SNVMAH6.ZIP (71 KB) - PSpice Model
下载
仿真模型

LP2995 Unencrypted PSpice Transient Model

SNVMAH5.ZIP (4 KB) - PSpice Model
下载
参考设计

TIDA-010011 — 适用于保护继电器处理器模块的高效电源架构参考设计

该参考设计展示了各种电源架构，这些架构可为需要 >1A 负载电流和高效率的应用处理器模块生成多个电压轨。所需的电源通过来自背板的 5V、12V 或 24V 直流输入生成。电源通过带集成 FET 的直流/直流转换器生成并且使用带集成电感器的电源模块以减小尺寸。此设计采用 HotRod™ 封装类型，适用于需要低 EMI 的应用，也非常适合设计时间受限的应用。其他功能包括 DDR 端接稳压器、输入电源 OR-ing、电压时序控制、过载保护电子保险丝以及电压和负载电流监控。该设计可以用于处理器、数字信号处理器和现场可编程门阵列。该设计已依照 CISPR22 标准针对辐射发射进行了测试，符合 A (...)
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
HSOIC (DDA) 8 Ultra Librarian
SOIC (D) 8 Ultra Librarian
WQFN (NHP) 16 Ultra Librarian
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频