ホーム
設計と開発
リファレンス デザイン

TIDEP0033

信号路遅延補償搭載 SPI マスタのリファレンス デザイン

設計ファイル

TIDEP0033

設計ファイル

概要

産業用通信システム内のプログラマブル リアルタイム ユニット (PRU-ICSS) は、FPGA、CPLD、ASIC を使用せずに、リアルタイム処理が重視されるアプリケーションのサポートを可能にします。
このリファレンス デザインは、PRU-ICSS での信号路遅延補償を実施して、SPI マスタ プロトコルを実装する方法を示します。ADS8688 の 32 ビット通信プロトコルをサポートしており、SPI クロック周波数は最大 16.7MHz です。

特長
  • 信号路遅延補償が可変の SPI マスター プロトコル（信号路遅延補償用の外部ハードウェアは不要）
  • 最大 16.7MHz の SPI クロック
  • ADS8688 の SPI 通信プロトコルをサポート
  • 既知のセカンダリ応答に対する信号路遅延の自動測定
  • PRU-ICSS ファームウェアは TIDA-00164（ADS8688 と ISO7141CC の組み合わせ）によって検証されており、ファームウェアのソース コード、実装に関する説明、導入の手順も提供されています。
ダウンロード 字幕付きのビデオを表示 ビデオ

設計ファイルと製品

設計ファイル

すぐに使用できるシステム ファイルをダウンロードすると、設計プロセスを迅速化できます。

download 設計ガイド — TIDEP0033
TIDUA38A.PDF (1142 KB)

リファレンス デザインの概要と検証済みの性能テスト データ

download Assembly drawing — TIDEP0033
TIDRF80.ZIP (448 KB)

コンポーネントの配置を明示する詳細な設計レイアウト

download Bill of materials (BOM) — TIDEP0033
TIDRF79.PDF (124 KB)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

download CAD/CAE symbol — TIDEP0033
TIDRF82.ZIP (384 KB)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

download Gerber file — TIDEP0033
TIDCAG2.ZIP (5563 KB)

PCB 設計の基板層に関する情報を記載した設計ファイル

download PCB layout — TIDEP0033
TIDRF81.ZIP (448 KB)

PCB 設計レイアウトを生成するための PCB 基板層のプロット ファイル

download Schematic — TIDEP0033
TIDRF78.PDF (248 KB)

設計レイアウトとコンポーネントを示した詳細な回路図

製品

設計や代替製品候補に TI 製品を含めます。

リニア レギュレータと低ドロップアウト (LDO) レギュレータ

TPS717 — イネーブル搭載、150mA、高 PSRR、低静止電流 (IQ)、低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
リニア レギュレータと低ドロップアウト (LDO) レギュレータ

TPS766 —  250mA、低静止電流 (IQ)、低ドロップアウト電圧 (LDO) レギュレータ

データシート: PDF | HTML
高精度 ADC

ADS8688 — 16 ビット、500kSPS、8 チャネル、単一電源駆動の双極入力対応 SAR ADC

データシート: PDF | HTML
マルチスイッチ検出インターフェイス (MSDI) IC

SN65HVS882 — 産業用オートメーションとプロセス制御向け、34V、8 チャネル デジタル入力シリアライザ

データシート: PDF
車載 LED ドライバ

TPIC2810 — I2C インターフェイス搭載、8 ビット、LED ドライバ

データシート: PDF
AND ゲート

SN74AUP2G08 — 2 チャネル、2 入力、0.8V ～ 3.6V、低消費電力 (1μA 未満)、AND ゲート

データシート: PDF | HTML
AND ゲート

SN74LVC1G08 — 1 チャネル、2 入力、1.65V ～ 5.5V、32mA のドライブ能力、AND ゲート

データシート: PDF | HTML
絶縁型 CAN トランシーバ

ISO1050 — 絶縁型 5V CAN トランシーバ

データシート: PDF | HTML
デジタル アイソレータ

ISO7141CC — クワッドチャネル、3/1、50Mbps デジタル アイソレータ

データシート: PDF | HTML
マルチチャネル IC (PMIC)

TPS65910 — 4 個の DC/DC と 8 個の LDO と RTC 搭載、6 x 6mm QFN 封止、統合型パワー マネージメント IC (PMIC) ファミリ

データシート: PDF | HTML
マルチメディア / 産業用ネットワーク SoC

AM4379 — Sitara プロセッサ：Arm Cortex-A9、PRU-ICSS、EtherCAT、3D グラフィックス

データシート: PDF | HTML

開発の開始

ハードウェア開発

評価ボード

TMDSIDK437X — AM437x / AMIC120 産業用開発キット（IDK）

産業用通信システム内のプログラマブル リアルタイム ユニット (PRU-ICSS) は、FPGA、CPLD、ASIC を使用せずに、リアルタイム処理が重視されるアプリケーションのサポートを可能にします。
このリファレンス デザインは、PRU-ICSS での信号路遅延補償を実施して、SPI マスタ プロトコルを実装する方法を示します。ADS8688 の 32 ビット通信プロトコルをサポートしており、SPI クロック周波数は最大 16.7MHz です。

EVMユーザー ガイド: PDF
サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

ハードウェア開発
リファレンス・デザイン
TIDA-010016 — 8 ポート IO リンク マスタのリファレンス デザイン TIDEP-0101 — AM437x上のTamagawaエンコーダ インターフェイス プロトコルのリファレンス デザイン TIDEP0033 — 信号路遅延補償搭載 SPI マスタのリファレンス デザイン TIDEP0035 — HIPERFACE DSL マスター インターフェイスを統合した ARM MPU のリファレンス デザイン TIDEP0039 — AM437x 用の Sercos III スレーブ通信開発プラットフォームのリファレンス デザイン TIDEP0057 — AM437x 上で動作する PRU-ICSS を使用する、マルチプロトコル デジタル ポジション エンコーダ マスター インターフェイスのリファレンス デザイン TIDEP0064 — リアルタイム イーサネット トレーサ、PRU–ICSS 付、リファレンス デザイン TIDEP0065 — エンハンスト I2C および SMbus マスタ インタフェース、リファレンス デザイン、PRU-ICSS 付
在庫あり
制限：
TI.com で在庫切れ
TI.com で取り扱いなし

TMDSIDK437X — AM437x / AMIC120 産業用開発キット（IDK）

close
最新バージョン
バージョン: null
リリース日:
open-in-new

すべてのバージョンを表示

ハードウェア開発
リファレンス・デザイン
TIDA-010016 — 8 ポート IO リンク マスタのリファレンス デザイン TIDEP-0101 — AM437x上のTamagawaエンコーダ インターフェイス プロトコルのリファレンス デザイン TIDEP0033 — 信号路遅延補償搭載 SPI マスタのリファレンス デザイン TIDEP0035 — HIPERFACE DSL マスター インターフェイスを統合した ARM MPU のリファレンス デザイン TIDEP0039 — AM437x 用の Sercos III スレーブ通信開発プラットフォームのリファレンス デザイン TIDEP0057 — AM437x 上で動作する PRU-ICSS を使用する、マルチプロトコル デジタル ポジション エンコーダ マスター インターフェイスのリファレンス デザイン TIDEP0064 — リアルタイム イーサネット トレーサ、PRU–ICSS 付、リファレンス デザイン TIDEP0065 — エンハンスト I2C および SMbus マスタ インタフェース、リファレンス デザイン、PRU-ICSS 付
TI の評価基板に関する標準契約約款が適用されます。

ソフトウェア開発

ファームウェア

TIDCAG3 — SPI Master With Signal Path Delay Compensation on PRU-ICSS Firmware

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

ハードウェア開発
リファレンス・デザイン
TIDEP0033 — 信号路遅延補償搭載 SPI マスタのリファレンス デザイン
ダウンロードオプション

TIDCAG3 — SPI Master With Signal Path Delay Compensation on PRU-ICSS Firmware

close
最新バージョン
バージョン: 01.00.00.00
リリース日: 2015/06/14
open-in-new

すべてのバージョンを表示

download

SPI Master With Signal Path Delay Compensation on PRU-ICSS Firmware (zip)  — 28 K

SHA-256 チェックサム
ハードウェア開発
リファレンス・デザイン
TIDEP0033 — 信号路遅延補償搭載 SPI マスタのリファレンス デザイン

リリース情報

The design resource accessed as www.ti.com/lit/zip/tidcag3 or www.ti.com/lit/xx/tidcag3/tidcag3.zip has been migrated to a new user experience at www.ti.com/tool/jp/download/TIDCAG3. Please update any bookmarks accordingly.

技術資料

star
= TI が選定した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* 設計ガイド SPI Master With Signal Path Delay Compensation on PRU-ICSS Design Guide (Rev. A) 2015/07/13

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。

免責事項
リファレンス デザインや他の TI リソースに関連する重要なお知らせや免責事項を参照ください。