DS90CR286AT-Q1
- 20MHz 至 66MHz 移位时钟支持
- 接收器输出时钟的占空比为 50%
- 接收端输出拥有出色的建立和保持时间
- 66MHz（最差情况下）时的接收功耗 < 270mW（典型值）
- 接收端省电模式 < 200μW（最大值）
- 静电放电 (ESD) 额定值：4kV (HBM)，1kV (CDM)
- 锁相环 (PLL) 无需外部组件
- 与 TIA/EIA-644 LVDS 标准兼容
- 薄型 56 引脚 DGG (TSSOP) 封装
- 工作温度范围：−40°C 至 +105°C
- 符合汽车类 AEC-Q100 2 级标准
应用
- 视频显示
- 车用信息娱乐
- 工业用打印机和成像
- 数字视频传输
- 机器视觉
- OpenLDI 至 RGB 桥接器
DS90CR286AT-Q1 接收器可将四条 LVDS（低压差分信令）数据流转换回 28 位并行 LVCMOS 数据。接收器数据在输出时钟的上升沿输出选通信号。
接收器 LVDS 时钟的工作速率为 20MHz 至 66MHz。DS90CR286AT-Q1 会锁相至输入 LVDS 时钟、对 LVDS 数据线路上的串行位流进行采样、然后将其转换为 28 位并行输出数据。在 66MHz 的传入时钟速率下，每条 LVDS 输入线路均以 462Mbps 的位速率运行，最大吞吐量达 1.848Gbps。
DS90CR286AT-Q1 器件的接收器输出拥有更长的数据有效时间，相比上一代接收器有显著提升。DS90CR286AT-Q1 针对 PCB 电路板芯片间 OpenLDI 至 RGB 桥接转化而设计。对于这款器件，不建议通过电缆互连的方式传输 LVDS 数据。
用户使用兼容的 OpenLDI 发送器和 DS90CR286AT-Q1 接收器设计子系统时，需要确保偏差裕度预算 (RSKM) 在可接受的范围内。有关 RSKM 的详细信息，可参见“应用信息”部分。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | DS90CR286AT-Q1 3.3V 上升沿数据选通信号 LVDS 接收器 28 位 Channel Link 66MHz 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2016-4-5 |
| 应用手册 | High-Speed Layout Guidelines for Reducing EMI for LVDS SerDes Designs | 2018-11-9 | ||||
| 应用手册 | Receiver Skew Margin for Channel Link I and FPD Link I Devices | PDF | HTML | 2016-1-13 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
DS90CR285-86ATQEVM — DS90CR285 和 DS90CR286AT-Q1 通道链路 I 串行器/解串器评估模块
FLINK3V8BT-85 — 用于 FPD 链接系列串行器和解串器 LVDS 器件的评估套件
FPD-Link evaluation kit contains a Transmitter (Tx) board, a Receiver (Rx) board along with interfacing cables. This kit will demonstrate the chipsets interfacing from test equipment or a graphics controller using Low Voltage Differential Signaling (LVDS) to a receiver board.
The Transmitter board (...)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| TSSOP (DGG) | 56 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。