ホーム パワー マネージメント ゲート ドライバ 絶縁型ゲート ドライバ
ホーム
パワー マネージメント
ゲート ドライバ
絶縁型ゲート ドライバ

UCC5350

アクティブ

ミラー クランプまたは分割出力採用、8V または 12V UVLO 搭載、5A/5A、シングルチャネル、絶縁型ゲート ドライバ

ご注文はこちら
データシート

UCC5350

アクティブ
データシート ご注文はこちら

製品詳細

Number of channels 1 Isolation rating Basic, Reinforced Power switch GaNFET, IGBT, MOSFET, SiCFET Withstand isolation voltage (VISO) (Vrms) 3000, 5000 Working isolation voltage (VIOWM) (Vrms) 990, 2121 Transient isolation voltage (VIOTM) (VPK) 4242, 7000 Peak output current (A) 10 Peak output current (source) (typ) (A) 10 Peak output current (sink) (typ) (A) 10 Features Active miller clamp, Split output Output VCC/VDD (min) (V) 9.5 Output VCC/VDD (max) (V) 33 Input supply voltage (min) (V) 3 Input supply voltage (max) (V) 15 Propagation delay time (µs) 0.065 Input threshold CMOS Operating temperature range (°C) -40 to 125 Rating Catalog Bootstrap supply voltage (max) (V) 2121 Rise time (ns) 10 Fall time (ns) 10 Undervoltage lockout (typ) (V) 8, 12
Number of channels 1 Isolation rating Basic, Reinforced Power switch GaNFET, IGBT, MOSFET, SiCFET Withstand isolation voltage (VISO) (Vrms) 3000, 5000 Working isolation voltage (VIOWM) (Vrms) 990, 2121 Transient isolation voltage (VIOTM) (VPK) 4242, 7000 Peak output current (A) 10 Peak output current (source) (typ) (A) 10 Peak output current (sink) (typ) (A) 10 Features Active miller clamp, Split output Output VCC/VDD (min) (V) 9.5 Output VCC/VDD (max) (V) 33 Input supply voltage (min) (V) 3 Input supply voltage (max) (V) 15 Propagation delay time (µs) 0.065 Input threshold CMOS Operating temperature range (°C) -40 to 125 Rating Catalog Bootstrap supply voltage (max) (V) 2121 Rise time (ns) 10 Fall time (ns) 10 Undervoltage lockout (typ) (V) 8, 12
SOIC (D) 8 29.4 mm² 4.9 x 6 SOIC (DWV) 8 67.275 mm² 5.85 x 11.5
  • 機能オプション
    • 分割出力 (UCC53x0S)
    • GND2 を基準とする UVLO (UCC53x0E)
    • ミラー クランプ オプション (UCC53x0M)
  • 8 ピン D (沿面距離 4mm) および DWV (沿面距離 8.5mm) パッケージ
  • 60ns（代表値）の伝搬遅延時間
  • 最小 CMTI：100kV/ns
  • 絶縁バリアの寿命：>40 年
  • 入力電圧範囲：3V～15V
  • 最大 33V のドライバ電源電圧
    • 8V および 12V UVLO オプション
  • 負の 5V に対応可能な入力ピン
  • 安全関連認証：
    • DIN V VDE V 0884-11:2017-01 と DIN EN 61010-1 に準拠した絶縁耐圧：7000VPK (DWV、予定)、4242VPK (D)
    • UL 1577 に準拠した絶縁耐圧定格 (1 分間)：5000VRMS (DWV)、3000VRMS (D)
    • GB4943.1-2011 準拠の CQC 認定：D および DWV (予定)
  • CMOS 入力
  • 動作温度：-40℃～+125℃
  • 機能オプション
    • 分割出力 (UCC53x0S)
    • GND2 を基準とする UVLO (UCC53x0E)
    • ミラー クランプ オプション (UCC53x0M)
  • 8 ピン D (沿面距離 4mm) および DWV (沿面距離 8.5mm) パッケージ
  • 60ns（代表値）の伝搬遅延時間
  • 最小 CMTI：100kV/ns
  • 絶縁バリアの寿命：>40 年
  • 入力電圧範囲：3V～15V
  • 最大 33V のドライバ電源電圧
    • 8V および 12V UVLO オプション
  • 負の 5V に対応可能な入力ピン
  • 安全関連認証：
    • DIN V VDE V 0884-11:2017-01 と DIN EN 61010-1 に準拠した絶縁耐圧：7000VPK (DWV、予定)、4242VPK (D)
    • UL 1577 に準拠した絶縁耐圧定格 (1 分間)：5000VRMS (DWV)、3000VRMS (D)
    • GB4943.1-2011 準拠の CQC 認定：D および DWV (予定)
  • CMOS 入力
  • 動作温度：-40℃～+125℃

UCC53x0 は、MOSFET、IGBT、SiC MOSFET、GaN FET (UCC5350SBD) を駆動するように設計されたシングル チャネル絶縁型ゲート ドライバのファミリです。UCC53x0S には分割出力があり、立ち上がりと立ち下がりの時間を別々に制御できます。UCC53x0M は、トランジスタのゲートを内部的なクランプへ接続することで、ミラー電流により誤って電源オンが発生することを防止します。UCC53x0E には、GND2 を基準とする UVLO2 があり、真の UVLO 読み取り値を得られます。

UCC53x0 は、4mm SOIC-8 (D) または 8.5mm SOIC-8 (DWV) パッケージで供給され、それぞれ最大 3kVRMS および 5kVRMS の絶縁電圧をサポートできます。これらの各種のオプションを取りそろえた UCC53x0 ファミリは、モータ ドライブや産業用電源に適しています。

フォトカプラと比較して、UCC53x0 ファミリは部品間スキューが小さく、伝搬遅延時間が短く、より高い温度でも動作し、CMTI が高いという特長があります。

UCC53x0 は、MOSFET、IGBT、SiC MOSFET、GaN FET (UCC5350SBD) を駆動するように設計されたシングル チャネル絶縁型ゲート ドライバのファミリです。UCC53x0S には分割出力があり、立ち上がりと立ち下がりの時間を別々に制御できます。UCC53x0M は、トランジスタのゲートを内部的なクランプへ接続することで、ミラー電流により誤って電源オンが発生することを防止します。UCC53x0E には、GND2 を基準とする UVLO2 があり、真の UVLO 読み取り値を得られます。

UCC53x0 は、4mm SOIC-8 (D) または 8.5mm SOIC-8 (DWV) パッケージで供給され、それぞれ最大 3kVRMS および 5kVRMS の絶縁電圧をサポートできます。これらの各種のオプションを取りそろえた UCC53x0 ファミリは、モータ ドライブや産業用電源に適しています。

フォトカプラと比較して、UCC53x0 ファミリは部品間スキューが小さく、伝搬遅延時間が短く、より高い温度でも動作し、CMTI が高いという特長があります。
filter その他の 絶縁型ゲート ドライバ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品
UCC5310 アクティブ ミラー クランプ機能と 12V UVLO 機能搭載、D または DWV の各パッケージ封止、3kVrms/5kVrms、2A/1A、シングルチャネル絶縁型ゲート ドライバ UCC5310 offers an option for Miller clamp, but lower output current

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
17 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート UCC53x0 シングル チャネル絶縁ゲート ドライバ データシート (Rev. I 翻訳版) PDF | HTML 最新英語版 (Rev.J) PDF | HTML 2024年 3月 27日
証明書 UL Certification E181974 Vol 4. Sec 7 (Rev. D) 2025年 9月 8日
証明書 VDE Certificate for Basic Isolation for DIN EN IEC 60747-17 (Rev. Y) 2025年 8月 20日
アプリケーション概要 Does My Design Need a Miller Clamp? PDF | HTML 2024年 12月 11日
ホワイト・ペーパー Circuit Board Insulation Design According to IEC60664 for Motor Drive Apps PDF | HTML 2023年 8月 31日
証明書 UCC53xx CQC Certificate of Product Certification (Rev. A) 2023年 8月 16日
アプリケーション概要 The Use and Benefits of Ferrite Beads in Gate Drive Circuits PDF | HTML 2021年 12月 16日
技術記事 The impact of an isolated gate driver’s input stage for motor-drive applications PDF | HTML 2020年 9月 29日
e-Book（PDF） E-book：産業用ロボット設計に関するエンジニア・ガイド 英語版 2020年 3月 25日
e-Book（PDF） E-book: An engineer’s guide to industrial robot designs.. 2020年 3月 25日
アプリケーション概要 External Gate Resistor Selection Guide (Rev. A) 2020年 2月 28日
アプリケーション概要 Understanding Peak IOH and IOL Currents (Rev. A) 2020年 2月 28日
アプリケーション概要 Enable Function with Unused Differential Input 2018年 7月 11日
機能安全情報 Isolation in solar power converters: Understanding the IEC62109-1 safety standar (Rev. A) 2018年 5月 18日
ユーザー・ガイド UCC53x0xD Evaluation Module 2017年 6月 21日
Analog Design Journal Common-mode transient immunity for isolated gate drivers 2015年 10月 30日
ホワイト・ペーパー High-voltage reinforced isolation: Definitions and test methodologies 2014年 10月 16日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

UCC5320SCEVM-058 — UCC5320SC 絶縁型ゲート ドライバの評価基板

UCC5320SCEVM は、UCC53xx デバイス ファミリの評価に使用できる評価基板であり、使用するデバイスに応じて分割出力、ミラー クランプ、UVLO (低電圧ロックアウト) を行うドライバをフレキシブルに構成できます。この EVM は十分な数のテスト ポイントとジャンパ オプションを備えており、外付け部品点数を最小に抑えながらデバイスを評価することができます。
ユーザー ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

UCC5350MCD PSpice Transient Model (Rev. A)

SLLM368A.ZIP (54 KB) - PSpice Model
ダウンロード
シミュレーション・モデル

UCC5350MCD Unencrypted PSpice Transient Model (Rev. A)

SLLM367A.ZIP (3 KB) - PSpice Model
ダウンロード
シミュレーション・モデル

UCC5350SBD PSpice Transient Model

SLLM379.ZIP (53 KB) - PSpice Model
ダウンロード
シミュレーション・モデル

UCC5350SBD Unencrypted PSpice Transient Model

SLLM378.ZIP (3 KB) - PSpice Model
ダウンロード
計算ツール

SLURAY7 — UCC53x0 Gate Resistor and Thermal Calculator Tool

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
絶縁型ゲート ドライバ
  • UCC5310 — ミラー クランプ機能と 12V UVLO 機能搭載、D または DWV の各パッケージ封止、3kVrms/5kVrms、2A/1A、シングルチャネル絶縁型ゲート ドライバ
  • UCC5320 — GND または分割出力を基準とする UVLO 搭載、3k/5kVrms、2A/2A シングルチャネル絶縁型ゲート ドライバ
  • UCC5350 — ミラー クランプまたは分割出力採用、8V または 12V UVLO 搭載、5A/5A、シングルチャネル、絶縁型ゲート ドライバ
  • UCC5350-Q1 — SiC/IGBT 用ミラー クランプまたは分割出力を備えた車載用 ±5A シングル チャネル絶縁ゲート ドライバ
  • UCC5390 — GND または分割出力を基準とする UVLO 搭載、3K/5kVrms、±10A シングルチャネル絶縁型ゲート ドライバ
  • UCC5390-Q1 — 車載対応、17A、5KV RMS、シングルチャネル絶縁型ゲート ドライバ
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
リファレンス・デザイン

PMP41130 — 1.2kW ハード スイッチング方式フル ブリッジ (HSFB) 通信向け電源ユニット

PMP41130 は、UCD3138064、LMG3100、および LMG2175 デバイスを用いたデジタル制御による対称型ハード スイッチング方式フル ブリッジ DC-DC 電源コンバータを実証するリファレンス デザインです。本リファレンス デザインには、ハード スイッチング フル ブリッジ (HSFB) コンバータに必要な制御機能が含まれています。PMP41130 は 36VDC～60VDC の DC 入力に対応し、定格 48VDC を出力し、最大出力電力は 1200W、または最大出力電流 25A です。36V 入力電圧、600W 出力条件において、最大効率 96.7% を達成しています。
試験報告書: PDF
リファレンス・デザイン

TIDA-01606 — 11kW、双方向、3 相、3 レベル (T タイプ) インバータと PFC のリファレンス デザイン

このリファレンス デザインでは、双方向 3 レベル、3 相、SiC ベースのアクティブ フロント エンド (AFE) インバータおよび力率改善 (PFC) 段を実装する方法の概要を紹介します。このデザインでは、90kHz のスイッチング周波数と LCL 出力フィルタを使用して、磁気素子のサイズを縮小しています。98.6% のピーク効率を達成しています。このデザインは、DQ ドメインに完全な 3 相 AFE 制御を実装する方法を示しています。この双方向コンバータにより、DC 高速充電と vehicle-to-grid (V2G) の両方のアプリケーションが可能になります。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

PMP23126 — アクティブ クランプ搭載、270W/立方インチ (16.48W/立方 cm) を上回る電力密度、3kW 位相シフト フルブリッジのリファレンス デザイン

このリファレンス デザインは、電力密度の最大化を目標とする、GaN ベースの 3kW 位相シフト フルブリッジ (PSFB) です。このデザインは、複数の 2 次側同期整流 MOSFET への電圧ストレスを最小化する目的でアクティブ クランプを採用しているので、より良好な性能指数 (FoM) を達成する、電圧定格のより低い MOSFET を複数使用することができます。PMP23126 は、1 次側に テキサス・インスツルメンツの 30mΩ の GaN、2 次側にシリコン MOSFET を使用しています。LMG3522 は、ドライバと保護機能を内蔵した上面冷却 GaN であり、Si (...)
試験報告書: PDF
リファレンス・デザイン

PMP23475 — ゼロ電流検出機能を備えたGaNベースの5kW二相トーテムポールPFCリファレンス設計

このリファレンス設計は、高密度で高効率の5kW力率補正（PFC）コンバータで、TIの高性能GaN（窒化ガリウム）電力スイッチを使用して実装されています。120W/インチ3のオープン フレーム電力密度で、99.2% のピーク (...)
試験報告書: PDF
リファレンス・デザイン

TIDA-010257 — 10kW Vienna 整流器ベース、3 位相力率補正のリファレンス デザイン

Vienna 整流器電源トポロジは、家電製品、電気自動車 (EV) のチャージャ、テレコム整流器など、大電力の 3 相力率補正アプリケーションに使用されます。整流器の制御設計は複雑になる可能性があります。このリファレンスデザインは、C2000™ マイコン (MCU) を使用して電力段を制御する方法を示します。また、このデザインでは、グラフィカルユーザーインターフェイス（GUI） をベースとする Vienna 整流器の監視と制御も可能です。この デザインに利用可能なハードウェアとソフトウェアは市場投入までの時間を短縮するのに役立ちます。
設計ガイド: PDF
リファレンス・デザイン

PMP23331 — サーバー アプリケーション向け、19W、AC/DC マルチ出力、5V と 12V の ZVS (ゼロ電圧スイッチング) フライバックのリファレンス デザイン

このリファレンス デザインは、ユニバーサル AC 入力を、絶縁型の 12V/1.5A 出力と、絶縁型の 5V/0.2A 出力に変換します。このデザインは、92.7% のピーク効率を達成します。このリファレンス デザインは、スイッチング損失を最小化するゼロ電圧スイッチング (ZVS) フライバック コントローラである UCC28781-Q1 と、同期整流 MOSFET を駆動する強化絶縁型ゲート ドライバである UCC5350 と、低静止電流の同期整流降圧コンバータである TPS629203 を採用しています。
試験報告書: PDF
リファレンス・デザイン

TIDA-01599 — TÜV SÜD 評価済み、産業用ドライブ (IEC 61800-5-2) 向け、セーフ トルク オフ (STO) のリファレンス デザイン

このリファレンス デザインは、3 相インバータ向けセーフ トルク オフ (STO) サブシステムと、CMOS 入力絶縁型 IGBT ゲート ドライバとの組み合わせの概要を示します。この STO サブシステムは、2 チャネル構造を採用し (1oo2：1 out of 2、冗長化の目的で 2 つのうち少なくとも一方が動作)、ハードウェア障害耐性 1 (HFT = 1) を実現しています。無励磁化トリップの概念に従う実装を採用しています。デュアル STO 入力 (STO 1 と STO _2) がアクティブ ローになった場合、6 個の絶縁型 IGBT ゲート ドライバの 1 次側と 2 (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

PMP23224 — 220W アクティブ クランプ フライバック バッテリ チャージャのリファレンス デザイン

このリファレンス デザインは、力率補正 (PFC) フロント エンドを搭載した 220W アクティブ クランプ フライバック バッテリ チャージャを提示します。このデザインは、90V ～ 264V のユニバーサル AC 入力で動作し、6V ～ 22V の VOUT 範囲でバッテリを充電します。
試験報告書: PDF
リファレンス・デザイン

TIDA-01420 — 産業用ドライブ向けの基本的な絶縁三相、小型電力段のリファレンス デザイン

この小型 3 相電力段を示すリファレンス デザインは産業用ドライブ向けであり、UCC53xx ゲート ドライバを使用して静電容量性の基本絶縁要件をサポートし、フォトカプラに比べて寿命の延長と伝搬遅延の整合性を改善するほか、インバータのデッドバンド歪みと損失を最小化します。必要に応じて、コントローラ間に別のレベルの基本絶縁を使用することにより、システム レベルで強化絶縁を達成できます。この手法により、システムの絶縁コストが最適化され、小型化できるという新たな利点が加わります。このデザインでは、ゲート ドライバのインターロック機能を使用した 貫通電流に対する IGBT (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOIC (D) 8 Ultra Librarian
SOIC (DWV) 8 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ