ホーム インターフェイス イーサネット IC イーサネット PHY
ホーム
インターフェイス
イーサネット IC
イーサネット PHY

DP83843

アクティブ

ファイバと AUI をサポート、10/100Mbps イーサネット PHY トランシーバ

ご注文はこちら
データシート

DP83843

アクティブ
データシート ご注文はこちら

製品詳細

Datarate (Mbps) 10/100 Interface type MII, SNI Rating Catalog Number of ports Single Features AUI support, FX support Supply voltage (V) 5 I/O supply voltage (typ) (V) 5 Operating temperature range (°C) 0 to 70 Number of LEDs 6
Datarate (Mbps) 10/100 Interface type MII, SNI Rating Catalog Number of ports Single Features AUI support, FX support Supply voltage (V) 5 I/O supply voltage (typ) (V) 5 Operating temperature range (°C) 0 to 70 Number of LEDs 6
QFP (NNC) 80 295.84 mm² 17.2 x 17.2
  • IEEE 802.3 ENDEC with AUI/10BASE-T transceivers
    and built-in filters
  • IEEE 802.3u 100BASE-TX compatible - directly drives
    standard Category 5 UTP, no need for external
    100BASE-TX transceiver
  • Fully Integrated and fully compliant ANSI X3.263 TPPMD
    physical sublayer which includes adaptive equalization
    and BLW compensation
  • IEEE 802.3u 100BASE-FX compatible - connects directly
    to industry standard Electrical/Optical transceivers
  • IEEE 802.3u Auto-Negotiation for automatic speed selection
  • IEEE 802.3u compatible Media Independent Interface
    (MII) with Serial Management Interface
  • Integrated high performance 100 Mb/s clock recovery
    circuitry requiring no external filters
  • Full Duplex support for 10 and 100 Mb/s data rates
  • MII Serial 10 Mb/s mode
  • Fully configurable node/switch and 100Mb/s repeater
    modes
  • Programmable loopback modes for flexible systemdiagnostics
  • Flexible LED support
  • Single register access to complete PHY status
  • MDIO interrupt support
  • Individualized scrambler seed for 100BASE-TX applications
    using multiple PHYs
  • Low power consumption for multi-port applications
  • Small footprint 80-pin PQFP package
  • IEEE 802.3 ENDEC with AUI/10BASE-T transceivers
    and built-in filters
  • IEEE 802.3u 100BASE-TX compatible - directly drives
    standard Category 5 UTP, no need for external
    100BASE-TX transceiver
  • Fully Integrated and fully compliant ANSI X3.263 TPPMD
    physical sublayer which includes adaptive equalization
    and BLW compensation
  • IEEE 802.3u 100BASE-FX compatible - connects directly
    to industry standard Electrical/Optical transceivers
  • IEEE 802.3u Auto-Negotiation for automatic speed selection
  • IEEE 802.3u compatible Media Independent Interface
    (MII) with Serial Management Interface
  • Integrated high performance 100 Mb/s clock recovery
    circuitry requiring no external filters
  • Full Duplex support for 10 and 100 Mb/s data rates
  • MII Serial 10 Mb/s mode
  • Fully configurable node/switch and 100Mb/s repeater
    modes
  • Programmable loopback modes for flexible systemdiagnostics
  • Flexible LED support
  • Single register access to complete PHY status
  • MDIO interrupt support
  • Individualized scrambler seed for 100BASE-TX applications
    using multiple PHYs
  • Low power consumption for multi-port applications
  • Small footprint 80-pin PQFP package

The DP83843BVJE is a full feature Physical Layer device with integrated PMD sublayers to support both 10BASE-T and 100BASE-X Ethernet protocols.

This VLSI device is designed for easy implementation of 10/100 Mb/s Ethernet LANs. It interfaces directly to Twisted Pair media through an external transformer or to fiber media via industry standard electrical/optical fiber PMD transceivers. This device also interfaces directly to the MAC layer through the IEEE 802.3u standard Media Independent Interface (MII), ensuring interoperability between products from different vendors.

The DP83843 is designed with National Semiconductor’s advanced CMOS process. Its system architecture is based on the integration of several of National's industry proven core technologies:

  • IEEE 802.3 ENDEC with AUI/10BASE-T transceiver module to provide the 10 Mb/s functions
  • Clock Recovery/Generator Modules fromNational's Fast Ethernet and FDDI products
  • FDDI Stream Cipher scrambler/descrambler for TP-PMD
  • 100BASE-Xphysical codingsub-layer (PCS) andcontrol logic that integrates the core modules into a dual speed Ethernet physical layer controller
  • ANSI X3T12 Compliant TP-PMD Transceiver technology with Baseline Wander (BLW) compensation

The DP83843BVJE is a full feature Physical Layer device with integrated PMD sublayers to support both 10BASE-T and 100BASE-X Ethernet protocols.

This VLSI device is designed for easy implementation of 10/100 Mb/s Ethernet LANs. It interfaces directly to Twisted Pair media through an external transformer or to fiber media via industry standard electrical/optical fiber PMD transceivers. This device also interfaces directly to the MAC layer through the IEEE 802.3u standard Media Independent Interface (MII), ensuring interoperability between products from different vendors.

The DP83843 is designed with National Semiconductor’s advanced CMOS process. Its system architecture is based on the integration of several of National's industry proven core technologies:

  • IEEE 802.3 ENDEC with AUI/10BASE-T transceiver module to provide the 10 Mb/s functions
  • Clock Recovery/Generator Modules fromNational's Fast Ethernet and FDDI products
  • FDDI Stream Cipher scrambler/descrambler for TP-PMD
  • 100BASE-Xphysical codingsub-layer (PCS) andcontrol logic that integrates the core modules into a dual speed Ethernet physical layer controller
  • ANSI X3T12 Compliant TP-PMD Transceiver technology with Baseline Wander (BLW) compensation
filter その他の イーサネット PHY を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート DP83843 PHYTER データシート (Rev. B) 2013年 11月 13日
アプリケーション・ノート How to Pass IEEE Ethernet Compliance Tests PDF | HTML 2021年 9月 20日
アプリケーション・ノート AN-1506 DP83843 to DP83848C/I/YB PHYTER System Rollover Document (Rev. A) 2013年 4月 26日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

ドライバまたはライブラリ

ETHERNET-SW — イーサネット PHY のドライバとツール

TI (テキサス・インスツルメンツ) のイーサネット物理層 (PHY) トランシーバ向けドライバは、シリアル管理インターフェイス (MDC/MDIO) 経由の通信をサポートしており、PHY レジスタの構成と読み取りを行います。Linux と RTOS の各ドライバは、TI の github で見つかります。

 

ユーザー ガイド: PDF
View Options
サポート・ソフトウェア

USB-2-MDIO — USB-2-MDIO Tool v1.0

The USB-2-MDIO software tool lets Texas Instruments' Ethernet PHYs access the MDIO status and device control registers.  The USB-2-MDIO tool includes a LaunchPad™ Development kit for TI's MSP430™ MCUs that is interfaced with a lightweight GUI.  The (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロード
シミュレーション・モデル

DP83843 IBIS Model

SNLM101.ZIP (24 KB) - IBIS Model
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
View Options
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
QFP (NNC) 80 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ